Vous êtes sur la page 1sur 9

IV.7.2.2. Conception des circuits de mesure.

Dans le but de mesurer les grandeurs physiques instantanés (courant et tension) que délivre le
(SPHPVE), qui représente une nécessitée pour la vérification des performances des algorithmes de
commande implantées sur notre carte de développement, nous avons besoin de réaliser des cartes de
mesures à base de capteurs à effet Hall. En effet, les capteurs à effet Hall sont généralement choisis
dans les applications industrielles vues leur mise en œuvre simple, leur petite dimension et leur haute
précision. Par ailleurs, ces capteurs sont caractérisés par leur faible consommation, faible temps de
réponse, ainsi que leur stabilité contre les perturbations extérieures.

IV.7.2.2.1. Conception des circuits de mesure de la tension.

La tension continue délivrée par le (GPV), et la tension hybride au niveau du bus continu ainsi que
la tension de sortie du (CCSQ) sont mesurées à l’aide de capteurs de tension LEM LV 25-P. Le
circuit de mesure de la tension est représenté à la figure IV.37.

Figure IV.37 Capteur de tension LEM LV25-P.

Pour mesurer la tension délivrée par le (GPV), le circuit de mesure est conçu de manière à mesurer la
tension dans la plage de 0V-70V et produit la tension de sortie mesurée dans la plage de 0V-3.3V.
Dans ce cas, Rp est choisi comme 6.8 kΩ et Rm est choisi comme 130 Ω. De même, le circuit de
mesure de la tension hybride est conçu de manière à mesurer la tension dans la plage de 0V-30V et
produit la tension mesurée dans la plage de 0V-3.3V. Dans ce cas, Rp est choisi comme 3 kΩ et Rm
est choisi comme 130 Ω. Finalement, le circuit de mesure de la tension de sortie du (CCSQ) est
conçu de manière à mesurer la tension dans la plage de 0V-470V et produit la tension mesurée dans
la plage de 0V-3.3V. Dans ce cas, Rp est choisi comme 47 kΩ et Rm est choisi comme 130 Ω.

En effet, le capteur de tension LV 25-P possède un courant efficace nominal primaire Ipn de 10mA
et un courant efficace nominal secondaire Isn de 25 mA. Le courant secondaire est converti en une
tension avec une précision donnée par la résistance placée dans le côté secondaire, qui doit être dans
la plage de 30 Ω -190 Ω. Le rapport de conversion KNT du capteur LV25-P est 2.5. La tension
d’alimentation de ce capteur est ±12V. Les résistances Rp et Rm sont déterminé à l’aide des
équations suivantes :

Tension d 'entrée du capteur de tension


Rp 
Courant efficace no min al primaire
(IV.9)
Tension d 'entrée du circuit FPGA
Rm 
Courant efficacen no min alsec ondaire

Le courant primaire du capteur de tension est déterminé, en utilisant l’équation (IV.10) par la valeur
de la résistance primaire Rp et la tension d’entrée du capteur Vp.

Vp
Ip  (IV.10)
Rp

Le courant secondaire du capteur, donné par l’équation (IV.11), est estimé par la multiplication du
courant primaire et le rapport de conversion KNT.

Is  K NT .Ip (IV.11)

La tension de sortie du capteur de tension est donnée par l’équation (IV.12) :

 KN.R m 
Vm  
 R p  p
.V (IV.12)
 

En général, les signaux obtenus à partir de capteurs ne sont souvent pas compatibles avec les
exigences des entrées du circuit FPGA et nécessitent un conditionnement supplémentaire, qui
comprend l’adaptation d’impédance, la mise en échelle, le filtrage, la conversion, linéarisation,
isolation, etc. Le circuit de conditionnement du capteur de tension utilisé dans notre travail est
constitué de trois étages. Le premier étage est un suiveur de tension à base d’amplificateur
opérationnel TL082. En fait, l’impédance d’une entrée analogique d’une carte FPGA n’est souvent
pas très élevée, donc c’est une bonne pratique d’utiliser un circuit à base d’un amplificateur
opérationnel pour le conditionnement des signaux d’entrée analogiques et aussi comme un suiveur de
tension. Cela offre une faible impédance de sortie aux entrées analogiques de la carte FPGA. D’un
autre coté, l’amplificateur opérationnelle isole également le (CAN) et protège les entrées du ce
dernier. Le deuxième étage, est un amplificateur non inverseur à base du TL082, dont la fonction de
transfert est donnée par l’équation (IV.13):
 R 
VFPGA  1  3  Vm (IV.13)
 R2 

Finalement, le troisième étage est un simple filtre passe-bas en parallèle avec deux diodes. La
première diode est une diode de protection dont la référence 1N4148 et l’autre une diode zener dont
la référence 1N4728, pour protéger la carte FPGA contre des tensions de niveau supérieur à 3,3V. La
figure IV.38 illustre le circuit de conditionnent des cartes de mesure de la tension.

Figure IV.38 Circuit de conditionnent des carte de mesure de la tension.

Les tests de simulation ont été effectués en utilisant l’environnement de simulation LTspice. La
figure IV.39, montre les résultats de simulation du circuit de conditionnement du capteur de la
tension de sortie du (GPV). La source de courant vue sur la figure IV.38 simule le fait que le capteur
de tension a une sortie de courant maximale de l’ordre de 25mA et a besoin d'une résistance de 130
Ω en parallèle pour se convertir en une tension de sortie entre 0V et + 3.3V.
Figure IV.39 Résultats de simulation du circuit de conditionnement du capteur de la tension de sortie
du (GPV).

Le tableau 4.1 présente les résultats des simulations obtenus sous LTspice des différents circuits de
mesure de tension.

Table 4.1. Résultats des simulations des différents circuits de mesure de tension.

Tension de Tension de Tension de sortie


Plage de tension Résistance Résistance sortie du sortie de du circuit de
R2 R3 capteur l’amplificateur conditionnement
LV 25-P non inverseur
Tension de sortie
du GPV 10 kΩ 270 Ω 0V-3.25V 0V-3.3376V 0V-3.1454V
0V-70V
Tension hybride
0V-30V 10 kΩ 330 Ω 0V-3.25V 0V-3.3571V 0V-3.1476V

Tension de sortie
du CCSQ 10 kΩ 470 Ω 0V-3.25V 0V-3.4026V 0V-3.1522V
0V-470V

Le circuit imprimé et la carte finale de mesure de la tension sont montrés à la figure IV.39 et à la
figure IV.40 respectivement.

Figure IV.38 (a)Circuit imprimé de la carte de mesure de la tension (b) Carte finale du circuit de
mesure de la tension.

IV.7.2.2.2. Conception des circuits de mesure du courant.


Les cartes de mesure de courant électrique utilisées dans notre travail, sont basé sur le capteur de
courant LEM LA 100-P. C’est un capteur, à effet hall à boucle fermée, il mesure des courants
alternatifs, continus ou impulsionnels fonctionnant sous une tension alimentation de ±12V. Le circuit
de mesure de courant est représenté à la figure IV.39.

Figure IV.39 Capteur de courant LEM LA 100-P.

Le courant efficace nominal secondaire est donné par l’équation (IV.13) :

Is  n.K NC .Imesuré (IV.13)

Avec n est le nombre de tours du primaire du capteur de courant, dans notre cas n=2, Imesuré est le
courant efficace nominal du primaire et KNC est le rapport de conversion du capteur LA 100-P est
égal à 0.0005. La tension de sortie du capteur du courant, donnée par l’équation (IV.12) , est obtenue
par la multiplication du courant secondaire avec la résistance de mesure Rm côté secondaire:

2
Vm  ISR m  .R m .Imesuré (IV.13)
2000

Le circuit de conditionnement du capteur du courant utilisé dans notre travail pour mesurer les
courants continus est similaire au circuit de conditionnement du capteur de tension. La figure IV.39,
montre les résultats de simulation du circuit de conditionnement du capteur du courant de sortie du
(GPV).
Figure IV.39 Résultats de simulation du circuit de conditionnement du capteur du courant de sortie
du (GPV).

Le tableau 4.2 présente les résultats des simulations obtenus sous LTspice des différents circuits de
mesure des courants continus.

Table 4.1. Résultats des simulations des différents circuits de mesure du courant.

Tension de Tension de Tension de sortie


Plage du courant Résistance Résistance sortie du sortie de du circuit de
R2 R3 capteur l’amplificateur conditionnement
LA 100-P non inverseur
Courant de sortie
du GPV 10 kΩ 270 kΩ 0V-118mV 0V-3.3264V 0V-3.144V
0A-3.6A
Courant de sortie
de la batterie 10 kΩ 33 kΩ 0V-825mV 0V-3.5473V 0V-3.1633V
0A-25A
Courant hybride
0A-22A 10 kΩ 47 kΩ 0V-726 mV 0V-3.6298V 0V-3.1681V

Le circuit imprimé et la carte finale de mesure du courant sont montrés à la figure IV.39 et à la figure
IV.40 respectivement.
Figure IV.38 (a)Circuit imprimé de la carte de mesure de la tension (b) Carte finale du circuit de
mesure de la tension.

Toutefois, pour la mesure des courants statoriques du (GMP), qui sont de nature alternative, la plage
de tension des signaux provenant des capteurs ne se trouvent pas dans la bonne plage des entrées
analogiques de la carte FPGA. Donc, ces signaux doivent être mise en échelle et décalé également.
Ainsi, le nouveau circuit de conditionnement, se compose de trois étage : le premier étage permet la

mise en échelle (c.-à-d. pour amplifier ou atténuer) le signal Vm à la gamme de -3.3V à 3.3V et le
deuxième étage consiste à décaler le signal à la plage de 0V à 3.3V. Le dernier étage assure le
filtrage du signal décalé et la protection de la carte FPGA. La relation entre la tension de sortie du
capteur du courant Vm et la tension de sortie du circuit de conditionnement est donnée par l’équation
(IV.12) :

R7  R3 
VFPGA   Vref  .Vm  (IV.13)
R8  R2 

La figure IV.40 illustre le circuit de conditionnent des cartes de mesure des courant statoriques.
Figure IV.40 Circuit de conditionnent des cartes de mesure des courants statoriques.

La figure IV.39, montre les résultats de simulation du circuit de conditionnement du capteur du


courant statorique.

Figure IV.39 Résultats de simulation du circuit de conditionnement du capteur du courant statorique.

Le circuit imprimé et la carte finale de mesure du courant statorique sont montrés à la figure IV.39 et
à la figure IV.40 respectivement.

Figure IV.38 (a)Circuit imprimé de la carte de mesure de la tension (b) Carte finale du circuit de
mesure de la tension.

IV.8. Conclusion.

Ce chapitre a été consacré à la description matérielle des algorithmes de contrôles du système


hybride proposé dans notre travail et à la présentation du banc d’essai et à la conception des cartes de
commandes et de mesures qui constituent le dispositif expérimental. Tout à d’abord, nous avons
discuté les méthodes d’implantation des algorithmes de commande numérique. Ensuite, nous avons
cité, l’intérêt des circuits FPGA dans la commande des systèmes électriques par rapport aux autres
cibles hardware connu dans l’industrie. De plus, nous avons donné les différentes structures et
éléments constatifs ainsi que les technologies de programmation des circuits FPGA. En deuxième
lieu, nous avons présenté la méthodologie suivie et les outils utilisés lors de l’implémentation des
algorithmes de commandes à base d’un module matériel pour un circuit FPGA. En outre, une étude
détaillée sur la description matérielle sous VHDL des modules qui composent les algorithmes de
contrôle du système hybride a été présentée et discutée. Enfin avec l’outil Quartus II de ALTERA,
nous avons appliqué tout le flot de conception de la phase de synthèse jusqu'à la phase de génération
du bitstream. La dernière partie a été consacrée à la présentation du banc d’essai général ainsi que la
conception et la simulation des cartes de commande et d’acquisitions à l’aide du logiciel LTspice.

Vous aimerez peut-être aussi