République Algérienne Démocratique et Populaire

Ministère de l’enseignement supérieur et de la recherche scientifique

Ecole Nationale Supérieure de Technologie

Compte rendu tp n°01

Multiplexeurs et
Démultiplexeurs

Réalisé par : Taoues Ait Said

Niveau : 3 éme année ingénieur

Module : Automatisme

Chargé de module : Mr.Nait Slimani

Année universitaire : 2019/2020

I. Introduction  :
Les circuits combinatoires sont le moyen utilisé pour faire un transfert de données en effectuant
des opérations de conversion, de transpostage…etc. Il existe plusieurs dispositifs logiques
 combinatoires utilisés dans le système numérique, dans ce TP on traitera les multiplexeurs et les
démultiplexeurs.
II. But de TP  :
Le but de ce TP est de faire une étude complète sur les multiplexeurs et les démultiplexeurs et
montrer leurs intérêts à travers des exemples d’application en utilisant un logiciel de simulation
dédié aux simulations des circuits électroniques.
III. Partie théorique  :
1. La définition des multiplexeurs et des démultiplexeurs et leur principe de fonctionnement :

 Le multiplexeur est un circuit qui permet de sélectionner une entrée parmi plusieurs et
acheminer cette entrée à une sortie unique. Le choix de l’entrée se fait par une série de
lignes de sélection. Habituellement, on a 2n entrées et n bits de sélections, et une seule
sortie sur un multiplexeur. Les bits de sélections sont aussi appelés des adresses.

 Le démultiplexeur est un circuit logique qui comporte une seule entrée

d’information ; n entrées d’adresse et 2n sorties. L’information présente à l’entrée
est dirigée vers une seule sortie, celle déterminée par les lignes de sélection. Il fait
exactement le contraire d’un multiplexeur.
2. Les tables de vérité des multiplexeurs 2 vers 1, 4 vers 1 et 8 vers 1 :

 Multiplexeur 2 vers 1 : On a 2 entrées et un seul bit de sélection.

-La table de vérité :

A S

0 E0

1 E1

 Multiplexeur 4 vers 1 : On a 4 entrées et 2 bits de sélection.

 -Table de vérité :

A0 A1 S

0 0 E0

0 1 E1

1 0 E2

1 1 E3

 Multiplexeur 8 vers 1 : On a 8 entrées et 3 bits de sélection.

 -Table de vérité :

A A1 A2 S
0

0 0 0 E0

0 0 1 E1

0 1 0 E2

0 1 1 E3

1 0 0 E4

1 0 1 E5

1 1 0 E6

1 1 1 E7

3. Les schémas des multiplexeurs 2 vers 1 et 4 vers 1 à réaliser à l‘aide de portes logiques
et leurs équations de sortie :

 Multiplexeur 2 vers 1 :

 S=AE0+AE1
 Multiplexeur 4 vers 1 :

S=A0A1E0+A0A1E1+A0A1E2+A0A1E3

4. Les tables de vérité des démultiplexeurs 1 vers 2, 1 vers 4 et 1 vers 8 et leurs équations
correspondantes :

 Démultiplexeur 1 vers 2 : On a une seule entrée d’informations, 2 sorties et une

entrée d’dresses.
 -La table de vérité :

A0 S1 S0

0 0 E

1 E 0

- Les différentes équations de sortie :

S0=A0E
S1=A0E
 Démultiplexeurs 1 vers 4 : On a une seule entrée, 2 bits de sélections et 4 sorties.

-Table de vérité :
 A0 A1 S3 S2 S1 S0
0 0 0 0 0 E
0 1 0 0 E 0
1 0 0 E 0 0
1 1 E 0 0 0

-Les équations correspondantes :

S0=A0A1E
S1=A0A1E
S2=A0A1E
S3=A0A1E
 Démultiplexeurs 1 vers 8 : On a 1 entrée d’informations, 8 sorties et 3 bits de
sélection.

-Table de vérité :

A0 A1 A2 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0 0 E
0 0 1 0 0 0 0 0 0 E 0
0 1 0 0 0 0 0 0 E 0 0
0 1 1 0 0 0 0 E 0 0 0
1 0 0 0 0 0 E 0 0 0 0
1 0 1 0 0 E 0 0 0 0 0
1 1 0 0 E 0 0 0 0 0 0
1 1 1 E 0 0 0 0 0 0 0

-Les équations correspondantes :

S0=A0A1A2E
S1= A0A1A2E
S2= A0A1A2E
S3= A0A1A2E
S4= A0A1A2E
S5= A0A1A2E
S6= A0A1A2E
S7= A0A1A2E
5. Les schémas des démultiplexeurs 1 vers 2 et 1 vers 4 à réaliser à l‘aide de portes
logiques et leurs équations de sortie :
 Démultiplexeur 1 vers 2 :

 Démultiplexeur 1 vers 4 :

IV. Partie pratique  :
1. Le schéma de simulation du multiplexeur 8 vers 1 en utilisant les circuits intégrés du
logiciel Falstad :

- La compatibilité du résultat par rapport à la table de vérité :

 En faisant varier les codes des bits de sélection S0, S1 et S2, on remarque qu’on obtient
exactement le même résultat que la table de vérité. C’est à dire que la sortie est allumée en
branchant l’entrée qui correspond au code adéquat.
Exemple : En entrant le code S2=0, S1=0 et S0=1 on remarque que la sortie est allumée si
seulement si on met l’entrée L1 à 1.Et cela ne change pas même si on sélectionne les autres
entrées ; c’est ce que dicte exactement la table de vérité.

2. Le schéma de simulation du multiplexeur 2 vers 1 en utilisant les circuits intégrés du

logiciel Falstad :
 - Le schéma de simulation du multiplexeur 2 vers 1 en utilisant les portes logiques :

- On remarque que le schéma de simulation obtenu est le bon puisqu’il a deux

entrées d’informations, une entrée d’adresse et une sortie. Il nous permet de
brancher une seule entrée à la sortie selon le code du bit de sélection et cette
opération s’effectue exactement comme elle dicte la table de vérité d’un
multiplexeur 2 vers 1.
- Conclusion : Le résultat obtenu est compatible avec la table de vérité.
3. Le schéma de simulation du multiplexeur 4 vers 1 en utilisant les circuits intégrés du
logiciel Falstad :
 - En utilisant les portes logiques :

- On remarque que le schéma de simulation obtenu est le bon puisqu’il a 4 entrées

d’informations, deux entrées d’adresse et une sortie. Il nous permet de brancher
une seule entrée à la sortie selon le code des deux bits de sélection et cette
opération s’effectue exactement comme elle dicte la table de vérité d’un
multiplexeur 4 vers 1.
- Conclusion : Le résultat obtenu est compatible avec la table de vérité.
4. On peut réaliser un multiplexeur 8 vers 1 en utilisant deux multiplexeurs 4 vers 1 et
un multiplexeur 2 vers 1 et cela selon le schéma de simulation suivant :
 On relie les deux sorties des deux multiplexeurs 4 vers 1 aux deux entrées du multiplexeur 2
vers 1 ainsi on aura une seule sortie. En mettant S0 à 0 et S1 à 0 pour le premier
multiplexeur 4 vers 1 et S0 à 0 pour le multiplexeur 2 vers 1 on remarque que la sortie
s’allume uniquement en allumant l’entrée L0.

Prenant maintenant le code suivant : S0=1, S1=0 pour le premier multiplexeur 4 vers 1 et S0=0
pour le multiplexeur 2 vers 1. On remarque que la sortie s’allume uniquement si on allume
l’entrée L1.
Passant maintenant au deuxième multiplexeur 4 vers 1, si on affecte le même code qu’auparavant
c'est-à-dire S0=0, S1=0 et le S0=0 pour le multiplexeur 2 vers 1 on remarque que la sortie n’est pas
allumée malgré qu’on ait mit l’entrée L0 du deuxième multiplexeur 4 vers 1 à 1. Et cela indique
que ce n’est pas le bon code.

Essayons maintenant le code suivant : S0=0, S1=0 pour le deuxième multiplexeur 4 vers 1 et S0=1
pour le multiplexeur 2 vers 1, on remarque que la sortie s’allume en branchant l’entrée L0.
 Or, le code ‘100’ correspond à l’entrée L4 quand il s’agit d’un multiplexeur 8 vers 1.Et de la on
déduit que les entrées du deuxième multiplexeur 4 vers 1 jouent le rôle des entrées L4, L5, L6 et L7
d’un multiplexeur 8 vers 1.Prenant un autre exemple en entrant le code ‘110’ :

On remarque que la sortie est allumée si seulement si on branche l’entrée L2 du deuxième

multiplexeur or ce code correspond à l’entrée L6 d’un multiplexeur 8 vers 1.On peut conclure donc
que les codes correspondants sont compatibles avec la table de vérité d’un multiplexeur 8 vers 1
ce qui confirme la possibilité de le réaliser avec deux multiplexeurs 4 vers 1 et un multiplexeur 2
vers 1.
5. Le schéma de simulation du démultiplexeur 1 vers 8 en utilisant les circuits intégrés
du logiciel Falstad :

- La compatibilité du résultat par rapport à la table de vérité :

En faisant varier les codes des bits de sélection S0, S1 et S2, on remarque qu’on
obtient exactement le même résultat que la table de vérité. C’est à dire que la
sortie adéquate est allumée ( l’entrée est branchée à la sortie adéquate) si
seulement si on entre le bon code des bits de sélection.
Exemple : En affectant le code S0=0, S1=0 et S2=0, on remarque que la sortie Q0
est allumée ce qui veut dire que l’entrée est branchée à Q0.
 Si on change le code par le suivant : S0=1, S1=0 et S2=0, on remarque que la
sortie Q1 est allumée, c'est-à-dire que c’est son code adéquat et que l’entrée est
branchée à cette sortie ; c’est ce que dicte exactement la table de vérité.

6. le schéma de simulation du démultiplexeur 1 vers 4 en utilisant les circuits intégrés

du logiciel Falstad :

-En utilisant les portes logiques :

 - On remarque que le schéma de simulation obtenu est le bon puisqu’il a une entrée
d’information, deux entrées d’adresse et 4 sorties. Il nous permet de brancher
l’entrée à une seule sortie selon le code des deux bits de sélection et cette
opération s’effectue exactement comme elle dicte la table de vérité d’un
démultiplexeur 1 vers 4.

Conclusion : Le résultat obtenu est compatible avec la table de vérité

V. Conclusion  :
Le logiciel de simulation Falstad nous a permis à travers ce TP de faire une étude complète
des multiplexeurs et démultiplexeurs : les schémas de simulation, les circuits logiques…etc,
ainsi mieux comprendre leur principe de fonctionnement.