Introduction:

L'addition est une opération très courante dans un microprocesseur. Outre dans l'unité
arithmétique, elle sert pour incrémenter le compteur de programme et pour les calculs
d'adresses. Il est donc important qu'elle soit optimisée pour être rapide.

Malgré la simplicité apparente du problème, il existe de multiples façons de construire des

additionneurs efficaces en temps et en nombre de portes logiques utilisées.

le circuit d'additionneur binaire de base est classé en deux catégories, qui sont le
demi additionneur (half adder) et l'additionneur complet (full adder).

Partie théorique:

1)Le demi additionneur (half adder)

Ici, le schéma de circuit demi-additionneur à deux entrées et deux sorties expliqué avec un

circuit à portes logiques et des circuits à circuits intégrés logiques.

A
S = A xor B
B    est la somme

R = A and B
   est le report

De la table de vérité on trouve :

R=A.B

S =  A  B

Le demi additionneur effectue la somme de deux bits. S est la somme et R le report.

(carry)
Ce schéma n'est cependant pas suffisant pour réaliser la somme de nombres de
plusieurs bits. Il faut alors tenir compte du report de l'addition des bits précédents.

pin diagramme

2)-full adder
Pour construire un additionneur sur plusieurs bits, plusieurs additionneurs 1 bit
sont mis en cascade. Chacun de ces addionneurs prend en entrée deux bits A et B
ainsi que la retenue précédente Ci. Il calcule la somme S de ces trois valeurs
binaires ainsi que la retenue Ci+1. Comme pour le semi-additionneur, ces bits Ci+1 et
S peuvent aussi être vus comme les bits de poids fort et de poids faible de
l'écriture sur deux bits de la somme A + B + Ci.

On peut remarquer sur la table de vérité que S est le ou

exclusif des trois entrées A, B et C0, i.e. S = A ⊕ B ⊕ C0 

et que la retenue C1 vaut 1 dès que deux des trois entrées valent 1, c'est-à-dire
C1 = AB ∨ AC0 ∨ BC0.

Schéma à partir des formules

d'un additionneur complet

Ce circuit peut aussi être construit en assemblant deux semi-additionneurs en

cascade. Le premier semi-additionneur calcule d'abord la somme de A et B puis le
second calcule la somme du premier résultat et de C0. La retenue C1 vaut 1 s'il y a
au moins une retenue à une des deux sommes effectuées.

L'additionneur par propagation de retenue est le plus simple. Il est calqué sur l'alg

Schéma et symbole d'un additionneur

complet (SC)

Etudes pratique:
les composant électroniques:
-Plaque d'essai électronique

-Des fille électriques

-2 led

-Une alimentation 5v

-2 circuit intégré (7408)et (7486)

1)-réalisation du circuit half adder:

-Montage des ci(7408) et ci(7486) en parallèle de gauche a droit

-Branchement de la borne d'alimentation (5v,0v) de la valise avec les bornes

d'alimentation de la plaque d'essai
-Liaison des vcc des deux ic par un fille électrique

-Liaison des gnd des deux ic par un fille électrique

-Branchement des vcc des circuit intégré avec la borne d'alimentation positive de la
plaque d'essai .

-Branchement des gnd des circuit intégré avec la borne d'alimentation négative de la
plaque d'essai .

-Liaison des 1er pin des deux circuit intégré .

-Liaison des 2em pin des deux circuit intégré .

-Branchement du 1er pin commun avec le pin c du 1er interrupteur qui est
équivalant au variable binaire A

-Branchement du 2em pin commun avec le pin c du 2em interrupteur qui est
équivalant au variable B

-Branchement des 1er pin des deux interrupteur avec la borne positive de la plaque
d'essai

-Branchement des 2em pin d'interrupteur avec la borne d'alimentation négative de

la plaque d'essai

-Branchement du pin 3 du ic (7486) avec le led (l1)

-Branchement du pin 3 du ic (7408) avec le led (l2)

2)-Fonctionnement:

-On alimente la valise électronique.

-On actionnent sur les interrupteur selon les entré du tableau de vérité.

-On vérifie les résultat de la sortie expérimental avec la théorique.

2)-realisation du circuit full adder:

conclusion:
Un demi-additionneur est un circuit additionneur qui ajoute deux chiffres binaires
simples (ajoute deux nombres de 1 bit),et fournit la somme et le bit de retenue .