Vous êtes sur la page 1sur 8

Nom : Prénom : Groupe :

ECOLE POLYTECHNIQUE UNIVERSITAIRE DE NICE SOPHIA-ANTIPOLIS

Cycle Initial Polytech Note


Première Année
Année scolaire 2013/2014
/ 20
DS électronique
analogique No4

Mardi 13 Juin 2014 CORRECTION Durée : 1h30


-

 Cours et documents non autorisés.


 Calculatrice de type collège autorisée
 Vous répondrez directement sur cette feuille.
 Tout échange entre étudiants (gomme, stylo, réponses…) est interdit
 Vous devez :
 indiquer votre nom et votre prénom.
 éteindre votre téléphone portable ( 1 point par sonnerie).

RAPPELS :

Impédance d’une capacité C : 1/(jC) [] Impédance d’une bobine L : jL []

Quadripôle :  V1   Z11 Z12   I1   V1  Z11.I1  Z12.I2


 V   Z .  
matrice impédance  2   21 Z22  I2   V2  Z21.I1  Z22.I2

Quadripôle :  I1   Y11 Y12   V1   I1  Y11.V1  Y12.V2


I    Y .  
matrice admittance  2   21 Y22   V2  I2  Y21.V1  Y22.V2

collecteur ib ic
IC
B C
IB N
base VCE P vBE RS .ib vCE
N+
VBE IE E
émetteur Schéma électrique équivalent du transistor
Transistor NPN bipolaire NPN en régime de petit signal sans hoe

1
EXERCICE I : Quadripôles (6 pts)

1 I.1. Par la méthode de votre choix,


(0.25 pt) Z11 = 2R
déterminer les paramètres impédances de
ce quadripôle :
I1 I2 (0.25 pt) Z12 = R

R R
(0.25 pt) Z21 = R
V1 R V2

(0.25 pt) Z22 = 2R

1 I.2. Par la méthode de votre choix,


(0.25 pt) Y11 = jC+1/R
déterminer les paramètres admittances
de ce quadripôle :
I1 I2 (0.25 pt) Y12 = 1/R
R

(0.25 pt) Y21 = 1/R


V1 C L V2

(0.25 pt) Y22 = 1/R+1/jL

2 IV.3. Par la méthode de votre choix,


Y11 = 1/RE + (1 + )/hie + hoe
déterminer les paramètres admittances
de ce quadripôle :
Y12 =  hoe
I1 I2
iB
Y21 = /hie  hoe
.iB
V1 RE hie V2
1/hoe Y22 = hoe

I.5. Par la méthode de votre choix, déterminer 2 des 1


(0.5 pt) Z11 = 7R/2
4 paramètres impédances de ce quadripôle :
R
(0.5 pt) Z12 = R

I1 R R I2
R R

V1 V2

R R
R R

2
I.6. Par la méthode de votre choix, 1
(0.25 pt) Z11 =
déterminer les paramètres impédances de ce
quadripôle :
R (0.25 pt) Z12 =
I1 I2
R R
(0.25 pt) Z21 =

V1 R V2
(0.25 pt) Z22 =

EXERCICE II : Portes logiques (9pts)

Dans cet exercice, le « 1 » logique correspond à VDD et le « 0 » logique à 0 V (i.e. la masse). Une
tension proche de VDD sera considérée comme un « 1 » et une tension proche de 0 V comme un
« 0 ». Les diodes ont une résistance RS = 0 et une tension de seuil VS. Pour les transistors, il y a
aussi la tension de saturation VCEsat = 0. Les tensions de seuil des transistors et des diodes
sont identiques. Pour des circuits logiques, les transistors fonctionnent en régimes
bloqué et saturé.

0.5 II.1. Soit la porte logique ci-dessous en technologie DL (Diode


Logic). Compléter la table de vérité ci-contre.
VDD
A B S

R1 0 0 0
D1
0 1 0
A
1 0 0
S
D2 1 1 1
B

3
0.5 II.2. Soit la porte logique ci-dessous en technologie DL (Diode
Logic). Compléter la table de vérité ci-contre.
VDD
A B S
D1
0 0 0
A
0 1 1
D2
1 0 1
B S
1 1 1
R1

II.3. Soit la porte logique ci-dessous en technologie RTL 1


(Resistor Transistor Logic). Compléter la table de vérité ci-
contre.
VDD
A B S

0 0 1

0 1 0
S
A B 1 0 0

1 1 0
R1 R2

T1 T2

4
II.4. Soit la porte logique ci-dessous en technologie RTL 1
(Resistor Transistor Logic). Compléter la table de vérité ci-
contre.
VDD
A B S

0 0 1
R2
0 1 0
R3
A S 1 0 0

B 1 1 0
R4

R1

VDD

1 II.5. Soit la porte logique ci-dessous en technologie RTL 2


(Resistor Transistor Logic). Compléter la table de vérité ci-
contre.
VDD
A B S

0 0 1

0 1 1
S
R1 1 0 1

A T1 1 1 0

R2
B T2

5
1 II.6. Soit la porte logique ci-dessous en technologie DTL
(Diode Transistor Logic). Compléter la table de vérité ci-
contre.
VDD
A B S

0 0 1
R1 R2
D1 0 1 1

A D3 S 1 0 1

1 1 0
D2
B

II.7. Soit la porte logique ci-dessous en technologie TTL 2


(Transistor Transistor Logic). Les diodes D1, D2 et D3
correspondent en fait à un transistor avec 2 émetteurs.
Compléter la table de vérité ci-contre.
VDD A B S

0 0 1
R3
R1 R2 0 1 1

1 0 1
D1 D3 T2
T1 1 1 0
A
D4
D2
S
B
T3

R4

6
II.8. Soit la porte logique ci-dessous en technologie TTL 2
(Transistor Transistor Logic). Comme pour l’exercice (II.7), le
transistor T1 fonctionnent comme 2 diodes, idem pour le
transistor T4. Compléter la table de vérité ci-contre.
VDD A B S

0 0 1

R1 R3 R2 0 1 0

1 0 0

S 1 1 0
A T2 T3 B
T1 T4

EXERCICE III : Petit amplificateur en classe A (5 pts)

VDD

RC

Soit le petit amplificateur en classe A


de la figure III.1. Les transistors ont
un gain en courant , une tension de D1 HP
saturation VCEsat ainsi qu’une
résistance RS et une tension VS pour la
diode base-émetteur. hoe sera négligée.
T1
On rappelle que le HP est constitué RG
d’une bobine et d’un aimant fixé à une T2
membrane. EG VCE2
VG

Figure III.1

0.5 III.1. Quel est le rôle de D1 ?

A Faire jolie
B X Dissiper l’énergie emmagasinée dans le HP quand T2 est bloqué
C Dissiper l’énergie du générateur EG dans le générateur VDD
D Dissiper l’énergie de T1 dans T2

0.5 III.2. Dans quel régime se trouvent les transistors pour pouvoir amplifier le signal EG(t) ?

A. Bloqué B. X Linéaire C. Saturé

7
III.3. En vous aidant de la méthode des crayons de couleur et la méthode de l’index, donner le
2.5 schéma petit signal du circuit de la figure (III.1). La diode D1 étant forcement bloquée, il ne
faut pas la prendre en compte. Le HP sera considéré comme une résistance RHP.

B1 ib1 C1 C2

RG
RS .ib1

E1
.ib2
eg B2 RC + RHP Vce2
ib2

RS

Masse/VDD/E2

III.4. Déterminer l’expression du gain en tension que vous simplifierez en considérant  >> 1 2

v ce2  .RC  RHP  . i b1  i b2   .RC  RHP 


. 2  .i b1 2 RC  R HP 
AV =  
RG  RS .i b1  RS 1  .i b1 RG  RS .i b1  RS 1  .i b1
=
eg RG  R S

Vous aimerez peut-être aussi