Vous êtes sur la page 1sur 62

Mohamed MASMOUDI 2013-2014 EPT 1

CONCEPTION
MICROÉLECTRONIQUE
MOHAMED MASMOUDI
2ÈME ANNÉE - SISY
EPT - ECOLE POLYTECHNIQUE DE TUNISIE
MOHAMED.MASMOUDI@ACI.COM.TN

Mohamed MASMOUDI 2013-2014


EPT
Plan
 Avant propos

 Conception des systèmes embarqués

 Cible matériel

 Cible logiciel

 Cible mixte
Le monde de l’embarqué
3
Les mondes des grandeurs physiques

Actionneurs, Capteurs
Physique
•Distance Informatique Electromécanique
•PoidsGPIO
Input
Interopérabilité
Flash
•Tension SoC

électronique
Output USB

Interfaces
Pull-Up
•Puissance Ethernet Système on Chip

Carte
Pull-Down RS232
•Mécanique
Push-Pull …. Soc Universel
…. Péri-Informatique
•Bilogique
Analogique SPI
Logique cablé
•Connectivité
Courant (4~20 mA,…)
•….. I2C Soft Core
•Interopérabilité
Tension (0~10V,…) CAN
…. ….
Comptage
Electronique et Instrumentation
Connectiques

Les mondes informatiques

M. MASMOUDI Cours conception microélectronique


Avant propos: The beginning …
4

* William Shockley : 1956 Nobel Prize in Physics

1947 : Point Contact Transistor


BELL LABS : Bardenn, Brattain & Shockley

Et l’histoire commence …

M. MASMOUDI Cours conception microélectronique


Avant propos: entre 1960 et 2010
5

*cmos45, 5 GHz, cache, Dual DDR3 memory controllers


Invented by Robert Noyce, Fairchild Level 1 & 2 caches remain SRAM ,32MB eDRAM on-chip Level 3

*integrated circuit Invented by Jack Kilby, Texas Instruments

1961 First planer IC 2010 IBM POWER7


"flip-flop" transistors: 1.2 B

M. MASMOUDI Cours conception microélectronique


Avant propos: entre 1960 et 2010
6 1971 Intel 4004
The First µp 4-Bit 1976 Zilog Z80 1979 MOTOROLA 68000
2,25k transistors,24mm2 the Most Popular µp 8-bit the Most Powerful µp16-Bit
4,5k transistors 40k transistors

1993 Intel Pentium 32 bit 2003 AMD Opteron 64 bit 2008 AMD Barcelona Quad-Core 128 bit
3.1M transistors 233M transistors 463M transistors ,283 mm2

M. MASMOUDI Cours conception microélectronique


Avant propos: Moore’s law 1960
7

*Gordon Moore

-Number of transistors on integrated circuit :


Doubling every two years.
-RAM storage capacity & Power consumption :
Doubling every 18 months.

M. MASMOUDI Cours conception microélectronique


Avant propos: Evolution du prix
8

*Price of Megabit in CMOS

M. MASMOUDI Cours conception microélectronique


La technologie: MOSFET
9

M. MASMOUDI Cours conception microélectronique


La technologie: MOSFET
10

M. MASMOUDI Cours conception microélectronique


La technologie: CMOS
11

 Complementary Metal Oxide Semiconductor


 Patented in 1967 by Frank Wanlass at Fairchild
 Based on use of complementary and symmetrical pairs
of p-type and n-type MOSFETs transistor
 + high noise immunity
 + low static power consumption.
 + high density

M. MASMOUDI Cours conception microélectronique


La technologie: NMOS - PMOS
12

M. MASMOUDI Cours conception microélectronique


Avant propos: NAND
13

Schematic Level Transistor Level Layout Level

M. MASMOUDI Cours conception microélectronique


La technologie: Production
14

Sand Silicium Ingots

Die

Chip Packaging
Wafer

M. MASMOUDI Cours conception microélectronique


Plan
 Avant propos

 Conception des systèmes embarqués

 Cible matériel

 Cible logiciel

 Cible mixte
Cible Logiciel vs cible Matériel
16

Logiciel Matériel
 Réduction de la surface  Meilleure performance
 Partie contrôle  Traitement du
prépondérante parallélisme
 Connexions avec  Traitement de données
d’autres modules  Interactions avec
positifs logiciels l’extérieur
 Fonctions spécialisées  Connexions à d’autres
disponibles dans l’UAL modules matériels
du processeur
 Evolution / Flexibilité
 Coût
 Relative lenteur  Coût
 Communication avec le  Surface
matériel  Communication avec le
négatifs  Synchronisation avec le logiciel
matériel  Synchronisation avec le
logiciel
Conception des systèmes embarqués
17

Spécification d’une Contraintes de


application conception/réalisation
(cahier des charges)
Qualité de service
Flot et Surface
Outils de conception Consommation
Sécurité de fonctionnement
TTM
Réalisation de Prix
l’application …….

Cible logiciel Cible matériel


Ex : DSP, ASIP Ex : FPGA, ASIC
Différentes cibles utilisables pour
18
concevoir un système embarqué
 Cible logiciel
 Les processeurs généralistes
 Les DSPs
 Les Microcontrôleurs

 Cible matériel
 Les ASICs : Application Specific Integrate Circuit
 Les circuits reconfigurables :
 FPGA : Field Programmable Gate Array

 Cibles mixte
 Les SOCs(système sur puce) : L’intégration de plusieurs unités matérielles
et logicielles sur une même puce
 Les Microcontrôleurs avec périphériques
Plan
 Avant propos

 Conception des systèmes embarqués

 Cible matériel

 Cible logiciel

 Cible mixte
Technologie de base : les transistors
20

 Les circuits intégrés (CI ou chips) représentent la


réalisation courante de tout système informatique
 Un CI = un ensemble de transistors + connections
 MOS: Metal Oxcyde Semiconductor
 NMOS: NChannel MOS
 PMOS: PChannel MOS
Technologie de base : les transistors
NMOS PMOS

Drain Drain

Grille pmos
Gate
Source Source

Grille=1 Grille=0 Grille=1 Grille=0

Si Grille ==1, alors Drain et Source connectées


Si Grille ==1, alors Drain et Source connectées
Si Grille ==1, alors Drain et Source connectées
Si Grille ==1, alors Drain et Source connectées

21
Technologie de base : les transistors
22

CMOS : Complementary MOS (circuit comportant des PMOS et des NMOS)

VDD ‘1’ VDD ‘1’ VDD ‘1’

p
p p
A A=1 A=0 1
0
Y = !A
n
n n

GND GND GND


Masse ‘0’ Masse ‘0’ Masse ‘0’
Exercice
23

De quel type de porte s’agit-il ?


Solution de l’exercice
24

Une porte NAND en technologie CMOS

Z = NAND(x,y)

x y z
0 0 1
0 1 1
1 0 1
1 1 0
Solution de l’exercice
25

Une porte NOR en technologie CMOS

z= NOR(x,y)

x y z
0 0 1
0 1 0
1 0 0
1 1 0
Cible matériel
26

 Ce sont des cibles programmées dédiées et conçues


pour des tâches bien déterminées et dont les
traitements ne peuvent pas être modifiés

 Deux familles :
 Les circuits fixes
 ASICs : Application Specific Integrate Circuit

 Les circuits configurables


 Composants standards programmables électriquement:
 Une seule fois (fusibles, antifusible)
 Ou plusieurs fois : RE-PROGRAMMABLES (RECONFIGURATION)
Cible matériel
27

CIBLE MATERIEL

CUSTOM : SEMI-CUSTOM
ASIC : circuits
configurables

Circuits dur Circuits pré-


mesure : Full caractérisés : PLA CPLD FPGA
custom Standard Cell

Circuits fixes (ASIC) Circuits configurables

 ASIC : Application Specific Integrated Circuit


 PLA: Programmable Logic Array
 CPLD : Complex Programmable Logic Device
 FPGA : Field Programmable Gate Array
ASIC Full Custom
28

 Le concepteur place à la main les transistors

Au départ

Au final

SPECIFICATION

 Approche « full custom »


 Conception au niveau transistor
 Permet des circuits mixtes analogique/numérique
 Effort de conception très important
 Surface réduite, performance très importantes
ASIC Standard Cell
29

Au départ BIBLIHOTEQUE
D’ELEMENTS
PRE-CARACTERISES Au final
SPECIFICATIONS

+
+

 Approche « standard cell»


 Utilise des librairies de cellules primitives
 Portes AND, OR, registres, SRAM, etc.
 Effort de conception réduit, performances souvent proches du full-custom
Les ASICs
 AVANTAGES
 hautes intégrations
 hautes performances (vitesse, low-power)
 coûts faibles pour de gros volumes de
production
 Personnalisation
 sécurité industrielle

 INCONVENIENTS
 prix du 1er exemplaire
 pas d’erreur possible
 non-flexible
 time-to-market élevé
 fabrication réservée aux spécialistes (fondeur)

30
Cible matériel
31

CIBLE MATERIEL

CUSTOM : SEMI-CUSTOM
ASIC : circuits
configurables

Circuits dur Circuits pré-


mesure : Full caractérisés : PLA CPLD FPGA
custom Standard Cell

Circuits fixes (ASIC) Circuits configurables

 ASIC : Application Specific Integrated Circuit


 PLA: Programmable Logic Array
 CPLD : Complex Programmable Logic Device
 FPGA : Field Programmable Gate Array
PLA : Programmable Logic Device
 Matrice de « ET »
programmables réalisant
tous les produits possibles
connectée aux sorties par
des
« OU » programmables

 Grande surface de
Silicium utilisée

 Ces circuits ne sont plus


utilisés aujourd’hui
32
PLA : exemple
 Donnez la
configuration du circuit
assurant les fonctions
suivantes :

33
PLA : solution
 La configuration du
circuit assurant les
fonctions suivantes :

34
CPLD : Complex Programmable Logic
35
Device
 Les CPLDs regroupent
plusieurs PALs
interconnectés par un
réseau de connexions PLA PLA
programmables.

 Les CPLDs sont les prémisses E/S MATRICE D’INTERCONNECTIONS E/S


des premiers FPGAs.

 Ces circuits ne sont plus


PLA PLA
utilisés aujourd’hui car
remplacés par les FPGAs.
FPGA : Field Programmable Gate
36
Arrays
 Arrangement Matriciel de
blocs logiques avec
configuration des :
 Interconnexions entre les
blocs logiques,
 La fonction de chaque bloc
 CLB: Configurable Logic
Bloc
 IOB: Input/Output Bloc
FPGA vs ASIC
Contextes d’utilisations en grandes séries
37 Volume

ASIC
FPGA

Temps
Conception Pré-série Production Fin de vie
prototypag
e
FPGA vs ASIC
38
Temps de mise en œuvre
FPGA vs ASIC
39

ASIC
Caractéristiques FPGA
Semi custom Full custom
Densité Faible Moyenne Grande
Flexibilité Grande Moyenne Faible
Analogique Non Oui Oui
Rapidité Faible Bonne Très bonne
Temps de conception Très petit Moyen Grand
Coût de conception Très petit Moyen Très grand
Utilisation des outils Simple Complexe Très complexe
Volume de production Petit Grand Grand
Conclusion
40

 Le choix entre FPGA ou ASIC, se fait en fonction du


cahier des charges de l’application :

 Temps de mise sur le marché et durée de vie courte 


FPGA
 Très petit nombre de circuits  FPGA
 Optimisation des performances  ASIC
 Grande série  ASIC
Plan
 Avant propos

 Conception des systèmes embarqués

 Cible matériel

 Cible logiciel

 Cible mixte
Cible logiciel
42

 Ce sont des cibles programmables, c’est-à-dire


qu’on peut modifier l’application dédiée juste en
modifiant le code, à travers :
 Les processeurs généralistes (GPP : General Purpose
Processor)
 Les DSP (Digital Signal Processing)

 Les Microcontrôleurs
Processeurs Généralistes
43

 Processeurs a usage général qui ne dépendent d’aucun langage de


programmation
 Choix des processeurs embarqués
 Coûts
 Consommation
 etc.
 Exemple :
 Famille ARM
 Famille MIPS
 Famille PowerPC
 Différentes architectures
 Architecture de Von Neumann
 Architecture de Harvard
Architecture de Von Neumann
44
Architecture de Von Neumann
45

 Mémoire de donnée et mémoire de programmes


partagée
 L’exécution d’une instruction peut se faire en plusieurs
cycles processeur :
 Recherche de l’instruction (Instruction fetch)
 Recherche de l’opérande 1 (data 1 fetch)
 Recherche de l’opérande 2 (data 2 fetch)
…

 Performances de calcul limitées


 Ex : non appropriée aux opérations de traitement du signal
Architecture de Harvard
46
Architecture de Harvard
47

 Séparation entre la mémoire de donnée et la


mémoire de programme
 Chaque mémoire comporte ses bus propres à elle
 Recherche de l’instruction et de la donnée en 1
cycle d’horloge
 Le CPU (core) comporte un chemin de donnée plus
organisé
 Puissance de calcul meilleure
Architecture de Harvard modifiée
48
Caractéristiques générales des
49
microprocesseurs
 Performances
 Temps d’exécution par tâche = I x C x T
 I : nombre d’instructions par tâche
 C : nombre de cycles machine par instructions
 T : temps d’un cycle machine (dépend de la technologie et de
l’efficacité de l’ALU)

 Types des architectures des processeurs :


 CISC (Complex Instruction Set Computer) : I faible, C grand
 RISC (Reduce Instruction Set Computer) : I élevé, C faible
 VLIW (Very Large Instruction Word) : I réduit car macro-
instruction RISC, C faible
Les architectures CISC
50

 Ancienne Architecture des processeurs


 Architecture présentant un jeu d’instructions complexe
 Plusieurs opérations peuvent être codés par une même instruction
 Plusieurs modes d’adressage
 Nécessite moins de mémoire par rapport à une architecture RISC
 Exemple :
 Motorola 680x0 ,
 S/360 d’IBM,
 Intel Pentium
 Intel Pentium Pro, Pentium II III et 4 : PeusdoCISC(cœur de RISC mais vue
comme un CISC) permet de garder la compatibilité ascendante des
processeurs (x86)
Les architectures RISC
51

 Architecture présentant un jeu d’instructions relativement réduit


 Une seule opération /instruction
 Taille fixe pour les instructions
 Modes d’adressage simples
 Ont permis une augmentation de la fréquence
 Présente un nombre important de registres généraux
 Les seules instructions ayant besoin d’accès à la mémoire sont les
instruction de chargement et de rangement
 Exemple :
 PowerPC
 ARM
 SPARC
 MIPS
Digital Signal Processing (DSP)
52

 Processeurs dédiés et optimisés pour le traitement numérique


du signal (filtrage, extraction de signaux, etc.).
Digital Signal Processing (DSP)
53

 Caractéristiques
 Architecture RISC complexe, superscalaire(plusieurs unités de
traitements), pipeline
 Architecture Harvard et Super Harvard (nombreux bancs mémoire)
 Instructions complexes mais jeux d’instructions réduit
 Exemple : Texas Instrument C6x
 Avantages
 Très économique : pas besoin d’acheter des périphériques
 Spécialisés traitement du signal
 Peuvent mélanger calcul flottant et virgule fixe
 Inconvénients
 Coûts élevés
 Consommation d’énergie élevée
Les Microcontrôleurs
54
Un circuit intégré rassemblant dans un même boîtier un microprocesseur, plusieurs
types de mémoires et des périphériques (Entrées-Sorties).
Plan
 Avant propos

 Conception des systèmes embarqués

 Cible matériel

 Cible logiciel

 Cible mixte
Les Microcontrôleurs
56

 Caractéristiques
 Architecture simple, jeux d’instructions réduit
 Basé sur des architectures de processeurs connus
 Exemple : 68HC11 PIC de Microchip, STM32 de ST

 Avantages
 Très économique : pas besoin d’acheter des périphériques
Spécialisés
 Simple d’utilisation

 Inconvénients
 Spécialisé: ne convient pas à tous les domaines
d’application
Cible logiciel
57

 Avantages
 Flexibilité: il suffit de modifier le programme pour
modifier l’application
 Simple à mettre en œuvre : grâce à la programmation
de haut niveau (langage C) (possibilité de grande
abstraction par rapport au matériel)
 Temps et coût de conception faibles

 Prix de reviens faible

 Composants spécialisés, ex : DSP, microcontrôleur


Cible logiciel
58

 Inconvénients
 Faiblesperformance : temps d’exécution élevé
 Consommation électrique importante

 Le passage par un compilateur peut dégrader les


performances
 Complexité du langage machine et de l’assembleur
Exemple : FFT
59

 Résolution purement logicielle


Exemple : FFT
60

 Résolution purement matérielle


Exemple : FFT
61

 Résolution mixte
Cible mixte
62

 Utilisation des blocs matériels spécifiques et logiciels


dédiés à une application bien déterminée
 Nouvelles approches de conception : Intégration
logicielle/matérielle
 Travailcoopératif entre différentes équipes
 Co-conception
 Co-vérification
 Approche de la réutilisation (IP Reuse)

 Exemple : les systèmes sur Puce : System on Chip


(SoC)

Vous aimerez peut-être aussi