Chapitre III : Circuits combinatoires

1. INTRODUCTION

Un circuit logique est dit combinatoire lorsque ses fonctions de sortie sont complètement définies par la
connaissance des combinaisons des variables d'entrée, c'est à dire par les conditions précisées par l'énoncé du
problème. L'état des sorties ne dépend ainsi que de l'état actuel des
entrées. Parmi ces circuits nous citons les: additionneurs, soustracteurs, multiplexeurs, démultiplexeurs, codeurs et
décodeurs.
2. Multiplexeurs - Démultiplexeurs:
2.1.Principe:
Lorsqu'on désire transmettre des informations en parallèle, cela exige autant de lignes d'informations. Pour
simplifier la liaison ou pour la rendre moins coûteuse, on réunit au départ les informations sur une seule ligne,
c'est le multiplexage, et à l'arrivée, on répartit ces informations sur plusieurs lignes, c'est le démultiplexage.
En synchronisant les commandes des sélecteurs X et X', on peut transmettre les informations a 0, a1, a2 et a3
respectivement vers a'0, a'1, a'2 et a'3.

2.2.Multiplexeur(sélecteur de données):
Le multiplexeur est un circuit possédant plusieurs entrées et une seule sortie. Suivant la valeur de l'adresse,
une seule entée est transmise en sortie.

Entrées
de
données

A0 A1 A p-1
Entrées d’adresses
p est le nombre d'adresses (entrées de sélection)
n est le nombre d'entrées d'informations(entrées de données)
Un nombre p d'adresse permet le multiplexage de n entrees d'informations tel que n= 2p .

2.2.1 Principe du multiplexeur.

Il agit comme un sélecteur de données en orientant vers sa sortie la donnée présente sur l’une de ses entrées.
Pour fixer les idées, considérons le multiplexeur 2→1

Multiplexeur 2→ 1
Ce multiplexeur comporte donc deux types d’entrées : les entrées de données (ou d’informations) et une sortie
C'est un circuit qui permet de sélectionner une information (donnée) parmi deux. Il a donc un seul bit
d'adresse S0 et une sortie S. Sa table de vérité est présentée dans le tableau suivant:

S0 S
 0 E0
1 E1

Adresse

On suppose:
Si S0=0, alors S=E0 : on transmet la donnée E0
Si S0=1, alors S=E1 : on transmet la donnée E1
Son équation s'écrit alors:
Le logigramme représentant cette expression est alors:

Ce circuit peur être représenté en utilisant seulement des portes NAND à deux entrées. Pour cela on doit
écrire:

Multiplexeur 4→ 1
C'est un circuit qui permet de sélectionner une information parmi quatre. Il a donc deux bits d'adresse S 0
et S1 et une sortie S. Sa table de vérité est présentée dans le tableau suivant:

S1 S0 S
Adre 0 0 E0
sses
0 1 E1
1 0 E2
1 1 E3
La sortie S a pour équation :

Pr.A.Boukhelifa 2
S est une forme complète d’une fonction à deux variables. Donc ce multiplexeur permet de générer
n’importe quelle fonction à deux variables.
Le logigramme correspondant à la fonction S est donné par la figure suivante :

2.2.2 Généralisation
Pour sélectionner une entrée parmi quatre il faut impérativement disposer de deux entrées de sélection:
chacune des quatre combinaisons possibles des entrées de sélection correspondra à l’aiguillage d’une entrée, et
d’une seule, vers la sortie.
De la même façon pour sélectionner parmi huit entrées données, trois entrées de sélections sont nécessaires
(23=8). De façon générale, un multiplexeur possédant n entrées de sélection permet de sélectionner une entrée
parmi 2n.
La sélection de l’entrée est réalisée en affectant un poids aux entrées d’adresse Sn….S0 . On peut, par exemple,
associer Sn au bit de poids fort et S0 a celui de poids faible. La combinaison binaire Sn …S0 ainsi obtenue est
appelée adresse et le multiplexeur aiguillera vers la sortie S’entrée Ei dont l’indice décimal i correspondra à
l’adresse binaire i =(Sn….S0 )2 . Ainsi, dans un multiplexeur à 8 entrées de données, l’entrée E5 sera aiguillée
vers la sortie si l’adresse binaire écrite sur les entrées de sélection est:

2.2.3 Applications des Multiplexeurs

Les multiplexeurs ont de nombreuses applications. Ils peuvent par exemple être utilisés comme :
• sélecteur de données.
• convertisseur parallèle-série. Le multiplexeur reçoit en parallèle des données qu’il peut transmettre
l’une après l’autre sur sa sortie.
• générateur de fonctions logiques.

2.2.4 Utilisation en générateur de fonction logique.

Soit à réaliser la fonction logique définie par la table de vérité ci-contre: Premièrement,
on place les variables sur les lignes d'adresses du MUX (donc pour ce MUX le nombre
de lignes d'adresses = au nombre de variables de la fonction à réaliser). De la table
de vérité nous avons :

Et d'après le principe du MUX nous avons :

E : Entrée de validation
En identifiant les deux équations on obtient:

Pr.A.Boukhelifa 3
Donc le circuit qui réalise la fonction F à base du Mux à 3 entrées est donné ci contre :

Exemple de circuit intégré : 74153

Le circuit intégré 74153 contient deux multiplexeurs à 4 voies à entrées de sélection A et B communes.
Chaque multiplexeur dispose d'une entrée de validation G (STROBE). Celle-ci, portée à l'état 1, force la
sortie du multiplexeur correspondant à l'état 0 indépendamment de l'état des autres entrées. Le brochage
et le schéma logique de ce circuit intégré sont donnés à la figure suivante:

Mux1

Mux2

Sa table de vérité est:

2.3 Démultiplexeur:
Le démultiplexeur est un circuit possédant une ou plusieurs entrées et plusieurs sorties. Suivant la valeur de
l'adresse, une entrée est transmise vers l'une des sorties.
Demultiplexeur 1→2
Ce Démultiplexeur a une entrée de donnée D, une entrée d’adresse S0 et deux sorties F1,F0. Sa table de
vérité est présente dans le tableau suivant dans le cas où les sorties non actives sont à 0.

Pr.A.Boukhelifa 4
 S0 F1 F0
0 0 D
1 D 0

Les fonctions de sorties s’écrivent :

Demultiplexeur 1→4
Ce Démultiplexeur a une entrée de donnée D, deux entrées d’adresse S1, S0 et quatre sorties F3,F2,F1,F0.
Sa table de vérité est présente dans le tableau suivant dans le cas où les sorties non actives sont à 0.

S1 S0 F3 F2 F1 F0
0 0 0 0 0 D
0 1 0 0 D 0
1 0 0 D 0 0
1 1 D 0 0 0

Les fonctions de sortie s’écrivent :

F0=
F1=
F2=
F3=

Le logigramme est donné par la figure ci-dessous :

F0

F1
D
F2

F3

S1 S0

2.3.1Extension des circuits démultiplexeurs

Il existe sous forme de circuits intégrés des démultiplexeurs avec 2, 4, 8 ou 16 lignes de sortie. Pour
construire des démultiplexeurs d'ordre supérieur on peut être amené à cascader des démultiplexeurs. Par
exemple un démultiplexeur avec 32 sorties peut être réalisé avec un DEMUX de 4 sorties (qui représente

Pr.A.Boukhelifa 5
le tronc) et 4 DEMUX de 8 sorties (qui représentent les branches).La figure suivante illustre le
branchement du circuit avec S entrée de donnée et ABCDEF adresses

Exemple de circuit intégré :74LS139

Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Chacun d'eux possède 2 entrées de
sélection A et B, une entrée de données G et 4 sorties (Y0 à Y3). Le brochage et le schéma logique de ce
circuit sont donnés à la figure suivante.

Demux1

Demux2

La table de vérité du 74139 est:

Pr.A.Boukhelifa 6
On remarque que le nombre binaire formé par l'état des entrées de sélection B et A donne l'indice décimal
de la sortie concernée. Par exemple, lorsque BA = 10 (soit 2 en décimal), la sortie concernée est Y2.

3. Codeurs – décodeurs – Transcodeurs:

3.1 Codeurs:
3.1.1Principe:
Lors du dialogue avec une machine (par exemple une calculatrice), l'opérateur introduit des données. Les
informations doivent être compréhensibles et exploitable par la machine. Pour cela, il faut convertir les
symboles décimaux en symboles binaires. Le processus de conversion de symboles ou nombres familiers
en un format codé s’appelle le codage.

3.1.2 codeur Décimal -BCD:

Ce type de codeur possède 10 entrées (une pour chaque chiffre décimal) et quatre sorties correspondant
au code DCB. Il s’agit d’un codeur 10 lignes à quatre lignes.

Le tableau suivant décrit le fonctionnement de ce codeur:

Entrée à 1 a3 a2 a1 a0
E0 0 0 0 0
E1 0 0 0 1
E2 0 0 1 0
E3 0 0 1 1
E4 0 1 0 0
E5 0 1 0 1
E6 0 1 1 0
E7 0 1 1 1
E8 1 0 0 0
E9 1 0 0 1

Les expressions des sorties sont alors:

a3  E8  E9

a2  E4  E5  E6  E7
a1  E2  E3  E6  E7
a0  E1  E3  E5  E7  E9

3.2 Décodeurs:
3.2.1 Principe:
Le décodeur réalise la fonction inverse. Il active une sortie particulière lorsqu'on lui présente une
combinaison donnée de bits en entrée. Un ensemble de n bits en entrée fournissent 2n combinaisons
possibles en sortie.

Pr.A.Boukhelifa 7
3.2.2 Décodeur BCD-Décimal:

Le tableau suivant décrit le fonctionnement de ce décodeur:

Les sorties de E0 à E9 peuvent alors être exprimées en fonction des entrées a3, a2, a1 et a0. Par
exemple:

E8  a0  a1  a2  a3
On peut ajouter un signal de commande global (strobe ou enable).

Exemple de circuit intégré :MM 74C154

Ce circuit comporte 4 entrées principales qui correspondent aux 4 bits du nombre binaire à décoder et 16
sorties. La sortie qui correspond au nombre binaire présent sur les entrées est au niveau L, les autres
sorties étant au niveau H.
Le schéma logique et le brochage de ce décodeur sont respectivement reportés à la figure suivante :

Pr.A.Boukhelifa 8
3.3Transcodeurs:
3.3.1 Principe:
Le transcodeur est un circuit combinatoire qui permet de passer d'un code à un autre. Il fait correspondre
à un code X en entrée sur n lignes, un code Y en sortie sur m lignes. Il calcule chaque sortie Sj en
fonction des combinaisons des entrées Ei.

n est le nombre des bits du code d'entrée m est le nombre de bits du code de sortie

3.3.2 Transcodeur à 2 bits: binaire naturel - binaire réfléchi:

décimal Binaire naturel Binaire réfléchi

a1 a0 a'1 a'0
0 0 0 0 0
1 0 1 0 1
2 1 0 1 1
3 1 1 1 0
Les sorties a'i sont telles que:

4. Comparateurs:
4.1 Principe:
Il s'agit de synthétiser un circuit qui permet de comparer les valeurs numériques de deux nombres binaires
A et B et d'indiquer si A>B, A=B ou A<B.
4.2 Comparateur de deux nombres à 1 bit:
C'est la forme la plus simple des comparateurs présentant deux nombres A et B à 1 bit.

Sa table de vérité est:

A B A>B A=B A<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
Les expressions logiques des sorties sont:

Pr.A.Boukhelifa 9
Schéma logique à portes NAND:

4.3 Comparateur de deux nombres à 2 bits:

Soient A=(a1, a0) ; B=(b1,b0)

Le fonctionnement du comparateur à 2 bits peut être déduit de celui à 1 seul bit. En effet, pour
comparer deux nombres à 2 bits, il faut comparer les bits de même rang:

A > B si (a1 > b1) ou (a1 = b1 et a0 >

b0) A = B si (a1 = b1) et (a0 = b0)
A < B si (a1 < b1) ou (a1 = b1 et a0 < b0)

Ainsi, le logigramme d'un tel comparateur peut être représenté comme le montre la figure ci- dessous:

Pr.A.Boukhelifa 10
 Remarque:
En général, pour comparer deux nombres à n bits, il faut utiliser n comparateurs à 1 seul bit.
Exemple de circuit integré: 7485
Le circuit intégré 7485 est un comparateur 4 bits, c'est-à-dire qu'il effectue la comparaison de deux nombres
de 4 bits. De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise en cascade de
plusieurs circuits comparateurs du même type. Ainsi, on peut comparer des nombres de 8, 12, 16 bits... .Le
brochage et le schéma logique de ce circuit est donné à la figure suivante.

Avec ce circuit, on compare le nombre A composé des bits A3, A2, A1 et A0 (A3 = MSB et A0 = LSB)
avec le nombre B composé des bits B3, B2, B1 et B0 (B3 = MSB et B0 = LSB).
La table de vérité de la figure suivante met en évidence l'action des entrées A > B, A < B et A=B.

Pr.A.Boukhelifa 11
En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits. Il suffit de relier
la sortie A = B du premier comparateur à l'entrée correspondante du second et de faire de même avec les
sorties A > B et A < B. Les liaisons à effectuer sont indiquées à la figure suivante :

Pr.A.Boukhelifa 12