Cours Microcontrôleur Microprocesseur 68

PIC18Fxxxx
Christian Dupaty
Professeur de génie électrique
Académie d’Aix-Marseille
christian.dupaty@ac-aix-marseille.fr
PIC18Fxxxx - ressources
Table des matières
1. Famille et constitution (exemple famille 18FX62X) .......................................................................... 3

2. Choix de l’horloge............................................................................................................................. 5
3. RESET ............................................................................................................................................. 8
4. Organisation mémoire ...................................................................................................................... 9
4.1. PIC18Fxx2x, Mémoire programme.............................................................................................. 9
4.2. Lecture / Ecriture FLASH ........................................................................................................... 10
4.3. PIC18Fx620, Mémoire RAM...................................................................................................... 11
4.4. Adressage direct en RAM.......................................................................................................... 12
4.5. Adressage indirect en RAM ....................................................................................................... 12
5. Acces EEPROM / FLASH .............................................................................................................. 13
6. Registres internes .......................................................................................................................... 14
7. Interruptions ................................................................................................................................... 16
8. Jeu d’instructions ............................................................................................................................ 20
9. Ports parallèles ............................................................................................................................... 24
10. CAN 10bits................................................................................................................................. 25
11. Detection de faible tension (LVD) .............................................................................................. 26
12. TIMER0...................................................................................................................................... 27
13. TIMER1...................................................................................................................................... 28
14. TIMER2...................................................................................................................................... 29
15. TIMER3...................................................................................................................................... 30
16. Capture/Compare/PWM ............................................................................................................ 31
16.1. CAPTURE ............................................................................................................................... 31
16.2. COMPARE .............................................................................................................................. 33
16.3. PWM ....................................................................................................................................... 35
17. Chien de garde .......................................................................................................................... 36
18. Communications séries asynchrones ........................................................................................ 37
19. Communications séries synchrones : bus SPI .......................................................................... 44
20. Communications séries synchrones : bus I2C (IIC) .................................................................. 47
cours PICs 2 / 53
1. Famille et constitution (exemple famille 18FX62X)

Caractéristiques PIC18F2xxxx PIC18F4xxxx
Fréquence Horloge MHz DC-40 MHz DC-40 MHz
Mémoire programme FLASH 64KO 64KO
Programme (Instructions) 32768 32768
Mémoire données 3968 Octets 3968 Octets
Mémoire EEPROM 1024 Octets 1024 Octets
Interruptions 17 18
Ports parallèles 25 36
Timers 4 4
Capture/Compare/PWM 2 2
Communications séries SPI / I2C / USART SPI / I2C / USART
CAN 10-bit 10 entrées 13 entrées
RESETS POR, BOR,RESET POR, BOR,RESET
Instruction,Stack Full,Stack Instruction,Stack Full,Stack
Underflow (PWRT, OST) Underflow (PWRT, OST
Détection de VDD faible programmable oui oui
Instructions 75 75
Boitiers 28-pin DIP 40-pin DIP
28-pin SOIC 44-pin PLCC, 44-pin TQFP
- Architecture HARVARD
- Horloge max de 40 MHz par multiplication interne avec PLL (avec quartz 10MHz)
- PIC18F avec rom programme FLASH
- Programmation et debug sur cible (In-Circuit Serial Programming, In-Circuit debug, perte de RB6, RB7)
- Chaque instruction sur 2 octets
- Mémoire EEPROM à accès aléatoire (sauvegarde de données)
- TIMERS : Microchip appelle TIMER des compteurs
- Capture : permet la mesure de temps
- Compare : permet la production de signaux rectangulaires
- SPI : communications séries synchrones sans protocole logiciel
- I2C : standard Philips, communications séries synchrones avec protocole logiciel
- USART : communication séries asynchrones (RS232 et RS485)
- CAN : convertisseur analogique numérique à 10 entrées multiplexées
Le PIC18 possède une multiplication 8x8 matérielle, extrêmement rapide (100nS à 1uS) ce qui lui
confère des possiblités de DSP particulièrement utiles pour le traitement numérique du signal
cours PICs 3 / 53
Le principe du flux de données en pipeline permet un temps d’exécution sur 1 cycle d’horloge
Exemple :
T CY0 TCY1 TCY2 TCY3 TCY4 TCY5
1. MOVLW 55h Fetch 1 Execute 1
2. MOVWF PORTB Fetch 2 Execute 2
3. BRA SUB_1 Fetch 3 Execute 3
4. BSF PORTA, BIT3 (force un NOP) Fetch 4 vide (NOP)
5. Instruction @ l’addresse SUB_1 Fetch SUB_1 Execute SUB_1
cours PICs 4 / 53
2. Choix de l’horloge
1. LP Quartz faible puissance
2. XT Quartz ou oscillateur externe
3. HS Quartz ou oscillateur externe rapide
4. HS + PLL (F x 4)
Types Fréquences C1 C2
LP 200kHz 15 pF 15 pF
XT 200 kHz 47-68pF 47-68 pF
1.0MHz 15 pF 15 pF
4.0MHz 15 pF 15 pF
HS 4.0 MHz 15 pF 15 pF
8.0MHz 15-33 pF 15-33 pF
20.0MHz 15-33pF 15-33 pF
5. RC Résistance/capacité externe (Fosc/4 sortie

sur OSC2)
6. RCIO Résistance/capacité externe (RA6 est un
port //)
7. EC Source d’horloge externe (Fosc/4 sortie sur

OSC2)
8. ECIO Source d’horloge externe (RA6 est un
port //)
Remarque : le type d’oscillateur doit être déclaré dans la MPLAB dans le menu configure->
configuration bits
cours PICs 5 / 53
Configuration de l’horloge interne

Dans MPLAB :
INT RC-CLOCKOUT on RA6, PORT on RA7 : l’horloge interne sort sur RA6, RA7 est un port //
INT RC-Port on RA6, Port on RA7 : RA6 et RA7 sont des ports //
Il est possible de ne pas utiliser MPLAB pour gérer les bits de configuration mais une directive du C18
(dans ce cas cocher « Configuration Bits set in code »)
En C18 :
#pragma config OSC = INTIO7 //pour INTRC-OSC2 as Clock Out, OSC1 as RA7
#pragma config OSC = INTIO67 //pour INTRC-OSC2 as RA6, OSC1 as RA7
#pragma config WDT = OFF //pour watch dog timer disable
#pragma config LVP = OFF //pour low voltage program disable
Pour plus d’informations consulter : « PIC18 CONFIGURATION SETTINGS ADDENDUM.pdf »
cours PICs 6 / 53
Après démarrage du programme il est possible de modifier la fréquence et la source de l’horloge

grâce aux registres OSCCON et OSCTUNE.
Configuration de l’horloge interne (DOC PIC18F4620) , on suppose que les bits de

configuration active la base de temps de 8MHz :
Les bits IRCF de OSCCON permettent de choisir la fréquence de base (31KHz à 8MHz). (1MHz par
défaut)
Les bits TUN de OSCTUNE permettent d’ajuster la fréquence interne (en cas de variation de
température par exemple)
Le bit PLLEN de OSCTUNE permet d’activer la PLL qui multipliera par quatre la fréquence de base
(donc max 32MHz), désactivée par défaut)
Les bits SCS de OSCCON permettre de choisir la source de l’horloge des périphériques et du CPU du
PIC. (Interne par défaut)
Les bits OSTS et IOFC de OSCCON permettent de connaître l’état de l’horloge (active, stable …)
cours PICs 7 / 53
3. RESET RESET -
EXTERNE
Les différentes sources de l’interruption RESET
D permet une décharge plus rapide de C

lorsque VDD descend.
R<40KO, C=01uF
100<R1<1KO, R1 limite I dans /MCLR en cas de
décharge électrostatique (ESD)
Après un RESET l’origine de celui-ci peut être déterminée en lisant le

REGISTRE RCON (0xFD0)
7 6 5 4 3 2 1 0
IPEN - - /RI /TO /PD /POR /BOR
Condition Program RCON Register RI TO PD POR BOR STKFUL STKUNF

Counter
Power-on Reset 0000h 0--1 1100 1 1 1 0 0 u u

MCLR Reset during normal 0000h 0--u uuuu u u u u u u u
operation
Software Reset during 0000h 0--0 uuuu 0 u u u u u u
normal operation
Stack Full Reset during 0000h 0--u uu11 u u u u u u 1
normal operation
Stack Underflow Reset 0000h 0--u uu11 u u u u u 1 u
during normal operation
MCLR Reset during SLEEP 0000h 0--u 10uu u 1 0 u u u u
WDT Reset 0000h 0--u 01uu 1 0 1 u u u u
WDT Wake-up PC + 2 u--u 00uu u 0 0 u u u u
Brown-out Reset 0000h 0--1 11u0 1 1 1 1 0 u u
Interrupt wake-up from PC + 2 u--u 00uu u 1 0 u u u u
SLEEP
IPEN =1 valide les niveaux de priorités des interruptions
cours PICs 8 / 53
4. Organisation mémoire
Les PIC18 sont à architecture HAVARD. Les espaces mémoires programmes et données (appelés
registres, les registres des périphériques sont appelés registres spéciaux) sont distincts. Ceci implique
la création d’instructions et de processus différents pour l’accès données en ROM et en RAM.
Unité centrale RAM

ROM FLASH
Données Noyau RISC 1.5 KO
32 KO Données
8 bits PIC 18 8 bits sur P18F452
sur P18F452
(bus pour 2MO)
Adresses Adresses
20 bits 11 bits
4.1. PIC18Fxx2x, Mémoire programme
Il existe trois adresses d’interruption :

RESET, HPI et LPI. Microchip utilise
abusément le mot vecteur pour désigner
ces adresses, en effet ces adresses sont
celles des sous programmes à exécuter
et non les vecteurs sur ces adresses.
La taille de la pile n’est pas modifiable,
elle contient 31 niveaux
L’espace mémoire va de 0x0000 à
0x200000 (soit 2MO). Sur les
PIC18Fx620 seuls 64 KO sont implantés.
cours PICs 9 / 53
4.2. Lecture / Ecriture FLASH
Attention on ne peut écrire dans la mémoire FLASH que des blocs de 64 octets, pour cela il faut
écrire dans une zone de RAM appelée « Holding Register », puis exécuter une procédure d’écriture
en ROM FLASH relativement complexe. Il est recommandé de placer les données à conserver de
manière permanente en EEPROM
cours PICs 10 / 53
4.3. PIC18Fx620, Mémoire RAM
cours PICs 11 / 53
4.4. Adressage direct en RAM

BSR contient le numéro d’une des 8 banques de données
4.5. Adressage indirect en RAM

Il existe 3 registres d’indirection (ou pointeurs) FSR (FSR0, FSR1, FSR2)
Exemple : Mise à 0 de la BANK 1
LFSR FSR0 ,0x100 ;FSR0 pointe sur BANK1

NEXT CLRF POSTINC0 ; Efface le contenu
;de l’adresse pointée
;par FSR0 puis
;incrémente FSR0
BTFSS FSR0H, 1 ; Test si FSR0=0x200
GOTO NEXT ; Non, efface le
; suivant
… CONTINUE ;
cours PICs 12 / 53
5. Acces EEPROM / Exemple : Lecture de l’EEPROM

FLASH MOVLW DATA_EE_ADDR ; Adresse à lire dans W
MOVWF EEADR ; W dans pointeur adresse
256 octets d’EEPROM (0x00 à 0xFF) BCF EECON1,EEPGD ;Sel accès EEPROM (pas FLASH)
BSF EECON1,RD ; lecture EEPROM, dans EEDATA
La lecture s’effectuent en mode indexé MOVF EEDATA,W ; W = EEDATA
(l’adresse doit être olacée dans le pointeur
EEADR).
La mise à 1 du bit RD de EECON1
provoque la lecture de l’EEPROM, le résultat
Exemple : Ecriture dans l ‘EEPROM
se trouve dans EEDATA. MOVLW DATA_EE_ADDR ;
MOVWF EEADR ; Data Memory Address to write
L’écriture s’effectuent en mode indexé, MOVLW DATA_EE_DATA ;
l’adresse doit être olacée dans le pointeur MOVWF EEDATA ; Data Memory Value to write
EEADR, la dannée à écrire dans le registre BCF EECON1, EEPGD ; Point to DATA memory
EEDATA.. La mise à du bit WREN de BSF EECON1, WREN ; Enable writes
BCF INTCON, GIE ; Disable Interrupts
EECON1 autorise les écritures. MOVLW 55h ;
Un séquence d’écriture dans EECON2 (0x55 MOVWF EECON2 ; Write 55h
puis 0xAA) est nécessaire. La mise à 1 du bit MOVLW AAh ;
WR de EECON1 provoque l’écrite de la MOVWF EECON2 ; Write AAh
donnée à l’adresse pointé par EEADR. BSF EECON1, WR ; Set WR bit to begin write
En fin d’écriture WR repasse à 0. BSF INTCON, GIE ; Enable Interrupts
Le drapeau EEIF indique également la fin de SLEEP ; Wait for interrupt
BCF EECON1, WREN ; Disable writes
l’écriture (possibilité de gestion par IT)
Registre EECON1 (0xFA6)

7 6 5 4 3 2 1 0
EEPGD EEFS — FREE WRERR WREN WR RD
EEPGD: Choix de la mémoire (FLASH ou EEPROM)
1 = Acces mémoire programme FLASH
0 = Acces mémoire de données EEPROM
CFGS: Acces mémoire ou configuration
1 = Acces aux registres de configuration ou de calibration
0 = Acces FLASH ou EEPROM
FREE: Validation d’effacement 64 octets en FLASH
1 = Efface la mémoire FLASH adressée par TBLPTR à la prochaine commande WR
(RAZ du bit automatique)
0 = Effectue seulement une écriture
WRERR: Indication d’erreur en EEPROM
1 = une opération d’écriture a été arrêtée trop tôt
0 = l’opération d’écriture s’est terminée correctement
WREN: autorisation d’écriture en EEPROM
1 = cycle d’écriture autorisé
0 = cycle d’écriture interdit
WR: Contrôle d’écriture
1 = commence un cycle d’écriture ou d’effacement en EEPROM ou en FLASH
Initiates a data EEPROM erase/write cycle or a program memory erase cycle or write cycle.
Ce bit est mis à 0 à la fin du cycle
0 = Cycle d’écriture terminé
RD: Contrôle de lecture
1 = commence une lecture en EEPROM (1 cycle machine) (RAZ automatique en fin de cycle)
0 = ne pas commencer un cycle de lecture
cours PICs 13 / 53
6. Registres internes
ADR REGISTRE Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Value on POR page
FFFh TOSU — — — Top-of-Stack upper Byte (TOS<20:16>) ---0 0000 37
FFEh TOSH Top-of-Stack High Byte (TOS<15:8>) 0000 0000 37
FFDh TOSL Top-of-Stack Low Byte (TOS<7:0>) 0000 0000 37
FFCh STKPTR STKFUL STKUNF — Return Stack Pointer 00-0 0000 38
FFBh PCLATU — — — Holding Register for PC<20:16> 0 0000 39
FFAh PCLATH Holding Register for PC<15:8> 0000 0000 39
FF9h PCL PC Low Byte (PC<7:0>) 0000 0000 39
FF8h TBLPTRU — — bit21 Program Memory Table Pointer Upper Byte (TBLPTR<20:16>) --00 0000 58
FF7h TBLPTRH Program Memory Table Pointer High Byte (TBLPTR<15:8>) 0000 0000 58
FF6h TBLPTRL Program Memory Table Pointer Low Byte (TBLPTR<7:0>) 0000 0000 58
FF5h TABLAT Program Memory Table Latch 0000 0000 58
FF4h PRODH Product Register High Byte xxxx xxxx 69
FF3h PRODL Product Register Low Byte xxxx xxxx 69
PEIE/GI
FF2h INTCON GIE/GIEH
EL
TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF 0000 000x 73
INTED
FF1h INTCON2 RBPU G0
INTEDG1 INTEDG2 — TMR0IP — RBIP 1111 -1-1 74
FF0h INTCON3 INT2IP INT1IP — INT2IE INT1IE — INT2IF INT1IF 11-0 0-00 75
FEFh INDF0 Uses contents of FSR0 to address data memory - value of FSR0 not changed n/a 50
FEEh POSTINC0 Uses contents of FSR0 to address data memory - value of FSR0 post-incremented n/a 50
FEDh POSTDEC0 Uses contents of FSR0 to address data memory - value of FSR0 post-decremented n/a 50
FECh PREINC0 Uses contents of FSR0 to address data memory - value of FSR0 pre-incremented n/a 50
FEBh PLUSW0 value of FSR0 offset by value in WREG n/a 50
FEAh FSR0H — — — — Indirect Data Memory Address Pointer 0 High Byte xxxx 50
FE9h FSR0L Indirect Data Memory Address Pointer 0 Low Byte xxxx xxxx 50
FE8h WREG Working Register xxxx xxxx n/a
FE7h INDF1 Uses contents of FSR1 to address data memory - value of FSR1 not changed n/a 50
FE6h POSTINC1 Uses contents of FSR1 to address data memory - value of FSR1 post-incremented n/a 50
FE5h POSTDEC1 Uses contents of FSR1 to address data memory - value of FSR1 post-decremented n/a 50
FE4h PREINC1 Uses contents of FSR1 to address data memory - value of FSR1 pre-incremented n/a 50
FE3h PLUSW1 value of FSR1 offset by value in WREG
FE2h FSR1H — — — — Indirect Data Memory Address Pointer 1 High Byte xxxx 50
FE1h FSR1L Indirect Data Memory Address Pointer 1 Low Byte xxxx xxxx 50
FE0h BSR — — — — Bank Select Register 0000 49
FDFh INDF2 Uses contents of FSR2 to address data memory - value of FSR2 not changed n/a 50
FDEh POSTINC2 Uses contents of FSR2 to address data memory - value of FSR2 post-incremented n/a 50
FDDh POSTDEC2 Uses contents of FSR2 to address data memory - value of FSR2 post-decremented n/a 50
FDCh PREINC2 Uses contents of FSR2 to address data memory - value of FSR2 pre-incremented n/a 50
FDBh PLUSW2 value of FSR2 offset by value in WREG n/a 50
FDAh FSR2H — — — — Indirect Data Memory Address Pointer 2 High Byte xxxx 50
FD9h FSR2L Indirect Data Memory Address Pointer 2 Low Byte xxxx xxxx 50
FD8h STATUS — — — N OV Z DC C x xxxx 52
FD7h TMR0H Timer0 Register High Byte 0000 0000 103
FD6h TMR0L Timer0 Register Low Byte xxxx xxxx 103
FD5h T0CON TMR0ON T08BIT T0CS T0SE PSA T0PS2 T0PS1 T0PS0 1111 1111 101
FD4h
FD3h OSCCON — — — — — — — SCS 0 21
FD2h LVDCON — — IRVST LVDEN LVDL3 LVDL2 LVDL1 LVDL0 --00 0101 189
FD1h WDTCON — — — — — — — SWDTE 0 201
FD0h RCON IPEN — — RI TO PD POR BOR 0--1 11qq 53, 28,
FCFh TMR1H Timer1 Register High Byte xxxx xxxx 105
FCEh TMR1L Timer1 Register Low Byte xxxx xxxx 105
FCDh T1CON RD16 — T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON 0-00 0000 105
FCCh TMR2 Timer2 Register 0000 0000 109
FCBh PR2 Timer2 Period Register 1111 1111 110
TOUTPS TMR2O
FCAh T2CON —
3
TOUTPS2 TOUTPS1 TOUTPS0
N
T2CKPS1 T2CKPS0 -000 0000 109
FC9h SSPBUF SSP Receive Buffer/Transmit Register xxxx xxxx 123
cours PICs 14 / 53
SSP Address C Slave Mode. SSP Baud Rate Reload Register in I2C Master
FC8h SSPADD Register in I2 Mode.
0000 0000 132
FC7h SSPSTAT SMP CKE D/A P S R/W UA BF 0000 0000 124

FC6h SSPCON1 WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0 0000 0000 125
ACKSTA
FC5h SSPCON2 GCEN
T
ACKDT ACKEN RCEN PEN RSEN SEN 0000 0000 135
FC4h ADRESH A/D Result Register High Byte xxxx xxxx 185
FC3h ADRESL A/D Result Register Low Byte xxxx xxxx 185
FC2h ADCON0 ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE — ADON 0000 00-0 179
FC1h ADCON1 ADFM ADCS2 — — PCFG3 PCFG2 PCFG1 PCFG0 00-- 0000 180
FC0h
FBFh CCPR1H Capture/Compare/PWM Register1 High Byte xxxx xxxx 119
FBEh CCPR1L Capture/Compare/PWM Register1 Low Byte xxxx xxxx 119,
FBDh CCP1CON — — DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M0 --00 0000 115
119,
FBCh CCPR2H Capture/Compare/PWM Register2 High Byte xxxx xxxx
121
119,
FBBh CCPR2L Capture/Compare/PWM Register2 Low Byte xxxx xxxx
121
FBAh CCP2CON — — DC2B1 DC2B0 CCP2M3 CCP2M2 CCP2M1 CCP2M0 --00 0000 115
FB4h – FB9h
FB3h TMR3H Timer3 Register High Byte xxxx xxxx 111
FB2h TMR3L Timer3 Register Low Byte xxxx xxxx 111
FB1h T3CON RD16 T3CCP2 T3CKPS1 T3CKPS0 T3CCP1 T3SYNC TMR3CS TMR3ON 0000 0000 111
FB0h
FAFh SPBRG USART1 Baud Rate Generator 0000 0000 166,
FAEh RCREG USART1 Receive Register 0000 0000 172
FADh TXREG USART1 Transmit Register 0000 0000 170,
FACh TXSTA CSRC TX9 TXEN SYNC — BRGH TRMT TX9D 0000 -010 164
FABh RCSTA SPEN RX9 SREN CREN ADDEN FERR OERR RX9D 0000 000x 165
FAAh
FA9h EEADR Data EEPROM Address Register 0000 0000 65, 68
FA8h EEDATA Data EEPROM Data Register 0000 0000 68
FA7h EECON2 Data EEPROM Control Register 2 (not a physical register) 65, 68
FA6h EECON1 EEPGD CFGS — FREE WRERR WREN WR RD xx-0 x000 66
FA3h – FA5h
FA2h IPR2 — — — EEIP BCLIP LVDIP TMR3IP CCP2IP 1 1111 81
FA1h PIR2 — — — EEIF BCLIF LVDIF TMR3IF CCP2IF 0 0000 77
FA0h PIE2 — — — EEIE BCLIE LVDIE TMR3IE CCP2IE 0 0000 79
F9Fh IPR1 PSPIP ADIP RCIP TXIP SSPIP CCP1IP TMR2IP TMR1IP 1111 1111 80
F9Eh PIR1 PSPIF ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF 0000 0000 76
F9Dh PIE1 PSPIE ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE 0000 0000 78
F97h – F9Ch
F96h TRISE IBF OBF IBOV PSPMODE — Data Direction bits for PORTE 0000 -111 96
F95h TRISD Data Direction Control Register for PORTD 1111 1111 94
F94h TRISC Data Direction Control Register for PORTC 1111 1111 91
F93h TRISB Data Direction Control Register for PORTB 1111 1111 88
F92h TRISA — TRISA6 Data Direction Control Register for PORTA -111 1111 85
F8Eh – F91h
Read PORTE Data Latch, Write
F8Dh LATE — — — — —
PORTE Data Latch
-xxx 97
F8Ch LATD Read PORTD Data Latch, Write PORTD Data Latch xxxx xxxx 93
F8Bh LATC Read PORTC Data Latch, Write PORTC Data Latch xxxx xxxx 91
F8Ah LATB Read PORTB Data Latch, Write PORTB Data Latch xxxx xxxx 88
F89h LATA — LATA6 Read PORTA Data Latch, Write PORTA Data Latch -xxx xxxx 85
F85h – F88h
F84h PORTE Read PORTE pins, Write PORTE Data Latch -000 97
F83h PORTD Read PORTD pins, Write PORTD Data Latch xxxx xxxx 93
F82h PORTC Read PORTC pins, Write PORTC Data Latch xxxx xxxx 91
F81h PORTB Read PORTB pins, Write PORTB Data Latch xxxx xxxx 88
F80h PORTA — RA6 Read PORTA pins, Write PORTA Data Latch -x0x 0000 85
cours PICs 15 / 53
7. Interruptions
IPEN : interrupt priority enable. Cette fonction peut être désactivée pour avoir une compatibilité
logicielle avec l’unité centrale PIC16. Si IPEN est à 1, chaque source d’interruption peut être
configurée comme prioritaire ou non (entre autres : registres IPR1 et IPR2). Si elle est prioritaire, une
autre source d’interruption sera prise en compte seulement à la fin de l’interruption prioritaire.
GEIH : global interrupt enable high (validation des interruptions prioritaires, adresse 0x0008)
GEIL : global interrupt enable low (validation des interruptions non prioritaires, adresse 0x0018)
Chaque source d’interruption possède
-un bit d’autorisation E (enable) ce bit doit être à 1 pour valider l’interruption
-un bit d’état F (flag) qui indique s’il y a eu ou non un événement
Exemple : Pour utiliser l’interruption générée lors du débordement du TIMER0 il faut
-mettre INT0IE à 1 -mettre GEIH ou GEIL à 1
L’interruption est déclanchée lors du débordement, il faut OBLIGATOIREMENT remettre INT0IF à 0
avant de ressortir de l’interruption, sinon elle reste active.
Débordement
(Overflow)
CLK TIMER 0 INTOIF
&
16 bits 1
INTOIE &
Interruption
RAZ par 1 vers adresse
TMR0IP 0x0008n
logiciel
1
GIEH
INTCON (0xFF2): un 1 valide l’it concernée

GIE/GIEH PEIE/GIEL TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF
GIE/GIEH: Global Interrupt Enable bit
Valide toutes les interruptions non masquées si IPEN = 0
Valide toutes les interruptions prioritaires si IPEN = 1
PEIE/GIEL: Peripheral Interrupt Enable bit
Valide toutes les interruptions de périphériques si IPEN = 0
Valide toutes les interruptions non prioritaires si IPEN = 1
TMR0IE: TMR0 Overflow Interrupt Enable bit
Valide l’interruption de débordement de TMR01
INT0IE: INT0 External Interrupt Enable bit
Valide l’interruption externe INTOI
RBIE: RB Port Change Interrupt Enable bit
Valide l’interruption sur un changement sur PB4-PB7
TMR0IF: TMR0 Overflow Interrupt Flag bit
Drapeau d’indication d’IT TMR0
INT0IF: INT0 External Interrupt Flag bit
Drapeau d’indication d’IT INT0
RBIF: RB Port Change Interrupt Flag bit
Drapeau d’indication d’IT RBI (au moins une ligne RB4-RB7 a changé)
INTCON2 (0xFF1): Détection de front / Débordement TIMER0 / PORTB

RBPU INTEDG0 INTEDG1 INTEDG2 — TMR0IP — RBIP
RBPU: PORTB Pull-up Enable bit
Pas de pull up sur PORB
INTEDG0:External Interrupt0 Edge Select bit
1 pour front montant 0
INTEDG1: External Interrupt1 Edge Select bit
pour front descandant
INTEDG2: External Interrupt2 Edge Select bit
TMR0IP: TMR0 Overflow Interrupt Priority bit
1 pour haute priorité.
RBIP: RB Port Change Interrupt Priority bit
INTCON3 (0xFF0): Interruptions externes

INT2IP INT1IP — INT2IE INT1IE — INT2IF INT1IF
INT2IP: INT2 External Interrupt Priority bit
1 pour haute priorité.
cours PICs 16 / 53
INT1IP: INT1 External Interrupt Priority bit

INT2IE: INT2 External Interrupt Enable 1 valide l’interruption bit
INT1IE: INT1 External Interrupt Enable bit
1 signal qu’une l’interruption a eu lieu
PIR1 (0xF9E): ADC / USART / CCP1 / TIMER1 et 2

PSPIF ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF
PSPIF: Parallel Slave Port Read/Write Interrupt Flag bit
Drapeau indiquant qu’une opération de lecture/écruture a eu lieu
ADIF: A/D Converter Interrupt Flag bit
1 indique une fin de conversion
RCIF: USART Receive Interrupt Flag bit
1 indique qur RCREG est plein (une donnée a été reçue)
TXIF: USART Transmit Interrupt Flag bit
1 indique que TXREG, is vide
SSPIF: Master Synchronous Serial Port Interrupt Flag bit
1 indique que la transmission est terminée
CCP1IF: CCP1 Interrupt Flag bit
Mode capture : 1 indique qu’une capture a eu lieu dans TMR1
Mode comparaison : 1 indique qu’une égalité de comparaison a eu lieu dans TMR1
Mode PWM : inutilisé
TMR2IF: TMR2 to PR2 Match Interrupt Flag bit
1 indique que TMR2 a été égale à PR2
1 indique un débordement sur TMR1
PIR2 (0xFA1): Ecriture EEPROM / Bus collision / Faible VDD / TIMER3/ CCP2
— — — EEIF BCLIF LVDIF TMR3IF CCP2IF
EEIF: Data EEPROM/FLASH Write Operation Interrupt Flag bit
1 indique une fin d’écriture
BCLIF: Bus Collision Interrupt Flag bit
1 indique qu’une collision s’est produite
LVDIF: Low Voltage Detect Interrupt Flag bit
1 indique une détection de faible tension
1 indique un débordement sur TMR3
CCP2IF: CCPx Interrupt Flag bit
Idem PIR1 ci dessus
PIE1 (0xF9D) : ADC / USART / I2C/ SPI / CCP1 / TIMER 1 et 2

PSPIE(1) ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE
PSPIE(1): Parallel Slave Port Read/Write Interrupt Enable bit
Autorise l’interruption PSP
ADIE: A/D Converter Interrupt Enable bit
Autorise l’interruption ADC (fin de conversion)
RCIE: USART Receive Interrupt Enable bit
Autorise l’interruption en réception sur l’USART
TXIE: USART Transmit Interrupt Enable bit
Autorise l’interruption en émission sur l’USART
SSPIE: Master Synchronous Serial Port Interrupt Enable bit
Autorise l’interruption SPI
CCP1IE: CCP1 Interrupt Enable bit
Autorise l’interruption CCP1 (pour capture ou compare)
TMR2IE: TMR2 to PR2 Match Interrupt Enable bit
Autorise l’interruption lors d’une égalité entre TMR2 et PR2
Autorise l’interruption en cas de débordement de TMR1
PIE2 (0xFA0): EEPROM / BUS collision / Faible VDD / TIMER 2 / CPP2

— — — EEIE BCLIE LVDIE TMR3IE CCP2IE
EEIE: Data EEPROM/FLASH Write Operation Interrupt Enable bit
Autorise l’interruption de fin d’écriture
BCLIE: Bus Collision Interrupt Enable bit
Autorise l’interruption lors d’un collision
LVDIE: Low Voltage Detect Interrupt Enable bit
Autorise l’interruption lors de la détection d’un tension faible
Autorise l’interruption lors du débordement de TMR3
cours PICs 17 / 53
CCP2IE: CCP2 Interrupt Enable bit

Autorise l’interruption CCP2 (pour capture ou compare)
IPR1 (0xF9F) : Priorités

PSPIP ADIP RCIP TXIP SSPIP CCP1IP TMR2IP TMR1IP
PSPIP: Parallel Slave Port Read/Write Interrupt Priority bit
ADIP: A/D Converter Interrupt Priority bit
RCIP: USART Receive Interrupt Priority bit
TXIP: USART Transmit Interrupt Priority bit 1 haute priorité
SSPIP: Master Synchronous Serial Port Interrupt Priority bit 0 basse priorité
CCP1IP: CCP1 Interrupt Priority bit
TMR2IP: TMR2 to PR2 Match Interrupt Priority bit
IPR2 (0xFA2) : Priorités

— — — EEIP BCLIP LVDIP TMR3IP CCP2IP
EEIP: Data EEPROM/FLASH Write Operation Interrupt Priority bit
BCLIP: Bus Collision Interrupt Priority bit 1 haute priorité
LVDIP: Low Voltage Detect Interrupt Priority bit 0 basse priorité
CCP2IP: CCP2 Interrupt Priority bit
RCON (0xFD0) : RESET Control

IPEN — — RI TO PD POR BOR
IPEN active les priorités entre les interruptions
cours PICs 18 / 53
cours PICs 19 / 53
8. Jeu d’instructions
Toutes les opérations arithmétiques et logiques et les échanges de données entre registre passent
par le registre de travail W.
Exemple : ADDWF, cette instruction ajoute le contenu W à un registre F.
ADDWF 50h,0,0 ; ajoute W au registre 50h, le résultat est dans W, ACCES RAM uniquement
ADDWF 50h,0,0 ; ajoute W au registre 50h, le résultat est dans 50h
ADDWF 50h,0,1 ; ajoute W au registre 50h, le résultat est dans W, Bank spécifiée par BSR
Le PIC18 possède une multiplication 8x8 matérielle, extrêmement rapide et particulièrement utile pour
le traitement numérique du signal, cette fonction est appellée par l’instruction MULWF f,a.
L’assembleur :
En plus du jeux d’instruction l’assembleur Microchip possède de nombreuses directives, une directive
ne génère pas de code machine.
Exemples :
List : permet de définir le processeur cible ex : list p=18F452
#include : ajouter un fichier ex : #include <p18F452.inc> (<> indique le répertoire par défaut)
#define : comme en C c’est une définition, remplacement d’un texte par un autre avant assemblage
equ : équivalence entre un texte et une valeur numérique
cblock / endc : pour la réservation mémoire de données
org : origine pour spécifier l’adresse d’assemblage
end : fin du programme
Exemple de programme assembleur
;************************************************************************
RESET
(DEBUT)
SP IT TIMER2 ;Clignotement d’une LED sur PB0 (tempo par IT avec TIMER2
:(d’après Bigonoff) Q=4Mhz, t=1uS
;************************************************************************
list p=18F452 ; Définition de processeur pour l'assembleur
RB0 en sortie,
push-pull tictac -- #include <p18F452.inc> ; fichier de défintion pour PIC18
initialise tictac #define LED TRISB,0 ; LED de sortie
tictac equ d'124'
;VARIABLES
CONFIG TIMER2 cblock 0x20 ; Début de la zone (0x20 à 0x6F)
PRE, POST tictac=125
tictac = 0 compteur : 1 ; compteur de passages dans tmr2 (1 octet)
diviseur , PR2 pour (125*4ms)
IT 4ms endc ; Fin de la zone
;DEMARRAGE SUR RESET
org 0x000
goto init
Aurise IT TIMER2 ; SOUS PROGRAMME D’INTERRUPTION TMR2
PB0=/PB0
et globale
; Un passage dans cette routine tous les 32*125*1µs = 4ms.
org 0x0008 ; adresse d'interruption prioritaire
decfsz compteur,f ; décrémenter compteur d'IT
goto attend ; pas 0, ne rien faire
Nerien faire
movlw tictac ; recharge le compteur d'IT
movwf compteur
efface drapeau IT movlw B'00000001' ; inverser LED
TIMER2
xorwf PORTB,f
attend bcf PIR1,TMR2IF ; effacer flag interupt tmr2
retfie ; retour d'interruption
retour d'IT
; INITIALISATIONS
init bcf LED ; RB0 en sortie
bsf INTCON2,7 ; Pas de R pull up sur PORTB
movlw tictac ; le tmr2 compte jusque (124+1)*32*1µs = 4ms
movwf PR2 ; dans PR2
movlw B'00101110' ; postdiviseur à 2,prédiviseur à 16,timer ON
movwf T2CON ; dans registre de contrôle TIMER2
movlw tictac+1 ; pour 125 passages dans tmr2 = 125*4ms = 500ms
movwf compteur ; dans compteur de passage interruption
bsf PIE1,TMR2IE ; autorise IT sur TIMER2
bsf INTCON,GIE ; valider interruptions
bsf INTCON,GIEL
; PROGRAMME PRINCIPAL
debut goto debut ; boucle sans fin (l'IT est asynchrone)
END ; fin de programme
cours PICs 20 / 53
Le registre STATUS (0xFD8)

7 6 5 4 3 2 1 0
- - - N OV Z DC C
Très important ce registre indique quel a été le type de résultat de l’instruction précédente. Il est utilisé
entre autre par les instructions de branchement cionditionnel.
N si négatif
OV s’il y a eu un débordement dans une opération en complément à 2
Z : si le résultat est nul
DC : demi retenue (le bit4 est passé à 1)
C : s’il y a eu une retenue (résultat supérieur à 0xFF)
Le jeux d’instructions
Champ Description
a RAM access bit
a = 0: RAM location in Access RAM (BSR register is ignored)
a = 1: RAM bank is specified by BSR register
bbb Bit address within an 8-bit file register (0 to 7)
BSR Bank Select Register. Used to select the current RAM bank.
d Destination select bit;
d = 0: store result in WREG,
d = 1: store result in file register f.
dest Destination either the WREG register or the specified register file location
f 8-bit Register file address (0x00 to 0xFF)
fs 12-bit Register file address (0x000 to 0xFFF). This is the source address.
fd 12-bit Register file address (0x000 to 0xFFF). This is the destination address.
k Literal field, constant data or label (may be either an 8-bit, 12-bit or a 20-bit value)
label Label name
mm The mode of the TBLPTR register for the Table Read and Table Write instructions Only used
* with Table Read and Table Write instructions:
*+ No Change to register (such as TBLPTR with Table reads and writes)
*- Post-Increment register (such as TBLPTR with Table reads and writes)
+* Post-Decrement register (such as TBLPTR with Table reads and writes)
Pre-Increment register (such as TBLPTR with Table reads and writes)
n The relative address (2’s complement number) for relative branch instructions, or the direct
address for Call/ Branch and Return instructions
PRODH Product of Multiply high byte
PRODL Product of Multiply low byte
* Fast Call / Return mode select bit.
s = 0: do not update into/from shadow registers
s = 1: certain registers loaded into/from shadow registers (Fast mode)
u Unused or Unchanged
WREG Working register (accumulator)
x The assembler will generate code with x = 0. It is the recommended form of use for compatibility
with all
Microchip software tools.
TBLPTR 21-bit Table Pointer (points to a Program Memory location)
TABLAT 8-bit Table Latch
TOS Top-of-Stack
PC Program Counter
PCL Program Counter Low Byte
PCH Program Counter High Byte
PCLATH Program Counter High Byte Latch
PCLATU Program Counter Upper Byte Latch
GIE Global Interrupt Enable bit
WDT Watchdog Timer
TO Time-out bit
PD Power-down bit
C, DC, Z, OV, N ALU status bits Carry, Digit Carry, Zero, Overflow, Negative
[] Optional
() Contents
 Assigned to
<> Register bit field
In the set of
italics User defined term (font is courier)
cours PICs 21 / 53
16-Bit Instruction Word

Mnemonic, Op Description Cycles Status Affected
MSb LSb
BYTE-ORIENTED FILE REGISTER OPERATIONS
ADDWF f, d, a Add WREG and f 1 0010 01da ffff ffff C, DC, Z, OV, N
ADDWFC f, d, a Add WREG and Carry bit to f 1 0010 00da ffff ffff C, DC, Z, OV, N
ANDWF f, d, a AND WREG with f 1 0001 01da ffff ffff Z, N
CLRF f, a Clear f 1 0110 101a ffff ffff Z
COMF f, d, a Complement f 1 0001 11da ffff ffff Z, N
CPFSEQ f, a Compare f with WREG, skip = 1 (2 or 3) 0110 001a ffff ffff None
CPFSGT f, a Compare f with WREG, skip > 1 (2 or 3) 0110 010a ffff ffff None
CPFSLT f, a Compare f with WREG, skip < 1 (2 or 3) 0110 000a ffff ffff None
DECF f, d, a Decrement f 1 0000 01da ffff ffff C, DC, Z, OV, N
DECFSZ f, d, a Decrement f, Skip if 0 1 (2 or 3) 0010 11da ffff ffff None
DCFSNZ f, d, a Decrement f, Skip if Not 0 1 (2 or 3) 0100 11da ffff ffff None
INCF f, d, a Increment f 1 0010 10da ffff ffff C, DC, Z, OV, N
INCFSZ f, d, a Increment f, Skip if 0 1 (2 or 3) 0011 11da ffff ffff None
INFSNZ f, d, a Increment f, Skip if Not 0 1 (2 or 3) 0100 10da ffff ffff None
IORWF f, d, a Inclusive OR WREG with f 1 0001 00da ffff ffff Z, N
MOVF f, d, a Move f 1 0101 00da ffff ffff Z, N
f ,f Move f
MOVFF s d s (source) to 1st word 2 1100 ffff ffff ffff None
f
d (destination)2nd word 1111 ffff ffff ffff
MOVWF f, a Move WREG to f 1 0110 111a ffff ffff None
MULWF f, a Multiply WREG with f 1 0000 001a ffff ffff None
NEGF f, a Negate f 1 0110 110a ffff ffff C, DC, Z, OV, N
RLCF f, d, a Rotate Left f through Carry 1 0011 01da ffff ffff C, Z, N
RLNCF f, d, a Rotate Left f (No Carry) 1 0100 01da ffff ffff Z, N
RRCF f, d, a Rotate Right f through Carry 1 0011 00da ffff ffff C, Z, N
RRNCF f, d, a Rotate Right f (No Carry) 1 0100 00da ffff ffff Z, N
SETF f, a Set f 1 0110 100a ffff ffff None
SUBFWB f, d, a Subtract f from WREG with 1 0101 01da ffff ffff C, DC, Z, OV, N
borrow
SUBWF f, d, a Subtract WREG from f 1 0101 11da ffff ffff C, DC, Z, OV, N
SUBWFB f, d, a Subtract WREG from f with 1 0101 10da ffff ffff C, DC, Z, OV, N
borrow
SWAPF f, d, a Swap nibbles in f 1 0011 10da ffff ffff None
TSTFSZ f, a Test f, skip if 0 1 (2 or 3) 0110 011a ffff ffff None
XORWF f, d, a Exclusive OR WREG with f 1 0001 10da ffff ffff Z, N
BIT-ORIENTED FILE REGISTER OPERATIONS
BCF f, b, a Bit Clear f 1 1001 bbba ffff ffff None
BSF f, b, a Bit Set f 1 1000 bbba ffff ffff None
BTFSC f, b, a Bit Test f, Skip if Clear 1 (2 or 3) 1011 bbba ffff ffff None
BTFSS f, b, a Bit Test f, Skip if Set 1 (2 or 3) 1010 bbba ffff ffff None
BTG f, d, a Bit Toggle f 1 0111 bbba ffff ffff None
CONTROL OPERATIONS
BC n Branch if Carry 1 (2) 1110 0010 nnnn nnnn None
BN n Branch if Negative 1 (2) 1110 0110 nnnn nnnn None
BNC n Branch if Not Carry 1 (2) 1110 0011 nnnn nnnn None
BNN n Branch if Not Negative 1 (2) 1110 0111 nnnn nnnn None
BNOV n Branch if Not Overflow 1 (2) 1110 0101 nnnn nnnn None
BNZ n Branch if Not Zero 2 1110 0001 nnnn nnnn None
BOV n Branch if Overflow 1 (2) 1110 0100 nnnn nnnn None
BRA n Branch Unconditionally 1 (2) 1101 0nnn nnnn nnnn None
BZ n Branch if Zero 1 (2) 1110 0000 nnnn nnnn None
CALL n, s Call subroutine1st word 2 1110 110s kkkk kkkk None
2nd word 1111 kkkk kkkk kkkk
CLRWDT — Clear Watchdog Timer 1 0000 0000 0000 0100 TO, PD
DAW — Decimal Adjust WREG 1 0000 0000 0000 0111 C
GOTO n Go to address1st word 2 1110 1111 kkkk kkkk None
2nd word 1111 kkkk kkkk kkkk
NOP — No Operation 1 0000 0000 0000 0000 None
NOP — No Operation (Note 4) 1 1111 xxxx xxxx xxxx None
POP — Pop top of return stack (TOS) 1 0000 0000 0000 0110 None
PUSH — Push top of return stack (TOS) 1 0000 0000 0000 0101 None
RCALL n Relative Call 2 1101 1nnn nnnn nnnn None
RESET Software device RESET 1 0000 0000 1111 1111 All
cours PICs 22 / 53
RETFIE s Return from interrupt enable 2 0000 0000 0001 000s GIE/GIEH,
PEIE/GIEL
RETLW k Return with literal in WREG 2 0000 1100 kkkk kkkk None
RETURN s Return from Subroutine 2 0000 0000 0001 001s None
SLEEP — Go into standby mode 1 0000 0000 0000 0011 TO, PD
LITERAL OPERATIONS
ADDLW k Add literal and WREG 1 0000 1111 kkkk kkkk C, DC, Z, OV, N
ANDLW k AND literal with WREG 1 0000 1011 kkkk kkkk Z, N
IORLW k Inclusive OR literal with WREG 1 0000 1001 kkkk kkkk Z, N
LFSR f, k Move literal (12-bit) 2nd word 2 1110 1110 00ff kkkk None
to FSRx 1st word 1111 0000 kkkk kkkk
MOVLB k Move literal to BSR<3:0> 1 0000 0001 0000 kkkk None
MOVLW k Move literal to WREG 1 0000 1110 kkkk kkkk None
MULLW k Multiply literal with WREG 1 0000 1101 kkkk kkkk None
RETLW k Return with literal in WREG 2 0000 1100 kkkk kkkk None
SUBLW k Subtract WREG from literal 1 0000 1000 kkkk kkkk C, DC, Z, OV, N
XORLW k Exclusive OR literal with WREG 1 0000 1010 kkkk kkkk Z, N
DATA MEMORY PROGRAM MEMORY OPERATIONS
TBLRD* Table Read 2 0000 0000 0000 1000 None
TBLRD*+ Table Read with post-increment 0000 0000 0000 1001 None
TBLRD*- Table Read with post-decrement 0000 0000 0000 1010 None
TBLRD+* Table Read with pre-increment 0000 0000 0000 1011 None
TBLWT* Table Write 2 (5) 0000 0000 0000 1100 None
TBLWT*+ Table Write with post-increment 0000 0000 0000 1101 None
TBLWT*- Table Write with post-decrement 0000 0000 0000 1110 None
TBLWT+* Table Write with pre-increment 0000 0000 0000 1111 None
cours PICs 23 / 53
9. Ports parallèles
Exemple : PORTB
Exemple
CLRF PORTB ; Initialize PORTB by
; clearing output
; data latches
CLRF LATB ;Alternate method
; to clear output
; data latches
MOVLW 0xCF ; Value used to
; initialize data
; direction
MOVWF TRISB ; Set RB<3:0> as inputs
; RB<5:4> as outputs
; RB<7:6> as inputs
#include <p18f452.h>
void main(void)
{
char a=0,b=0x55 ;
PORTB=0 ;
TRISB=0b11110000 ;
a=PORTB ;
PORTB=b ;
While(1) ;
}
Chaque port à ses particularités, seules celle du PORTB sont détaillées ici. (voir data sheet)
Particularités du PORTB
Les broches peuvent être configurées en Drain-Ouvert RBPU INTCON2<7> (INTCON2bits.RBPU)
Un changement sur l’un des bits PB4 à PB7 peut déclancher une interruption (gestion d’un clavier par
exemple) RBIF (INTCON<0>). (INTCONbits.RBIF), ce drapeau DOIT être effacé dans le sous
programme d’interruption.
cours PICs 24 / 53
10. CAN 10bits
// Demo pour ADC

#include <p18f452.h> //pour LCD
#define q 4.8828e-3 // quantum
void main(void)
{
float res;
// CAN on. CLOCK=FOSC/2. CANAL0 (RA)
// seul AN0 est activé
// VREF+=VDD VREF-=VSS
ADCON0=1;
ADCON1=0x8E;
while(1){
// déclenche SOC
ADCON0bits.GO_DONE=1;
// attend EOC
while(ADCON0bits.GO_DONE);
// calcule la tension
res=(float)ADRES*q;
}
}
REGISTRE ADCON0
7 6 5 4 3 2 1 0
ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE — ADON
ADCON1 ADCON0 Horloge de conversion CHS2:CHS0 Canal sélectionné

<ADCS2> <ADCS1:ADCS0>
0 00 FOSC/2 000 canal 0, (AN0)
0 01 FOSC/8 001 canal 1, (AN1)
0 10 FOSC/32 010 canal 2, (AN2)
0 11 FRC (Provient de l’oscillateur RC interne) 011 canal 3, (AN3)
1 00 FOSC/4 100 canal 4, (AN4)
1 01 FOSC/16 101 canal 5, (AN5)
1 10 FOSC/64 110 canal 6, (AN6)
1 11 FRC (Provient de l’oscillateur RC interne) 111 canal 7, (AN7)
REGISTRE ADCON1
7 6 5 4 3 2 1 0
ADFM ADCS2 — — PCFG3 PCFG2 PCFG1 PCFG0
ADFM: Format du résultat (sur 16 bits)
1 = justification à droite, les 6 bits de poids fort d’ADRESH sont à 0.
0 = justification à gauche, les 6 bits de poids faible d’ADRESL sont à 0.
ADCS2: selection de l’horloge (voir tableau)
PCFG<3:0> AN7 AN6 AN5 AN4 AN3 AN2 AN1 AN0 VREF+ VREF- C/R
0000 A A A A A A A A VDD VSS 8/00
0001 A A A A VREF+ A A A AN3 VSS 7/1
0010 D D D A A A A A VDD VSS 5/0
0011 D D D A VREF+ A A A AN3 VSS 4/1
0100 D D D D A D A A VDD VSS 3/0
0101 D D D D VREF+ D A A AN3 VSS 2/1
011x D D D D D D D D — — 0/0
1000 A A A A VREF+ VREF- A A AN3 AN2 6/2
1001 D D A A A A A A VDD VSS 6/0
1010 D D A A VREF+ A A A AN3 VSS 5/1
1011 D D A A VREF+ VREF- A A AN3 AN2 4/2
1100 D D D A VREF+ VREF- A A AN3 AN2 3/2
1101 D D D D VREF+ VREF- A A AN3 AN2 2/2
1110 D D D D D D D A VDD VSS 1/0
1111 D D D D VREF+ VREF- D A AN3 AN2 1/2
cours PICs 25 / 53
11. Detection de faible tension (LVD)

Fonction low voltage detect
REGISTRE LVDCON (0xFD2)

7 6 5 4 3 2 1 0
— — IRVST LVDEN LVDL3 LVDL2 LVDL1 LVDL0
IRVST: Internal Reference Voltage Stable Flag bit
1 = Indique que la référence de tension interne est stable
LVDEN: Low Voltage Detect
1 = Active la fonction LVD // Demo pour LVD
0 = Fonction LVD désactivée #include <p18f452.h> //pour LCD
LVDL3:LVDL0: Choix de la tension limite avant détection char test=0;
1111 = Tension externe (sur la broche LVDIN) void main(void)
{
1110 = 4.5V - 4.77V // LVD active, pas d’IT
1101 = 4.2V - 4.45V // detection VDD<3.5v
1100 = 4.0V - 4.24V PIE2bits.LVDIE=0;
1011 = 3.8V - 4.03V LVDCON=0b00011001;
1010 = 3.6V - 3.82V While(!LVDCONbits.IRVST); //attend…
1001 = 3.5V - 3.71V while(1){
1000 = 3.3V - 3.50V if (PIR2bits.LVDIF)
{
0111 = 3.0V - 3.18V PIR2bits.LVDIF=0
0110 = 2.8V - 2.97V test=1;
0101 = 2.7V - 2.86V }
0100 = 2.5V - 2.65V else test=0;
0011 = 2.4V - 2.54V }
0010 = 2.2V - 2.33V }
0001 = 2.0V - 2.12V
0000 = Reservé
Pour utiliser l’interruption :

LVDIF dans PIR2<2> (drapeau d’interruption)
LVDIE dans PIE2<2> (validation de l’interruption)
LVDIP dans IPR2<2> (priorité de l’interruption)
cours PICs 26 / 53
12. TIMER0
Mode 8 bits
Mode 16 bits
REGISTRE T0CON
7 6 5 4 3 2 1 0
TMR0ON T08BIT T0CS T0SE PSA T0PS2 T0PS1 T0PS0
TMR0ON: activation
1 = Active Timer0
0 = Stoppe Timer0
T08BIT: 8/16 bits // Demo pour TMER0
1 = Timer0 est un compteur 8-bits #include <p18f452.h> //pour LCD
0 = Timer0 est un compteur 16-bits
// sous programme d'interruption
T0CS: sélection de l’horloge
#pragma interrupt itcomp
1 = compte les fronts sur T0CKI #pragma code interruption=0x8
0 = compte les fronts sur l’horloge interne (CLKOUT) void itcomp(void)
T0SE: front détecté {
1 = compte sur front descendant sur T0CKI PORTB^=0x01; // bascule PB0
0 = compte sur front montant sur T0CKI INTCONbits.TMR0IF=0;
PSA: Pré diviser }
#pragma code
1 = pas de pré diviseur.
0 = Le pré diviseur est activé void main(void)
T0PS2:T0PS0: Pré Division de l’horloge {
111 = 1:256 TRISB=0xFE; // PB0 en sortie
110 = 1:128 // active Timer 16bits sur CLKOUT
101 = 1:64 // prediviseur 1/8
100 = 1:32 // avec Q=4MHz, CLK=1uS
// IT toutes les 1*8*65536= 524mS
011 = 1:16
T0CON=0b10000010;
010 = 1:8 INTCONbits.TMR0IE=1;// autorise IT débordement
001 = 1:4 RCONbits.IPEN=1;// Interruption prioritaires
000 = 1:2 INTCONbits.GIE=1;
While(1); // ne rien faire
Pour utiliser l’interruption : }
TMR0F dans INTCON <5> (drapeau d’interruption)
TMR0E dans INTCON <2> (validation de l’interruption)
cours PICs 27 / 53
13. TIMER1
REGISTRE T1CON
7 6 5 4 3 2 1 0
RD16 — T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON
RD16: 16-bit Read/Write Mode Enable bit

1 = Acces à TMR1 par 16 bits
0 = Acces à TMR1 en 2 fois 8 bits
T1CKPS1:T1CKPS0: Valeur du prédiviseur
11 = 1:8
10 = 1:4
01 = 1:2
00 = 1:1
T1OSCEN: Validation de l’oscillateur (entrées sur T1OSO et T1OSI)
1 = activé
0 = désactivé
T1SYNC: Synchronisation avec l’horloge externe (pour le mode sleep)
Quand TMR1CS = 1:
1 = Ne pas synchroniser l’horloge externe
0 = Synchroniser l’horloge externe
TMR1CS: Choix de l’horloge
1 = Horloge externe
0 = Horloge interne (FOSC/4)
TMR1ON: Validation du TIMER1
1 = TIMER1 activé
0 = TIMER1 arrêté
Remarques :
En plaçant un quartz de 32.768KHz sur T1OS, il est possible d’obtenir une base de temps de 1S.
Validation de l’IT de débordement par PIE1 <TMR1IE>
Drapeau d’IT PIR1<TMR1IF>
cours PICs 28 / 53
14. TIMER2
REGISTRE TCON2
7 6 5 4 3 2 1 0
— TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS0
TOUTPS3:TOUTPS0: Postdiviseur
0000 = 1:1
0001 = 1:2
1111 = 1:16 // Demo pour TMR2
TMR2ON: Validation Timer2 #include <p18f452.h> //pour LCD
1 = Timer2 activé
0 = Timer2 désactivé #pragma interrupt itcomp
T2CKPS1:T2CKPS0: Prédiviseur #pragma code interruption=0x8
00 = 1:1 void itcomp(void)
01 = 1:4 {static char tictac=7;
1x = 1 :16 if (!tictac--)
{
tictac=15; // environ 500mS
Validation de l’IT de débordement par PIE1 PORTB^=0x01; // bascule PB0
<TMR2IE> ]
Drapeau d’IT PIR1<TMR2IF> PIR1.TMR2IF=0;
TMR2 et PR2 sont des registres 8 bits. Lorsqu’il y }
#pragma code
a égalité TMR2IF est mis à 1 et TMR2 à 0x00
TM2R peut servir d’horloge pour le mode PWM ou void main(void)
pour les communications synchrones (TMR2 {
output). TRISB=0xFE; // PB0 en sortie
// active Timer2
// prediviseur 1/16 post 1/16
// avec Q=4MHz, CLK=1uS
// IT toutes les T=1*16*16*125 = 32 mS
PR2=125;
TCON2=0b01111110;
PIE1.TMR2IE=1;// autorise IT débordement
RCONbits.IPEN=1;// Interruption prioritaires
INTCONbits.GIE=1;
While(1); // ne rien faire
}
cours PICs 29 / 53
15. TIMER3
REGISTRE TCON3
7 6 5 4 3 2 1 0
RD16 T3CCP2 T3CKPS1 T3CKPS0 T3CCP1 T3SYNC TMR3CS TMR3ON
RD16: Lecture/ ecriture 16-bit Read/Write

1 = Accès à TMR3 sur 16 bits
0 = Accès à TMR3 sur 2x8 bits
T3CCP2:T3CCP1: Liaisons Timer3 et Timer1 et CCPx
1x = Timer3 est l’horloge du module compare/capture CCP
01 = Timer3 est l’horloge du module compare/capture CCP2,
Timer1 est l’horloge du module compare/capture CCP1
00 = Timer1 est l’horloge du module compare/capture CCP
T3CKPS1:T3CKPS0: Prédiviseur
11 = 1:8
10 = 1:4
01 = 1:2
00 = 1:1
T3SYNC: Synchronisation avec l’horloge externe (pour le mode sleep)
Quand TMR1CS = 1:
1 = Ne pas synchroniser l’horloge externe
0 = Synchroniser l’horloge externe
TMR3CS: Choix de l’horloge
1 = Horloge externe
0 = Horloge interne (FOSC/4)
TMR3ON: Validation du TIMER1
1 = TIMER1 activé
0 = TIMER1 arrêté
Validation de l’IT de débordement par PIE2 <TMR3IE>

Drapeau d’IT PIR2<TMR3IF>
cours PICs 30 / 53
16. Capture/Compare/PWM
16.1. CAPTURE
La fonction capture permet de mesurer la durée d’une impulsion haute ou basse ou la période d’un
signa rectangulaire. Le résultat est le nombre d’impulsions d’horloge entre deux fronts. Connaissant la
période de l’horloge on en déduit un temps.
Il existe deux modules de capture CCP1 et CCP2. Lorsque que l’événement asynchrone attendu sur
la broche CCP se produit un TIMER est recopié dans le registre CCPR
REGISTRE CCP1CON/CCP2CON
7 6 5 4 3 2 1 0
— — DCxB1 DCxB0 CCPxM3 CCPxM2 CCPxM1 CCPxM0
DCxB1:DCxB0: PWM rapport cyclique bit1 et bit0
Ces bits ne sont pas utilisés en mode capture/compare. Ils représentent les deux LSB du rapport cyclique (10bits)
de la fonction PWM, les bits de poids forts se trouve dans CCPRxL. Ces bits ne sont pas utilisés en mode
capture/compare
CCPxM3:CCPxM0: Choix du mode CCPx
0000 = Capture/Compare/PWM désactivé
0001 = Réservé
0010 = comparaison , la sortie bascule lors de l’égalité (CCPxIF is à 1)
0011 = Réservé
0100 = capture sur front descendant
0101 = capture sur front montant
0110 = capture les 4 fronts descendants
0111 = capture tous les 4 front montants
1000 = comparaison, CCPx est initialisée à 0 et passe à 1 lors de l’égalité TMRx / CCPRx, CCPIF est mis à1
1010 = comparaison, lors de l’égalité TMRx / CCPRx, CCPIF est mis à1, CCPx n’est pas modifié
1011 = comparaison, déclenche un « special event » CCPIF est mis à1
11xx = mode PWM
Validation de l’IT de capture pour CCP1 par PIE1 <CCP1IE>
Drapeau d’IT PIR1<CCP1IF>
Validation de l’IT de capture pour CCP2 par PIE2 <CCP2IE>
cours PICs 31 / 53
Division par
1, 2, 4, 8 Compteur 16 bits
E (TIMER1) TMR1IE
(N)
E= Q/4 Interruption
&
Division TMR1IF
CCP par Débordement
1, 4, 16 RAZ logiciel
RAZ logiciel
Registre 16 bits
CCPF
CCPR
Détection
de front
Interruption
&
CCPI
T=D*E/N
D=CCPR-N D=CCPR-N D=CCPR-N

N=CCPR N=CCPR N=CCPR
Exemple mesure de période avec le TIMER1 en CCP

A chaque front montant TIMER1 est recopié dans CCPR, une interruption est générée, le sous
programme d’IT calcul D=CCPR-N puis N=CCPR. D représente la période du signal d’entrée
// Programme test de la fonction capture. Le nombre d’impulsions comptées
// entre deux fronts montants de CCPR1 est rangée dans la variable duree
unsigned int duree; // représente le comptage entre 2 fronts
#pragma interrupt itcomp
void itcomp(void)
{unsigned static int ancien;
if(PIR1bits.CCP1IF) // l'IT provient d'une capture
{duree=CCPR1-ancien; // comptage entre les deux front
ancien=CCPR1; }
PIR1bits.CCP1IF=0; //efface le drapeau d'IT
}
#pragma code interruption=0x8
void fontion (void)
{_asm goto itcomp _endasm}
#pragma code
void main(void)
{// configure PORTC CCP1
DDRCbits.RC2=1; // RC2/CCP1 en entree
// configure le TIMER1
T1CONbits.RD16=0; // TMR1 mode simple (pas de RW)
T1CONbits.TMR1CS=0; // compte les impulsions sur internal clock
T1CONbits.T1CKPS1=1; // prédiviseur =1/8 periode sortie = 8uS
T1CONbits.T1CKPS0=1;
T1CONbits.T1SYNC=1; // pas de synchronisation sur sleep/Reset
T1CONbits.TMR1ON=1; // TMR1 Activé
// configure le mode capture sur le TIMER1 avec IT sur CCP1
T3CONbits.T3CCP2=0; // mode comparaison entre TMR1 et CCPR1
CCP1CON=0x05; // capture mode sur fronts montants
PIE1bits.CCP1IE=1; // active IT sur mode capture/comparaison CCP1
RCONbits.IPEN=1; // Interruption prioritaires activées
INTCONbits.GIE=1; // Toutes les IT démasquées autorisées
while(1) ;
}
cours PICs 32 / 53
16.2. COMPARE
La fonction compare permet de produire des « durées », impulsions hautes ou basses calibrées ou
des signaux rectangulaires périodiques. On place dans CCPR le nombre d’impulsions à compter par
TIMER. A chaque coïncidence TIMER/CCPR la broche CCP évolue en fonction de la configuration,
une interruption est générée, TIMER est remis à zéro.
Il existe deux modules de comparaison CCP1 et CCP2
Lors de l’égalité entre un compteur TMR et un registre CCPR, une action est déclanchée sur la broche
CCP correspondante
REGISTRE CCP1CON/CCP2CON
7 6 5 4 3 2 1 0
— — DCxB1 DCxB0 CCPxM3 CCPxM2 CCPxM1 CCPxM0
DCxB1:DCxB0: PWM rapport cyclique bit1 et bit0
Ces bits ne sont pas utilisés en mode capture/compare. Ils représentent les deux LSB du rapport cyclique (10bits)
de la fonction PWM, les bits de poids forts se trouve dans CCPRxL. Ces bits ne sont pas utilisés en mode
capture/compare
CCPxM3:CCPxM0: Choix du mode CCPx
0000 = Capture/Compare/PWM désactivé
0001 = Réservé
0010 = comparaison , la sortie bascule lors de l’égalité (CCPxIF is à 1)
0011 = Réservé
0100 = capture sur front descendant
0101 = capture sur front montant
0110 = capture les 4 fronts descendants
0111 = capture tous les 4 front montants
1010 = comparaison, lors de l’égalité TMRx / CCPRx, CCPIF est mis à1, CCPx n’est pas modifié
1011 = comparaison, déclenche un « special event » CCPIF est mis à1
11xx = mode PWM
Validation de l’IT de comparaison pour CCP1 par PIE1 <CCP1IE>
Validation de l’IT de comparaison pour CCP2 par PIE2 <CCP2IE>
cours PICs 33 / 53
Division par
E 1, 2,4,8 (N)
E= Q/4
E/N
Compteur 16 bits
RAZ TIMER1 TMR1IE
Interruption
&
TMR1IF
Débordement
RAZ logiciel
RAZ logiciel
Comparateur 16
bits Action pré Broche
CCPF configurée CCPx
TMER1=CCPR
Registre 16 bits
CCPR
Interruption
&
CCPI
Valuer ajoutée à CCPR entre deux évenements : D = durée

ExN
Exemple de production de signaux avec TIMER1

Lors de chaque coïncidence la broche CCP évolue. Une interruption est générée, CCPR est
incrémenté de la durée voulue.
cours PICs 34 / 53
16.3. PWM
La modulation de largeur d’impulsion (ou de rapport cyclique) est courement utilisée dans la
commande des hacheurs (pour commander un moteur à courant continu par exemple).
La sortie CPP1 peut être configurée en PWM (TRISC<2> =0).
TMR2 cadence le processus, CCPR1 représente la durée de l’état haut et PR2 la période voir
configuration de CCP1CON/CCP2CON (page 22)
th
Rapport cyclique
η= th/T
CCP1=0
Lorsque TMR2=PR2
CCP1=1
TMR2=0
CCPR1H=CCPR1L
Lorsque TMR2=CCPR1H
CCP1=0
Lorsque TMR2=PR2
Etc…
PR2 représente la période T

CCPR1L représente th
Exemples :
Fréquence PWM 2.44kHz 9.77kHz 39.06kHz 156.25kHz 312.50kHz 416.67kHz
Prédiviseur (1,4,16) 16 4 1 1 1 1
Valeur PR2 0xFF 0xFF 0xFF 0x3F 0x1F 0x17
Résolution Max bits) 14 12 10 8 7 6.58
Période PWM = (PR2) + 1] • 4 • TOSC • (TMR2 valeur du prédiviseur)

Rapport cyclique PWM= (CCPR1L:CCP1CON<5:4>) •TOSC • (TMR2 valeur du prédiviseur)
FOSC
log ---------
FPWM
Résolution(PWM) en bits = -------------------
log(2)
cours PICs 35 / 53
17. Chien de garde

Watch Dog Timer, cette fonction peut être activée automatiquement par configuration dans MPLAB
Le chien de garde est activé en mettant à 1 le bit 0 du registre WDTCON (SWDTEN) ou par WDTEN
de CONFIG2H si la configuration de départ n’a pas activée le chien de garde (voir configuration sur
MPLAB).
REGISTRE CONFIG2H
7 6 5 4 3 2 1 0
— — — — WDTPS2 WDTPS1 WDTPS0 WDTEN
Les bits WDTPS2-WDTPS0 représente le rapport de division de la sortie WDT TIMER (1 à 8)
Après activation le chien de garde doit être réinitialisé avant la génération du Time-Out qui provoque
un RESET.
Les instructions assembleur « clrwdt » et « sleep » remettent le TIMER à 0.
Durée de comptage avant Time-Out et sans prédiviseur 7mS < T < 33 mS

Avec un prédiviseur de 5 : 35mS < T < 165mS
cours PICs 36 / 53
18. Communications séries asynchrones

Les communications séries asynchrones suivent le format NZR (No Return to Zero). Ils communiquent
avec le microprocesseur par l’intermédiaire du bus de données et en série avec l’extérieur par une
liaison série asynchrone (sans horloge). Ils peuvent par ailleurs piloter un modem.
Exemple de trame : asynchrone 1start, 8 bits, parité paire, 1 stop : nombre 10010001
Start D7 D6 D5 D4 D3 D2 D1 D0 P Stop
Parité paire : le bit de parité est positionné pour que l’ensemble des bits de donnée et le bit de parité
représente un nombre de bits à 1 pair
Parité impaire : le bit de parité est positionné pour que l’ensemble des bits de donnée et le bit de
parité représente un nombre de bits à 1 impair
Dans ce type de transmission l’horloge de transmission est comprise dans le signal, le bit de start est
utilisé par le récepteur pour se synchroniser avec l’émetteur. Cependant les deux horloges de
transmission et de réception sont au départ très proche
L’horloge de réception possède une fréquence multiple de celle de transmission (en général x16 ou
x64)
Dans le cas d’une division par 16 :
Lors de la réception du front descendant du bit de start, l’USART attend 8 tops d’horloge, le circuit
reçoit alors théoriquement le milieu du bit de start, l’USART attend ensuite 16 tops d’horloge, le circuit
reçoit alors le milieu de D7 et lit ce bit, l’USART attend ensuite 16 tops etc. L’horloge du récepteur est
donc resynchronisée lors de la réception de chaque caractère.
Le « milieu » du bit de Lecture de D7 (ici 1)

start est trouvé après
8 tops
Signal TX
START D7
16 tops d’horloge
Horloge
RX
récepteur
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
L’horloge RX (réception) doit donc toujours être supérieure à celle de TX (transmission). En réalité les
deux horloges sont identiques et TX est divisé dans l’USART pour produire la vitesse de transmission
souhaité.
cours PICs 37 / 53
USART : Transmission
TXREG : registre de transmission (tampon)

SPBRG : définit la vitesse de transmission (BAUD)
TXEN : valide l’horloge
ième
TX9 : valide le 9 bit
ième
TX9D :9 bit (donnée, adresse ou parité)
TXIE : autorise l’interruption
TXIF : drapeau d’interruption, indique que TXREG est vide
SPEN : configure TX/RX pin pour USART
TMRT : indique si TSR est vide
USART : Réception
CREN : active le récepteur asynchrone

SPBRG : définit la vitesse de transmission (BAUD)
SPEN : configure TX/RX pin pour USART
RCIE : autorise l’interruption en réception
RCIF : drapeau d’interruption de réception d’une donnée
RX9 : valide la prise en compte de D8 (adresse, donnée ou parité, traitement par logiciel)
OERR, FERR : indicateurs d’erreurs de réception
cours PICs 38 / 53
Registres généraux
TXSTA : Registre d’état et de contrôle des émissions
7 6 5 4 3 2 1 0
CSRC TX9 TXEN SYNC SENDB BRGH TRMT TX9D
CSRC: Clock Source Select bit
Non utilisé en mode asynchrone
1 = mode maitre (horloge générée en interne depuis BRG)
0 = mode esclave (horloge externe)
TX9: 1 = transmission sur 9 bits
0 = transmission sur 8 bits
TXEN: 1 = transmissions activées
0 = transmissions désactivées
SYNC: USART Mode Select bit
1 = mode synchrone
0 = mode asynchrone
SENDB : Send Break Character bit
Mode asynchrone :
1 = Emet le caractère Break lors de la prochaine transmission (RAZ automatique)
0 = Fin de transmission du caractère Break
Inutilisé en mode synchrone
BRGH: High Baud Rate Select bit
Mode asynchrone :
1 = grande vitesse
0 = petite vitesse
Inutilisé en mode synchrone
TRMT: Transmit Shift Register Status bit
1 = registre de transmission TSR vide
0 = registre de transmission TSR plein
TX9D: 9th bit of Transmit Data
Peut être une adresse, une donnée ou un bit de parité
RCSTA: RECEIVE Registre d’état et de contrôle des réceptions

7 6 5 4 3 2 1 0
SPEN RX9 SREN CREN ADDEN FERR OERR RX9D
SPEN: Serial Port Enable bit
1 = Active le port série (configure RX/DT et TX/CK comme des broches de port série)
0 = Désactive le port série
RX9: 9-bit Receive Enable bit
1 = Réception sur 9 bits, 0 = Réception sur 9 bits
SREN: Single Receive Enable bit
Inutilisé en modes asynchrones et en mode synchrone esclave
En mde synchrone et maitre
1 = Autorise une réception unique (effacé après la réception)
0 = interdit la réception
CREN: Continuous Receive Enable bit
En mode asnchrone
1 = Active le récepteur
0 = Désactive le récepteur
En mode synchrone
1 = Active la réception (CREN est prioritaire sur SREN)
0 = Désactive la réception
ADDEN: Address Detect Enable bit
En mode asynchrone sur 9bits (RX9 = 1):
1 = Active la détection d’adresse, autorise l’interruption et ne charge pas la donnée dans le buffer de réception
quand RSR<8> =1
ième
0 = Désactive la détection d’adresse, tous les bits sont envoyés dans le buffer de réception et le 9 bit peut
être utilisé comme bit de parité
FERR: Framing Error bit (erreur de trame, généralement le bit de start ou stop n’a pas été détecté correctement)
1 = Framing error (mis à jour par une lecture de de RCREG et la réception du prochain octet)
0 = No framing error
OERR: Overrun Error bit - Indique qu’un caractère a été perdu
1 = Overrun error (effacé en effacant CREN), 0 = No overrun error
RX9D: 9th bit of Received Data
Peut être un bit d’adresse ou de donnée ou de parité et doit être géré par logiciel
cours PICs 39 / 53
Exemple en C18 :
Emetteur activé, transmission sur 8bits mode asynchrone, pas de Break.
Active le port série, récepteur activé sur 8 bits,
TXSTA = 0b00100000;
RCSTA = 0b10010000;
PIE1bits.TXIE=0; // IT en emission désactivée
PIE1bits.RCIE=1; // IT en reception activée (si nécessaire)
PIR1bits.TXIF=0; // efface drapeau transmission
PIR1bits.RCIF=0; // efface drapeau reception
Générateur de BAUD.
Le générateur de BAUD (BRG) repose sur un comptage de l’horloge Fosc (à ne pas confondre avec
Fcycle=Fosc/4)
BRG peut être un compteur 8 bits ou 16 bits
BAUDCONbits.BRG16=1 ; // compteur 16 bits
Le bit BRGH (TXSTA) permet d’activer ou non le pre-divideur sur BRG
TXSTAbits.BRGH=0; // BRG lent
La vitesse de transmission dépend de l’oscillateur de BRG16 de BRGH et de la valeur dans

SPBRGH:SPBRG. Un choix judicieux de BRGH et BRG16 permettra de réduire l’erreur sur la vitesse
de transmission en fonction de la fréquence de l’oscillateur et la vitesse en BAUD souhaitée
BRG16 BRGH Mode BRG/EUSART Formule de calcul de la vitesse en Baud

(n = ([SPBRGH:SPBRG])
0 0 8-bit/Asynchronous FOSC/[64 (n + 1)]
1 0 16- bit/Asynchronous
Exemple : Pour un PIC avec FOSC=32Mhz et une vitesse de transmission souhaitée de 9600 Bauds,
mode 8 bits (BRG16=0) , avec prediviseur (BRGH=0)
Vitesse recherchée en BAUD= FOSC/(64 ([SPBRGH:SPBRG] + 1))

On recherche X= SPBRGH:SPBRG:
X = ((FOSC/Desired Baud Rate)/64) – 1= ((32000000/9600)/64) – 1= [51.08] = 51 (arrondi)
La vitesse réelle en BAUD sera = 32000000/(64 (51 + 1)) = 9615.38
L’erreur est donc : (BAUDcalculé – BAUDdésiré)/ BAUDdésiré
= (9615.38 – 9600)/9600 = 0.16%
La configuration du générateur de BAUD (BRG) s’écrira :
BAUDCONbits.BRG16=0;
TXSTAbits.BRGH=0;
SPBRGH= 0x00; // ligne inutile ici puisque BRG est sur 8 bits
SPBRG = 51;
cours PICs 40 / 53
BAUDCON: BAUD RATE CONTROL REGISTER

7 6 5 4 3 2 1 0
ABDOVF RCIDL RXDTP TXCKP BRG16 — WUE ABDEN
ABDOVF: Auto-Baud Acquisition Rollover Status bit
1 = BRG a été mis à jour durant le mode Auto-Baud Rate Detect (RAZ par logiciel)
0 = BRG n’a pas été mis à jour
RCIDL: Receive Operation Idle Status bit
1 = Une opération de réception est en attente
0 = Une opération de réception est active
RXDTP: Received Data Polarity Select bit (Asyncnronous mode only)
Asynchronous mode:
1 = la donnée en RX est inversée (0-1)
0 = la donnée en RX n’est pas inversée (1-0)
TXCKP: Clock and Data Polarity Select bit
Asynchronous mode:
1 = L’état de repos pour une transmission est 0
0 = L’état de repos pour une transmission est 1
Synchronous mode:
1 = L’état de repos pour l’horloge est 1
0 = L’état de repos pour l’horloge est 0
BRG16: 16-Bit Baud Rate Register Enable bit
1 = 16-bit Baud Rate Generator – SPBRGH et SPBRG forment SPBRG sur 16 BITS
0 = 8-bit Baud Rate Generator – SPBRG seulement (Compatible avec les anciens PIC), SPBRGH est ignoré
bit 2 Unimplemented: Read as ‘0’
WUE: Wake-up Enable bit
Asynchronous mode:
1 = EUSART echantillonne la broche RX en continu, une interruption est générée sur front descendnat, ce bit est
effacé automatiquement lors du prochain front montant
0 = RX n’est pas surveillé
Synchronous mode:
Unused in this mode.
ABDEN: Auto-Baud Detect Enable bit
Asynchronous mode:
1 = Active la mesure automatique de la vitesse de réception au prochain caractère. (Nécessite la réception du
caractère 55h) . Effacé automatiquement après la mesure
0 = La mesure de la vitesse de reception est desactivé.
Exemple : programme echo (PIC↔ PC) : Fosc=32MHz , comm : 9600,n,8,1

rom char mess[]="\nLes communications sont ouvertes\nTapez une touche ...\n\n";
// indique qu'un caractère est dans RCREG de l'USART
char data_recue(void) // reception d'une interruption
{ if (PIR1bits.RCIF) /* char recu en reception*/
{ PIR1bits.RCIF=0; // efface drapeau
return (1); // indique qu'un nouveau caractère est dans RCREG
}
else return (0); // pas de nouveau caractère reçu
}
// envoie un caractère sur USART
void putch(unsigned char c) //putch est défini sur le port série
{ while(!TXSTAbits.TRMT); // pas de transmission en cours ?
TXREG=c; /* envoie un caractère */
while(!PIR1bits.TXIF);
}
// envoie une chaine en ROM
void putchaine(rom char* chaine)
{ while (*chaine) putch(*chaine++);
}
void main(void)
{
TXSTA = 0b00100000;
RCSTA = 0b10010000;
PIE1bits.TXIE=0; // IT en emission désactivée
PIE1bits.RCIE=0; // IT en reception déactivée
BAUDCONbits.BRG16=0;
TXSTAbits.BRGH=0;
SPBRG = 51;
putchaine(mess); // intro
while(1) // echo +1 ex: si ‘a’ est transmis ‘b’ est envoyé en echo
{ if (data_recue()) putch(RCREG+1); }
}
cours PICs 41 / 53
Tableaux exemples pour quelques Fosc
cours PICs 42 / 53
cours PICs 43 / 53
19. Communications séries synchrones : bus SPI
En mode SPI, (Sérial Peripherical Interface)

les données sont échangées entre deux
registres à décalage. C’est le maitre qui
cadence l’échange avec son horloge. Il n’y
a pas de protocole. L’horloge peut être
programmée à Fosc/4. L’echange est alors
extrêmement rapide, des précautins sont à
prendre quant au cablage sur circuit
imprimé. Ce type de communication est
généralement réservé à l’échange de
données entre deux circuits intégrés sur un
même circuit imprimé (ex : avec CAN, CNA)
Lors de la configuration de l’emetteur, il faut
s’assurer de la bonne synchronisation avec
le récepteur (voir page 45)
cours PICs 44 / 53
Modes SPI (Maitre)
Ces chronogrammes permettent de configurer CKP et CKE en fonction

du récepteur (voir doc de celui ci) ainsi que SMP qui définit l’instant
d’échantillonage de la donnée en entrée. Toutes les possibilités
d’échange sont ainsi possible rendant la fonction compatible avec
n’importe quel circuit fonctionnant en transmission de données
synchrone (SPI et MICROWIRE).
Exemple : timing d’un CNA MAXIM 12bits MAX539, les bits sont
transmis lors du front montant de SCLK (horloge du maitre, ici un
P18Fxx2). Le CNA attend deux octets consécutifs avant de les placer
dans son tampion de sortie (4 bits de poid fort à 0)
cours PICs 45 / 53
SSPSTAT: MSSP STATUS REGISTER (SPI MODE)

7 6 5 4 3 2 1 0
SMP CKE D/A P S R/W UA BF
SMP: Sample bit (échantillonage)
SPI Maitre:
1 = La donnée en entrée est saisie à la fin du temps de la donnée en sortie
0 = La donnée en entrée est saisie au milieu du temps de la donnée en sortie
SPI Esclave: doit être mis à 0
CKE: SPI Clock Edge Select
Avec CKP = 0:
1 = La donnée est transmise sur le front montant de SCK
0 = La donnée est transmise sur le front descandant de SCK
Avec CKP = 1:
1 = La donnée est transmise sur le front descandant de SCK
0 = La donnée est transmise sur le front montant de SCK
D/A: Data/Address bit (inutilisé en mode SPI)
P: STOP bit (inutilisé en mode SPI) Ces 5 bits sont
S: START bit (inutilisé en mode SPI) réservés au
R/W: Read/Write bit information (inutilisé en mode SPI) mode I2C
UA: Update Address (inutilisé en mode SPI)
BF: Buffer Full Status bit (pour le mode réception)
1 = réception terminée , SSPBUF est plein
0 = réception en cours , SSPBUF is vide
SSPCON1: MSSP CONTROL REGISTER1 (SPI MODE)

7 6 5 4 3 2 1 0
WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0
WCOL: Write Collision Detect bit (pour le mode émission seulement)
1 = Une écriture a eu lieu dans SSPBUF durant une transmission (le bit doit être effacé par logiciel)
0 = pas de collision
SSPOV: Receive Overflow Indicator bit
SPI Esclave:
1 = Une donnée est arrivée avant la lecture de SSPBUF (la donnée dans SSPSR est perdue) (le bit doit être
effacé par logiciel)
0 = pas d’écrassement
SSPEN: Synchronous Serial Port Enable bit
1 = Active le port série et configure SCK, SDO, SDI, et SS comme des broches de port série SPI
attention, les broches doivent être correctement configurée en entrée ou en sortie (TRISA et TRISC)
0 = Désactive la fonction SPI
CKP: Clock Polarity Select bit
1 = au repos l’horloge est à l’état haut
0 = au repos l’horloge est à l’état bas
SSPM3:SSPM0: Synchronous Serial Port Mode Select bits
0101 = SPI mode esclave , horloge = SCK , /SS est désactivé et peut être utilisée en E/S
0100 = SPI mode esclave , horloge = SCK , un niveau bas sur /SS est necessaire pour autoriser la réception
0011 = SPI mode maitre , horloge = sortie de TMR2 /2
0010 = SPI mode maitre , horloge = FOSC/64
cours PICs 46 / 53
20. Communications séries synchrones : bus I2C (IIC)
SDA : Serial Data

SCL : Serial Clock
Les communications en mode I2C contrairement au mode SPI n’utilise que deux fils
(SCL et SDA pour horloge et données), l’horloge est unique (donc synchrone) et générée
par un maitre . Les données transitent sur un seul fil en émission et en réception. Il peut
y avoir plusieurs interfaces I2C sur un même fil de donnée avec une hologe synchrone
commune. La contrepartie est la necessité d’un protocole de communication.
Ce protocole est proprité de Philips (voir les spécifications ici :

http://www.semiconductors.philips.com/buses/i2c/ )
Interface électrique :
Au repos données et hologe (SDA et SCL) sont à l’état haut grâce à deux résistances de rappel (Rp) .
Un état « actif » est donc un zéro électrique. Ce procédé permet d’éviter les courts circuits électriques
au cas ou deux périphériques voudraient prendre le ligne de donnée en même temps.
Le protocole I2C :
Emission d’un bit
cours PICs 47 / 53
Condition de début (start) et de fin (stop) de trame
Transmission d’une tramme de donnée sur bus I2C

A la fin de la transmission de chaque octet c’est l’esclave qui place sur la ligne de donnée un 0
d’acquitement (ack)
Exemple : un maitre lit un esclave

S : start, P : stop, RW=1 pour une demande de lecture, A : ACK de l’esclave, /A : ACK du maitre
cours PICs 48 / 53
Exemple de transmission en mode maitre avec un P18Fxx2
Interface I2C en mode maitre du P18Fxx2 : structure
cours PICs 49 / 53
Le module MSSP (ci contre) utilise 6 registre pour contrôler les opération communues aux mode
I2C maitre et esclave (le registre SSPSR n’est pas accéssible)
SSPBUF contient la donnée à emttre ou la donnée reçue.
SSPADD contient l’adresse I2C du P18Fxx2
La vitesse de transmission en mode maitre dépende du registre BRG
FSCL(2)
FCY FCY*2 BRG Value (2 Rollovers of BRG)
(1)
10 MHz 20 MHz 19h 400 kHz
10 MHz 20 MHz 20h 312.5 kHz
10 MHz 20 MHz 3Fh 100 kHz
(1)
4 MHz 8 MHz 0Ah 400 kHz
4 MHz 8 MHz 0Dh 308 kHz
(1)
1 MHz 2 MHz 0Ah 100kHz
(1)
1 MHz 2 MHz 00h 1 MHz
cours PICs 50 / 53
Registres de contrôle en mode I2C
SSPSTAT: MSSP STATUS REGISTER (I2C MODE)

7 6 5 4 3 2 1 0
SMP CKE D/A P S R/W UA BF
SMP: Slew Rate Control bit
1 = Slew rate control disabled for Standard Speed mode (100 kHz and 1 MHz)
0 = Slew rate control enabled for High Speed mode (400 kHz)
CKE: SMBus Select bit
1 = active le mode particulier SMBus
0 = désactivé
D/A: Data/Address bit
en mode esclave:
1 = indique que le dernier octet reçu était une donnée
0 = indique que le dernier octet reçu était une adresse
P: STOP bit
1 = indique qu’un bit de stop a été détecté
0 = pas de détecxtion de bit de stop
Note: éffacé par RESET ou quand SSPEN est effacé
S: START bit
1 = indique qu’un bit de start a été détecté
0 = pas de détecxtion de bit de start
Note: éffacé par RESET ou quand SSPEN est effacé
R/W: Read/Write bit Information
En mode esclave indique une opération de
1 = lecture
0 = écriture
En mode maitre indique :
1 = une transmission en cours
0 = pas de transmission
UA: Update Address (pour le mode esclave avec adresse sur 10-bit)
1 = indique qu’il faut mettre à jour l’adresse dans le registre SSPADD (2 bits)
0 = rien à faire
BF: Buffer Full Status bit
En mode transmission
1 = Fin de réception, SSPBUF est plein
0 = Réception en cours, SSPBUF est vide
En mode réception
1 = Transmission en cours, SSPBUF est plein
0 = Transmission terminée, SSPBUF est vide
SSPCON1: MSSP CONTROL REGISTER1 (I2C MODE)

7 6 5 4 3 2 1 0
WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0
WCOL: Write Collision Detect bit
En mode maitre
1 = Une écriture dans SSPBUF a eu lieu alors que les conditions de transfert n’étaient pas valide (doit être
effacé par logiciel)
En mode esclave
1 = Une écriture a eu lieu dans SSPBUF durant une transmission valide (doit être effacé par logiciel)
SSPOV: Receive Overflow Indicator bit
En mode réception
1 = Un octet a été reçu alors que SSPBUF était plein (doit être effacé par logiciel)
0 = pas de débordement
SSPEN: Synchronous Serial Port Enable bit
1 = Active le port série et configure les broches SDA et SCL
0 = Désactive le port série I2C
Note : SCL et SDA doivent être doivent être correctement configurées en entrée ou en sortie
CKP: SCK Release Control bit
En mode esclave
1 = horloge libre
0 = Horloge bloquée à l’état bas
SSPM3:SSPM0: Synchronous Serial Port Mode Select bits
1111 = I2C mode esclave, adresse sur 10-bit avec interruptions sur START et STOP
1110 = I2C mode esclave, adresse sur 7-bit avec interruptions sur START et STOP
1011 = I2C Firmware Controlled Master mode (Slave IDLE)
cours PICs 51 / 53
1000 = I2C mode maitre, horloge = FOSC / (4 * (SSPADD+1))

0111 = I2C mode esclave, adresse sur 10-bit
0110 = I2C mode esclave, adresse sur 7-bit
SSPCON2: MSSP CONTROL REGISTER 2 (I2C MODE)

7 6 5 4 3 2 1 0
GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN
GCEN: General Call Enable bit (seulement en mode esclave)
1 = Autorise l’interruption quand une adresse d’appelle (0x0000) est reçue dans SSPSR
0 = interdit l’interruption
ACKSTAT: Acknowledge Status bit (pour les transmissions en mode maitre)
1 = pas d’acquitement reçu de l’esclave
0 = acquitement reçu de l’esclave
ACKDT: Acknowledge Data bit (pour les réceptions en mode maitre)
1 = pas d’acquitement
0 = acquitement
ACKEN: Acknowledge Sequence Enable bit (pour les transmissions en mode maitre)
1 = envoie un acquitement
Effacement automatique
0 = pas d’acquitement
RCEN: Receive Enable bit (mode maitre)
1 = active le mode réception en I2C
0 = réception désactivée
PEN: STOP Condition Enable bit (mode maitre)
1 = effectue une condion stop sur SDA et SCL pins. Effacement automatique
0 = pas de stop
RSEN: Repeated START Condition Enabled bit (mode maitre)
1 = effectue une condion start sur SDA et SCL pins. Effacement automatique
0 = pas de start
SEN: START Condition Enabled/Stretch Enabled bit
En mode maitre
1 = effectue une condion start sur SDA et SCL pins. Effacement automatique
0 = pas de start
En mode esclave
1 = Clock stretching activée pour les modes transmission et réception
0 = Clock stretching activée pour le mode transmission uniquement (Legacy mode)
cours PICs 52 / 53
Notes personnelles
cours PICs 53 / 53

Cours Microcontrôleur Microprocesseur 68

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Cours Microcontrôleur Microprocesseur 68

Transféré par

Droits d'auteur :

Formats disponibles

PIC18Fxxxx

Table des matières

1. Famille et constitution (exemple famille 18FX62X) .......................................................................... 3

1. Famille et constitution (exemple famille 18FX62X)

5. RC Résistance/capacité externe (Fosc/4 sortie

7. EC Source d’horloge externe (Fosc/4 sortie sur

Configuration de l’horloge interne

Pour plus d’informations consulter : « PIC18 CONFIGURATION SETTINGS ADDENDUM.pdf »

Après démarrage du programme il est possible de modifier la fréquence et la source de l’horloge

Configuration de l’horloge interne (DOC PIC18F4620) , on suppose que les bits de

D permet une décharge plus rapide de C

Après un RESET l’origine de celui-ci peut être déterminée en lisant le

Condition Program RCON Register RI TO PD POR BOR STKFUL STKUNF

Power-on Reset 0000h 0--1 1100 1 1 1 0 0 u u

Unité centrale RAM

4.1. PIC18Fxx2x, Mémoire programme

Il existe trois adresses d’interruption :

4.2. Lecture / Ecriture FLASH

4.3. PIC18Fx620, Mémoire RAM

4.4. Adressage direct en RAM

4.5. Adressage indirect en RAM

Exemple : Mise à 0 de la BANK 1

LFSR FSR0 ,0x100 ;FSR0 pointe sur BANK1

5. Acces EEPROM / Exemple : Lecture de l’EEPROM

Registre EECON1 (0xFA6)

FC9h SSPBUF SSP Receive Buffer/Transmit Register xxxx xxxx 123

FC7h SSPSTAT SMP CKE D/A P S R/W UA BF 0000 0000 124

INTCON (0xFF2): un 1 valide l’it concernée

INTCON2 (0xFF1): Détection de front / Débordement TIMER0 / PORTB

INTCON3 (0xFF0): Interruptions externes

INT1IP: INT1 External Interrupt Priority bit

PIR1 (0xF9E): ADC / USART / CCP1 / TIMER1 et 2

PIE1 (0xF9D) : ADC / USART / I2C/ SPI / CCP1 / TIMER 1 et 2

PIE2 (0xFA0): EEPROM / BUS collision / Faible VDD / TIMER 2 / CPP2

CCP2IE: CCP2 Interrupt Enable bit

IPR1 (0xF9F) : Priorités

IPR2 (0xFA2) : Priorités

RCON (0xFD0) : RESET Control

Exemple de programme assembleur

Le registre STATUS (0xFD8)

16-Bit Instruction Word

10. CAN 10bits

// Demo pour ADC

ADCON1 ADCON0 Horloge de conversion CHS2:CHS0 Canal sélectionné

11. Detection de faible tension (LVD)

REGISTRE LVDCON (0xFD2)

Pour utiliser l’interruption :

RD16: 16-bit Read/Write Mode Enable bit

RD16: Lecture/ ecriture 16-bit Read/Write

Validation de l’IT de débordement par PIE2 <TMR3IE>

D=CCPR-N D=CCPR-N D=CCPR-N

Exemple mesure de période avec le TIMER1 en CCP

Valuer ajoutée à CCPR entre deux évenements : D = durée

Exemple de production de signaux avec TIMER1

PR2 représente la période T

Période PWM = (PR2) + 1] • 4 • TOSC • (TMR2 valeur du prédiviseur)

17. Chien de garde

Durée de comptage avant Time-Out et sans prédiviseur 7mS < T < 33 mS

18. Communications séries asynchrones

Le « milieu » du bit de Lecture de D7 (ici 1)

TXREG : registre de transmission (tampon)

CREN : active le récepteur asynchrone

RCSTA: RECEIVE Registre d’état et de contrôle des réceptions

La vitesse de transmission dépend de l’oscillateur de BRG16 de BRGH et de la valeur dans