PFE 1 | Rapport de projet de fin d’étude | Implantation d’application

de traitement de signal sur système mono-puce reconfigurable ‘SoPc’

Titre: Implantation d’application de traitement de signal sur système mono-puce

reconfigurable ‘SoPc’

Auteurs: Moncef KHITAS

Ecole: Université Ferhat Abbas – SETIF-1- UFAS

Pages: 89

Résumé: A travers ce travail, nous avons exploité les performances des circuits FPGAs en
particuliers leurs version récentes (Altera Cyclone-II) pour montrer l’efficacité d’y
implémenter des applications liées au traitement de signal “filtre de type FIR” et cela en
grande partie grâce à la tendance au parallélisme dans le calcul permis par les FPGAs.

PFE-Rapport de projet de fin d’étude (1)

Téléchargement du fichier PDF du rapport PFE: Implantation d’application de traitement
de signal sur système mono-puce reconfigurable ‘SoPc’

FPGA | Arduino | Matlab | Cours @ www.electronique-mixte.fr