Faculté de Technologie Master 1 – Réseaux et Télécommunication

Département de Génie Electrique (ATE) le 04 Novembre 2020

UEF 12.12 – DSP et FPGA

Interrogation N°01
Nom : ROUBA SAMY
Spécialité : Réseaux et Télécommunication
Groupe : M1RT2
E-mail : samy.31051999@gmail.com

Réponses :
1- Table de vérité du circuit de commande : (‘1’ segment éteint ‘0’ segment allumé)
n3 n2 n1 n0 g f e d c b a
0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 1 1 1 1 1 1 1 1
2 0 0 1 0 0 0 0 1 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0
4 0 1 0 0 0 0 0 1 0 0 0
5 0 1 0 1 0 0 0 0 0 1 1
6 0 1 1 0 0 0 0 0 0 1 1
7 0 1 1 1 0 0 0 0 0 1 1
8 1 0 0 0 0 1 0 0 1 1 1
9 1 0 0 1 0 1 0 0 1 1 1
10 1 0 1 0 0 1 0 0 1 1 1
11 1 0 1 1 0 1 0 0 0 0 1
12 1 1 0 0 0 1 0 0 0 0 1
13 1 1 0 1 1 1 1 1 1 1 1
14 1 1 1 0 1 1 1 1 1 1 1
15 1 1 1 1 1 1 1 1 1 1 1
*
2- Décrivez en code VHDL le circuit correspond à l'affichage de chaque
catégorie de ce système de Tri, en utilisant les instructions d'affectation
sélective.

La compilation de se scripte