PROJET

Interruptions-6809

Module : microprocesseur et microcontrôleur

Groupe : Auto C ( L3)

Les membre du goupe 

● …………………………………………………………………

●………………………………………………………………….

●…………………………………………………………………

●…………………………………………………………………
Une interruption est une procédure qui permet de suspendre l'exécution d'un programme
au profit d'un autre, avec la possibilité de reprendre l'exécution du programme initial là où il
avait été suspendu .

Interruptions matérielles
Le microprocesseur 6809 posséde pour cela quatre lignes, baptisées "entrée d'interruption"
matérielles qui sont par ordre de priorité :
• RESET Ré-initialisation du microprocesseur.

• NMI Non Masquable Interrupt.

• FIRQ Fast Interrupt Request.

• IRQ Interrupt Request

Ces entrées sont actives sont un niveau "bas".

Interruptions logicielles
● SWI
●SWI2 { (software interupt)
●SWI3

Tableau récapitulatif
Interruptions

Niveaux de Entrée Instruction Vecteur Nature de Sauvegarde Masquage

priorité l'interruption sur la pile réalisée
1 RESET $FFFE Initialisation NMI
$FFFF I=F=1
2 NMI $FFFC Non Totale E=1 I=F=1
$FFFD masquable
3 SWI $FFFA Logicielle Totale E=1 I=F=1
$FFFB
4 FIRQ $FFF6 Rapide et Partielle I=1
$FFF7 masquable E=0
5 IRQ $FFF8 Masquable Totale E=1 Aucun
$FFF9
6 SWI2 $FFF4 Logicielle Totale E=1 Aucun
$FFF5
7 SWI3 $FFF2 Logicielle Totale E=1 Aucun
$FFF3

Instructions d'interruption
Instruction Interruption Fonction Sauvegarde Dépilement
concernée
CWAI NMI, FIRQ et IRQ Attente Totale E=1
d'interruption
SYNC NMI, FIRQ et IRQ Synchronisation Aucun
externe
RTI Total si E=1
Partiel si E=0

Traitement des interruptions

Le traitement d’une interruption se fait selon un protocole bien établi que nous allons
détaillé.
Dès la mise au niveau bas de la broche adhoc, ou bien dès la rencontre de l’instruction SWI,
le microprocesseur entame une "procèdure implicite", programmée dans la silice, dont les
organigrammes respectifs sont représentés plus loin.
Dans un système simple et figé, où la demande d’interruption ne peut provenir que d’une
seule source, et où l’on n’envisage qu’un seul programme d’interruption, il est possible
d’implanter directement le début de ce programme à l’adresse contenue dans le vecteur
d’interruption. La sortie de la procédure implicite aboutira directement à l’exécution du
programme.
Le programme de gestion d’une interruption IRQ par exemple, doit assurer les opérations
suivantes :
● d’abord identifier le demandeur
● faire respecter une hiérarchie dans les demandeurs lorsqu’il y a des appels simultanés.
La priorité entre demandes simultanées de différentes interruptions est réalisée en partie
par le jeu des masques.
● brancher le microprocesseur (par un changement du PC) au programme d’interruption souhaité
par le demandeur.

●Il existe trois modes d’ interruptions:

1) Mode simple
2) Mode multiniveaux
3) Mode interruptible vectorisé

● Il existe deux types d’interruptions : masquables et

non masquables

Les interruptions masquables :

• Le µP possède un registre d’état de huis bits. Il est aussi appelé registre code
conditions(CCR). Ce registre rassemble des bits d’état ou indicateurs qui sont de precieuses
informations résultant d’une instruction. Ainsi le but I(b4) du registre d’état du processeur
indique si une interruption masquable sera prise en compte ou non.
● L’interruption IRQ
●L’interruption FIRQ

Les interruptions non masquables :

●L’interruption NMI
●L’interruption RESET
●Les interruptions logicielles : (Software)
→ L’interruption logicielle SWI (software Interrupt)
→ Interruptions logicielles SWI2 et SWI3

Les interruptions de synchronisation

 Pour finir, le microprocesseur peut se mettre en attente d'évènements extérieurs afin de
synchroniser son évolution sur l'apparition de ces derniers. Il y a une "pré-sauvegarde"
complète du contexte. Pour cela, on trouve les instructions suivantes :
CWAI (attente d'interruption).
SYNC (attente de synchronisation).