Vous êtes sur la page 1sur 11

Compte Rendu

La Matière TCEE :

Techniques de conception électronique et


électrique
Thème :
Réalisation d’un Comparateur a 4bit et une
bascule JK sur NI ELVIS II

Réaliser par : Encadré par


YOUNESS BOUFSAD M. RAFIK
AMINE BAATITE
Filière : GECSI-1
Année scolaire : 2021/2022

1
I. INTRODUCTION SUR NI ELVIS II
1. Définition :
National Instruments Educational Laboratory Virtual Instrumentation Suite (Ni ELVIS) est un
LabVIEW et un environnement sur ordinateur de conception et prototype. Ni ELVIS se
compose d'un poste de travail fait sur commande de dessus de banc, d'un conseil prototype, d'un
dispositif multifonction d'acquisition de données, et des instruments virtuels basés par
LabVIEW. Cette combinaison fournit une plateforme intégrée et modulaire d'instrumentation
qui a la fonctionnalité comparable au DMM, à l'oscilloscope, au générateur de fonction, et à
l'alimentation d'énergie trouvée sur l'établi de laboratoire.

Figure 1: NI ELVIS II

Le poste de travail de Ni ELVIS peut être commandé par l'intermédiaire des cadrans manuels
sur les stations avant ou par les instruments virtuels de logiciel. La suite de logiciel de Ni ELVIS
contient les instruments virtuels qui permettent au poste de travail de Ni ELVIS d'exécuter des
fonctions

2
2. Constitution :

Figure 2: la Connexion entre l'ordinateur et ELVIS II

1 Ordinateur portable
2 Câble USB
3 Station de travail NI ELVIS II
4 Carte de prototypage NI ELVIS II Séries
5 Alimentation AC/DC
6 la prise de courant

3
Figure 3: le diagramme de localisation des pièces du poste de travail

1 Carte de prototypage NI ELVIS II Séries Connecteur


2 fusibles multimètre numérique
3 connecteurs multimètres numériques
4 connecteurs d'oscilloscope
5 Sortie du générateur de fonctions/Entrée de déclenchement numérique
6 trous de vis de montage de carte de prototypage
7 Connecteur de carte de prototypage
8 Interrupteur d'alimentation de la carte de prototypage
9 LED d'état
10 commandes manuelles d'alimentations variables
11 Commandes manuelles du générateur de fonctions
II. Circuit 1 : Comparateur a 4bits :
1. Définition :
Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2 nombres
binaires généralement notés A et B. Il possède 3 sorties notées A = B, A > B et A < B qui
indiquent le résultat de la comparaison comme suit :
 Si le nombre A est égal au nombre B (A = B), la sortie A = B passe à l'état 1 tandis que les
sorties A > B et A < B passent à l'état 0.
 Si le nombre A est strictement supérieur au nombre B, seule la sortie A > B passe à l'état 1.
 Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B passe à l'état 1.
Nous allons voir comment réaliser à l'aide de portes logiques un comparateur de 4 chiffres
binaires.

4
2. ANALYSE D'UN COMPARATEUR INTÉGRÉ : LS 7485 :
 Définition :
Le circuit intégré 7485 est un comparateur de famille TTL 4 bits, c'est-à-dire qu'il effectue la
comparaison de deux nombres de 4 bits.
De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise en cascade
de plusieurs circuits comparateurs du même type.
Ainsi, on peut comparer des nombres de 8, 12, 16 bits....
Le brochage de ce circuit est donné à la figure 21, tandis que la figure 22 représente son schéma
logique.

Figure 4: Circuit intégré 74LS85

 L’analyse de Circuit :
On va donner tous les informations concernant le Circuit 74LS85 ce forme d’un tableau
Les Grandeurs La valeur
La tension d’alimentation 5V
La tension absorbée par le comparateur au Min=2V
niveau logique Haut
La tension absorbée par le comparateur au Max=0.8V
niveau logique bas
La tension fournie par le comparateur au 3.4V
niveau logique Haut
La tension fournie par le comparateur au 0.35V
niveau logique bas
Le temps de propagation (THL-TLH) 2ns
Le courant absorbé par le comparateur au 20uA
niveau logique Haut Vi=2.7V VCC=MAX
Le courant absorbé par le comparateur au 8mA
niveau logique bas Vi=0.4V VCC=MAX
Le courant fourni par le comparateur au niveau 0.4mA
logique Haut
Le courant absorbé par le comparateur au -1.2mA
niveau logique bas

5
Figure 6: schéma bloc de circuit

Figure 5: Table vérité du Circuit

6
Remarque :
Dans ce rapport en va connecter deux Comparateurs pour réaliser un seul état en sortie
QA=QB

Figure 7: la partie pratique

III. Circuit 2 : Bascule JK :


1. Définition :
La bascule "JK" est le type de bascule le plus évolué et le plus courant de nos jours. On la
fabrique autant selon la technologie TTL que selon la technologie CMOS (Complementary
Metal-Oxyde Semiconductor). La bascule "JK" possède plusieurs entrées dont l'horloge T, les
entrées de données J et K, et deux entrées asynchrones S et R. Les sorties se limitent toujours à
deux sorties complémentaires Q et. Cette bascule est fortement présente dans les systèmes
numériques puisqu'elle constitue les éléments de mémoire de ceux-ci. La figure 1.17 montre le
symbole logique de cette bascule
La bascule "JK" dispose de quatre fonctions : la remise à 0 de Q, R, la remise à 1 de Q, S, ainsi
que la conversion et l'inversion de l'état précédent. Elle fonctionne autant en mode synchrone
qu'en mode asynchrone ; en mode asynchrone les entrées ne sont pas prioritairement soumises

7
Figure 8: Types des Bascules JK

au signal de l'horloge. La bascule "JK" est souvent utilisée dans les circuits de comptage où elle
agit en tant que diviseur. Le fonctionnement synchrone de la bascule "JK" est assuré quand les
deux entrées asynchrones S et R sont à l'état logique 1. La figure 9 montre le montage synchrone
de la bascule "JK" et la table de vérité correspondante

Figure 9: Montage synchrone de la bascule "JK"

2. ANALYSE D'UN BASCULE JK INTÉGRÉ : LS 7473 :


 Définition :
7473 est un circuit intégré Master-Slave JK Flip-Flop couramment utilisé. Ces circuits intégrés
ont deux bascules maître-esclave indépendantes avec deux sorties complémentaires. Pendant la
transition positive de l'horloge, les données des entrées J et K sont transférées au maître et
pendant la transition négative de l'horloge, les données du maître sont transférées à l'esclave. Si
l'horloge est HAUTE, aucun changement ne se produira à la sortie ( Q et Qbar ), même si la
valeur de J et K change. La sortie ne changera que pendant les transitions négatives de l'horloge.
Un bouton LOW logique sur CLR réinitialisera les sorties (Q et Qbar) et les sorties (Q et Qbar)
ne changeront pas même si J, K ou CLK est modifié. CLR doit être réglé sur HIGH après avoir
effacé les sorties.

8
Figure 10: Circuit interne

3. L’analyse de Circuit :
On va donner tous les informations concernant le Circuit 74LS85 ce forme d’un tableau
Les Grandeurs La valeur
La tension d’alimentation 5V
La tension absorbée par le comparateur au Min=2V
niveau logique Haut
La tension absorbée par le comparateur au Max=0.8V
niveau logique bas
La tension fournie par le comparateur au 3.4V
niveau logique Haut
La tension fournie par le comparateur au 0.2V
niveau logique bas
Le temps de propagation (THL-TLH) 15ns
Le courant absorbé par le comparateur au J, K=40uA
niveau logique Haut Vi=2.7V VCC=MAX CLR=80uA
Le courant absorbé par le comparateur au 16mA
niveau logique bas Vi=0.4V VCC=MAX
Le courant fourni par le comparateur au niveau 0.4mA
logique Haut
Le courant absorbé par le comparateur au J, K=1.6mA
niveau logique bas CLR=3.2mA

Remarque :
On Va réaliser ce Circuit pratiquement sur NI ELVIS II :

9
Figure 12:l'analyse pratique de 74LS73

Figure 11:l'analyse pratique de 74LS73

10
Conclusion :
Ces Travaux Pratiques nous a permet d’approfondir les connaissances acquises
au cours de cette année de formation, ce qui nous a amené à connaître de nouvelles
informations sur les Circuits intégrés et la Méthode d’utilisation de NI ELVIS II
Et Enfin, nous avons profité de cette expérience, et nous espérons que ce ne sera
pas la première et la dernière expérience que nous vivrons dans notre parcours
scolaire.

11