Vous êtes sur la page 1sur 11

Université Abdelmalek Essaâdi

Faculté des Sciences et Techniques


Tanger

Automatisme :

TP : Unité arithmétique et logique


Partie 1 : Additionneur 4 bits

Encadré par: PR. Mohammed Jbilou


Réalisé par : Yousra Amrani Hanchi

Cycle d’ingénieure : Génie industriel


2020/2021
I- Introduction :
L’objectif de cette partie est la conception d’un additionneur 4
bits sur le logiciel Multisim, et puis le tester et afficher les résultats
de l’addition sur deux afficheurs à 7 segments, ce qui nécessitera la
conception d’un transcodeur 5/6.
Pour réaliser cet objectif on passera par les étapes suivantes :
-conception d’un demi-additionneur (half-adder) ;
-conception d’un additionneur complet (Full-adder);
-conception d’additionneur 4bits;
-conception du trancodeur 5/6;
Comme déjà cité, ce travail sera effectué sur le logiciel
Multisim, qui est un logiciel de conception et simulation de
schémas électroniques qui appartient au National Instruments.

II-Half adder :
Notre demi-additionneur est un composant qui fait l’addition
de deux mots à un bit. Il a deux entrés A0 et B0 et deux sorties S0
et R0,la première qui nous donne la somme et la deuxième la
retenue.
Réalisons la table de vérité du composant :
B
A0 S0 R0
0
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

On déduit les équations de S0 et R0 en fonctions de A0 et B0


S0= A´ 0 . B 0+ A 0. B´ 0=A0 ⊕B0
R0=A0.B0
Ce qui inspire le circuit interne suivant :

Alors pour réaliser ce composant sur Multisim, premièrement


on crée un nouveau fichier(Ctrl+n), puis un nouveau bloc (Alt+p+n),
On le nomme, et fait entrer le nombre d’entré et de sortie.

Après on ouvre le bloc


(Alt+p+h) et on construit notre
circuit interne :

On en enregistre, et notre half adder et crée et prêt à être utilisé et


inséré dans des circuit oû l’on a besoin.
III- Full adder :
L’additionneur complet a trois entrés (R0 la retenu précédente,
A0 et B0) et deux sorties(S0 la somme et R1 la retenu de la somme).
(On verra à quoi ca sert la retenu R0 dans la partie prochaine)
La table de vérité du composant :

A0 B0 R0 S0 R1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

On déduit les équations de S0 et R1 :


S0= A´ 0 . BO
´ . R 0+ A´ 0 . B 0. R´0+ A 0. B´ 0. RO+
´ A 0. B 0. R 0

 S0= A0⊕B0⊕R0
R1= A´ 0 . B 0. R 0+ A 0. B´0 . R 0+ A 0. B 0. R´ 0+ A 0. B 0. R 0
 R1=A0.B0+( A0⊕B0).R0
On peut voir qu’on peut concevoir notre Full adder en utilisant deux Half adders
et une porte OR, comme ceci :
IV- 4 bits adder :
L’additionneur 4 bit est un composant qui fait l’addition de
deux mots à 4 bits avec retenu, A(A3A2A1A0) B(B3B2B1B0) R0.
Alors il aura 9 entrés et 5 sorties. On fera sa conception en se
basant sur le principe de l’addition en parallèle, alors on utilisera 4
full adder, chacun pour calculer la somme de deux bits avec la
retenu précédente. Notre circuit sera comme suivant :

V-Transcodeur :
Le transcodeur qu’on veut construire va avoir comme entrés
les sorties de notre additionneur qui seront en binaire et seront
transformées pour qu’on puisse les afficher sur des afficheurs à 7
segments en décimal. Puis ce qu’on fait l’addition de deux mot de 4
bit le max qu’on peut obtenir en décimal est 30, alors on aura
besoin de deux afficheurs a 7segments, un pour les unités l’autre
pour les dizaines, et puis ce que le deuxième n’utilisera que les
deux premièrs bits, notre transcodeur va avoir 6 sorties. Alors on
dresse sa table de vérité :
R S3 S2 S1 S0 D1 D0 U3 U2 U1 U0
0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0 0 0 1
2 0 0 0 1 0 0 0 0 0 1 0
3 0 0 0 1 1 0 0 0 0 1 1
4 0 0 1 0 0 0 0 0 1 0 0
5 0 0 1 0 1 0 0 0 1 0 1
6 0 0 1 1 0 0 0 0 1 1 0
7 0 0 1 1 1 0 0 0 1 1 1
8 0 1 0 0 0 0 0 1 0 0 0
9 0 1 0 0 1 0 0 1 0 0 1
10 0 1 0 1 0 0 1 0 0 0 0
11 0 1 0 1 1 0 1 0 0 0 1
12 0 1 1 0 0 0 1 0 0 1 0
13 0 1 1 0 1 0 1 0 0 1 1
14 0 1 1 1 0 0 1 0 1 0 0
15 0 1 1 1 1 0 1 0 1 0 1
16 1 0 0 0 0 0 1 0 1 1 0
17 1 0 0 0 1 0 1 0 1 1 1
18 1 0 0 1 0 0 1 1 0 0 0
19 1 0 0 1 1 0 1 1 0 0 1
20 1 0 1 0 0 1 0 0 0 0 0
21 1 0 1 0 1 1 0 0 0 0 1
22 1 0 1 1 0 1 0 0 0 1 0
23 1 0 1 1 1 1 0 0 0 1 1
24 1 1 0 0 0 1 0 0 1 0 0
25 1 1 0 0 1 1 0 0 1 0 1
26 1 1 0 1 0 1 0 0 1 1 0
27 1 1 0 1 1 1 0 0 1 1 1
28 1 1 1 0 0 1 0 1 0 0 0
29 1 1 1 0 1 1 0 1 0 0 1
30 1 1 1 1 0 1 1 0 0 0 0
31 1 1 1 1 1 1 1 0 0 0 1
Depuis la table de vérité on essaye de trouver les fonctions de
nos sorties, mais puisqu’elles seront trop compliquées à simplifier
algébriquement on utilisera l’aide des tableaux de Karnaugh :
Pour U0: on peut directement constater qu’elle est toujours égale à S0
U0=S0
Pour U1 :
RS3S2
S1S0 000 001 011 010 110 111 101 100
00 1 1
01 1 1
11 1 1 1 1
10 1 1 1 1
U1= Ŕ . S´3 . S 1+ Ŕ . S 3. S 2. S´1+ R . S 3. S´2 . S 1+R. S´3 . S 2. S 1+R S´3 . S´2 . S´1
Pour U2 :
S1S0 000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1
10 1 1 1
RS3S2

U2= Ŕ . S´3 . S 2+ Ŕ . S 2. S 1+ R . S 3. S´2+ R . S´3 . S´2 . S´1


Pour U3 :
S1S0
RS3S2 000 001 011 010 110 111 101 100
00 1 1
01 1 1
11 1
10 1

U3= Ŕ . S 3. S´2. S´1+ R . S 3. S 2. S´1+ R S´3 . S´2 . S 1


Pour D0 :

RS3S2
S1S0 000 001 011 010 110 111 101 100
00 1 1
01 1 1
11 1 1 1 1
10 1 1 1 1

D0= Ŕ . S 3. S 2+ Ŕ . S 3. S 1+ R . S 3. S 2. S 1+ R S´3 . S´2


Pour D1 :
S1S0
RS3S2 000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1
10 1 1 1

D1=R.S3+R.S2
Maintenant que nous avons nos fonctions, nous pouvons
construire notre circuit :
S0 U0

S1

S2

S3

AND3

AND4
U1

AND4 OR5

AND4

AND4

AND3

AND3 U2

OR4
AND3

AND4

AND4 U3

OR3
AND4

AND4

D0

OR4

AND4

D1

OR2
AND2
VI- Conclusion :

Pour conclure on posera nos composants au test, on a


branché notre additionneur au transcodeur, ce dernier avec deux
afficheur 7 segments comme le suivant :
2.5 V 2.5 V 2.5 V 2.5 V 2.5 V
0 DCD_HEX_BLUE
DCD_HEX_BLUE
Key = A

0
Key = B A0 O0 S0 U0
B0 O1 S1 U1
A1 O2 S2 U2
0 B1 O3 S3 U3
A2 R R D0
Key = C B2
A3
D1
B3
R0
0
ADDER
Key = D
TRANSCODEUR

0
Key = E

0
Key = F

0
Key = G

0
Key = H

0
Key = I

Et on essaye quelque combinaison pour assurer le bon


fonctionnement de nos composants :
Si on donne à A=1410=11102 et B=1210=11002 avec R0=0, il faut
que notre afficheur affiche 26 :

Vous aimerez peut-être aussi