Université Abdelmalek Essaâdi

Faculté des Sciences et Techniques

Tanger

Automatisme :

TP : Unité arithmétique et logique

Partie 1 : Soustracteur 4 bits

Encadré par: PR. Mohammed Jbilou

Réalisé par : Yousra Amrani Hanchi

Cycle d’ingénieure : Génie industriel

2020/2021
I- Introduction :
L’objectif de la deuxième partie de ce TP est la conception d’un
soustracteur 4 bits sur le logiciel Multisim, et puis le tester et
afficher les résultats de l’addition sur trois afficheurs à 7 segments,
ce qui nécessitera la conception d’un transcodeur 5/6.
Pour réaliser cet objectif on passera par les étapes suivantes :
-conception d’un demi-soustracteur ;
-conception d’un soustracteur complet ;
-conception du soustracteur 4bits ;
-conception du transcodeur 5/6 ;

II- Demi-soustracteur:
Notre demi-soustracteur est un composant qui fait la
soustraction de deux mots à un bit. Il a deux entrés A et B et deux
sorties D et R,la première qui nous donne le résultat et la deuxième
la retenue.
Réalisons la table de vérité du
A B D R
composant :
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

On déduit les équations de S0 et R0 en fonctions de A0 et B0

D= Á . B+ A . B́=A ⊕B
R= Á .B
Ce qui inspire le circuit interne suivant :

III- Soustracteur complet :

Le soustracteur complet a trois entrés (Rp la retenu
précédente, A et B) et deux sorties(D le résultat et R la retenu de la
soustraction). (On verra à quoi ca sert la retenu Rp dans la partie
prochaine)
La table de vérité du composant :

Rp A B D R
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1

On déduit les équations de S0 et R1 :

D= Á . B́ . R p+ Á . B . R´ p+ A . B́ . R´ p+ A . B . R p
 D= A⊕B⊕Rp
 R= Á . B . R p+ A . B́ . R p+ A . B . R´ p+ A . B . R p
 R= Á .B+( A⊕B).Rp
On peut voir qu’on peut concevoir notre soustracteur complet en utilisant deux
demi-soustracteur et une porte OR, comme ceci :

IV-
Soustracteur 4 bits :
Soustracteur 4 bits est un composant qui fait la soustraction
de deux mots à 4 bits avec retenu, A(A3A2A1A0) B(B3B2B1B0) R0.
Alors il aura 9 entrés et 5 sorties. Alors on utilisera 4 soustracteur
complet, chacun pour calculer la soustraction de deux bits avec la
retenu précédente. Notre circuit sera comme suivant :
V-Transcodeur :
Le transcodeur qu’on veut construire va avoir comme entrés
les sorties de notre soustracteur qui seront en binaire et seront
transformées pour qu’on puisse les afficher sur des afficheurs à 7
segments en décimal. Puis ce qu’on fait la soustraction de deux mot
de 4 bit le max qu’on peut obtenir en décimal est 15 et un min de
-15, alors on aura besoin de trois afficheurs a 7segments, un pour
les unités le deuxième pour les dizaines et le troisième pour le signe
(-), et puis ce que le deuxième n’utilisera que les deux premiers bits,
et le troisième qu’un seul, notre transcodeur va avoir 7 sorties.
Alors on dresse sa table de vérité :
R S3 S2 S1 S0 D0 U3 U2 U1 U0 SIGNE
0 0 0 0 0 0 0 0 0 0 (+)
0 0 0 0 1 0 0 0 0 1 (+)
0 0 0 1 0 0 0 0 1 0 (+)
0 0 0 1 1 0 0 0 1 1 (+)
0 0 1 0 0 0 0 1 0 0 (+)
0 0 1 0 1 0 0 1 0 1 (+)
0 0 1 1 0 0 0 1 1 0 (+)
0 0 1 1 1 0 0 1 1 1 (+)
0 1 0 0 0 0 1 0 0 0 (+)
0 1 0 0 1 0 1 0 0 1 (+)
0 1 0 1 0 1 0 0 0 0 (+)
0 1 0 1 1 1 0 0 0 1 (+)
0 1 1 0 0 1 0 0 1 0 (+)
0 1 1 0 1 1 0 0 1 1 (+)
0 1 1 1 0 1 0 1 0 0 (+)
0 1 1 1 1 1 0 1 0 1 (+)
1 0 0 0 0 X X X X X X
1 0 0 0 1 1 0 1 0 1 (-)
1 0 0 1 0 1 0 1 0 0 (-)
1 0 0 1 1 1 0 0 1 1 (-)
1 0 1 0 0 1 0 0 1 0 (-)
1 0 1 0 1 1 0 0 0 1 (-)
1 0 1 1 0 1 0 0 0 0 (-)
1 0 1 1 1 0 1 0 0 1 (-)
1 1 0 0 0 0 1 0 0 0 (-)
1 1 0 0 1 0 0 1 1 1 (-)
1 1 0 1 0 0 0 1 1 0 (-)
1 1 0 1 1 0 0 1 0 1 (-)
 1 1 1 0 0 0 0 1 0 0 (-)
1 1 1 0 1 0 0 0 1 1 (-)
1 1 1 1 0 0 0 0 1 0 (-)
1 1 1 1 1 0 0 0 0 1 (-)

Depuis la table de vérité on essaye de trouver les fonctions de

nos sorties, mais puisqu’elles seront trop compliquées à simplifier
algébriquement on utilisera l’aide des tableaux de Karnaugh :
Pour Si :
Si=R
Pour U0: on peut directement constater qu’elle est toujours égale à S0
U0=S0
Pour U1 :
S1S0RS3S2 000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1
10 1 1 1 1

U1= Ŕ . S´3 . S 1+ Ŕ . S 3.. S 2. S´1+ R . S 3. S´1. S 0+ R . S 3. S 1. S´0+ R . S´3 . S´1. S´0+ S´3 . S´2 . S 1. S 0
Pour U2 :
S1S0 000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1
10 1 1 1 1
RS3S2

U2=
Ŕ . S´3 . S 2+ Ŕ . S 2. S 1+ R . S 3. S´2. S 0+ R . S´3 . S´2. S´1+ R . S 3. S´2 . S 1+ R . S 3. S 2. S´0 . S´1+ R S´3 . S´2 . S 1. S´0

Pour U3 :

RS3S2S
 U3= Ŕ . S 3. S´2. S´1+ R . S 3. S´2 . S 1. S 0+ R . S 3 . S´2 . S´1 . S´0
Pour D0 :
S1S0
RS3S2S 000 001 011 010 110 111 101 100
00 1 1
01 1
11 1
10
S1S0 000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1 1
10 1 1 1

D0= Ŕ . S 3. S 2+ Ŕ . S 3. S 1+ R . S´3 . S´1+ R . S´3 . S´2+ R . S´3 . S 0

Maintenant que nous avons nos fonctions, nous pouvons construire
notre circuit :
S0

S1

S2 NOT
S3
NOT
R NOT

NOT

NOT

U0

Si

AND3

AND4
U1

AND4
OR6
AND4

AND4

AND4

AND3

AND3 U2

AND4 OR7

AND4

AND5

AND4

AND5

AND4 U3

OR3
AND5

AND5

AND3

AND3 D0

AND3 OR5

AND3

AND3
VI- Conclusion :

Pour conclure on posera nos composants au test, on a

branché notre soustracteur au transcodeur, ce dernier avec les
afficheurs 7 segments comme le suivant :

CK

DCD_HEX_BLUE
DCD_HEX_BLUE
2.5 V A B C D E F G

2.5 V 2.5 V 2.5 V 2.5 V2.5 V

0
Key = Space
0
Key = Space A0
B0
S0
S1
S0
S1
Si
U0
0 A1 S2 S2 U1
B1 S3 S3 U2
Key = Space A2
B2
R R U3
D0
0 A3
B3
Key = Space R0

0 SUBSTRACTOR
Key = Space SubTRANSCODEUR

0
Key = Space
0
Key = Space
0

Et on essaye quelque combinaison pour assurer le bon

Key = Space

fonctionnement de nos composants :

Si on donne à A=110=00012 et B=210=00102 avec R0=0, il faut que
notre afficheur affiche -1:

CK

DCD_HEX_BLUE
DCD_HEX_BLUE
2.5 V A B C D E F G

2.5 V 2.5 V 2.5 V 2.5 V2.5 V

1
Key = Space
0
Key = Space A0
B0
S0
S1
S0
S1
Si
U0
0 A1 S2 S2 U1
B1 S3 S3 U2
Key = Space A2
B2
R R U3
D0
1 A3
B3
Key = Space R0

0 SUBSTRACTOR
Key = Space SubTRANSCODEUR

0
Key = Space
0
Key = Space
0
Key = Space