Mecanique Des Fluides 2016

ISMIN 1A 2020-21
Cours
Electronique analogique
Le transistor MOS à effet de champs - MOSFET
J.-M. Dutertre, B. Dhalluin, C. Dupaty

https://www.emse.fr/~dutertre/enseignement.html
Le MOSFET
I – Introduction.
1 - Structure, vue 3D du MOS à canal N (NMOS) :
Source ( S )
Grille ( G )
Drain ( D ) D
iD
W
G vDS
n+ vGS
S
n+
substra
tp L
zone du canal L longueur du canal [µm]

length
W largeur du canal [µm]

width
MOSFET : Metal Oxide Semiconductor Field Effect Transistor 2

I – Introduction
Body ( B ) Source ( S ) Grille ( G ) Drain ( D )
Metal ( Poly Si )
Oxide ( SiO2 )
p+ n+ "canal" n+ Semiconductor
L
substrat de type p ( body / bulk ) Métal
D D D
iD
G vDS G B
G
B
vGS
S S S
pour vSB = 0 pour vSB ¹ 0

3
I – Introduction
MOS :
Composants discrets : électronique de puissance

commutation ,amplification
peu fréquent
3 pattes
Electronique intégrée : composant "roi " de la micro-électronique

4 pattes, choix W et L
Technologie caractérisée par Lmin de grille

AMD Epyc Rome, serveur : 7 nm (TSMC), 32 milliards de transistors
2019
outils de conception informatisés : CAO

4
I – Introduction
2 – Caractéristiques courant – tension du NMOS (pour vSB = 0).
D
iD La tension appliquée entre la grille et la source, vGS,
iG=0 permet de contrôler le courant circulant entre le drain
G vDS et la source, iD.
vGS
S i.e. source de courant commandée par une tension
I commandé = G × Vcontrôle
Vcontrôle
G = transconductance [A/V]
Les aspects théoriques de l’établissement de la caractéristique iD – vDS en fonction

des différents régimes de polarisation du transistor appartiennent à la physique des
S.-C., ils sont traités très succinctement dans ce cours.
Le courant de grille sera considéré nul : iG » 0 5

I – Introduction
a. Caractéristique iD - vDS
Pour vGS £ 0 : Transistor bloqué

iD (mA)
iD = 0
Cutoff
1,5
Pour vGS £ Vtn : Inversion faible
iD » 0
1
Vtn : tension de seuil du NMOS (qqs 100aines mV)
0,5
0 1 2 3 4 vDS (V)
vGS £ Vtn 6
I – Introduction
Fonctionnement à vG = 0
VS = 0 VG = 0 Drain ( D )
VB = 0
p+ n+ n+
Le substrat (body) est toujours connecté au potentiel le plus électronégatif (la

masse).
On considère le cas ou la source est également à la masse.
Quelque soit le potentiel de vD aucun courant ne peut circuler entre le drain et la
source (jonctions PN tête-bêche).
∀vD pour vG = 0 iD est nul
7
I – Introduction
Création du canal
VG > 0
VB = 0 VS = 0 VD = 0
p+ n+ n+
ZCE
canal type N
p
vG > 0 repousse les trous libres de la zone de canal vers le substrat.

vG > 0 attire finalement les e- libres contenus dans la drain et la source (n+) dans la
zone du canal.
Quand ils sont en nombre suffisant (au-delà d’un certain seuil pour vG = vGS > Vtn , Vtn
est la tension de seuil du NMOS) on considère qu’une région N a été créée.
Désormais si une tension est appliquée entre le drain et la source un courant d’e- va
circuler dans le canal N (d’où le terme canal et le nom du transistor).
8
I – Introduction
Courant traversant le transistor pour vDS petit.
VG > 0 VD = VDS > 0

VB = 0 VS = 0
iD
p+ n+ n+
L
Un courant iD circule entre le drain et la source.

Son amplitude dépend de la quantité d’e- dans le canal et donc de vGS
iD est proportionnel :
• à vGS – Vtn
W
• et à vDS iD = k n' (vGS - Vtn )vDS
L
cf. ci-après pour plus de détails
9
I – Introduction
Courant traversant le transistor pour un accroissement de vDS.
VG > 0 VD = VDS > 0

VB = 0 VS = 0
iD
p+ n+ n+
vGS vGS - vDS

p
L’épaisseur du canal dépend de la différence de potentiel entre la grille et le substrat :

• au niveau de la source : vGS,
• au niveau du drain: vGS – vDS ; du fait du potentiel appliqué entre drain et
source, la chute de tension vDS étant répartie sur toute la longueur du canal.
le canal a une forme penchée, sa résistance augmente avec vDS
10
I – Introduction
Pour vGS ≥ Vtn et vDS £ vGS – Vtn : Régime triode
Wé 2 ù
v DS
ê(vGS - Vtn ).v DS -
vDS = vGS - Vtn
iD (mA) iD = k '
n ú
triode Lë 2 û
1,5 vGS = Vtn + 2
k’n = µnCox facteur de gain NMOS [µA/V2]

µn mobilité des e- [cm2/Vs]
1 vGS = Vtn + 1,5 Cox = eox / tox capacité surfacique de grille
[F/cm2]
tox épaisseur d’oxyde de grille [nm]
vGS = Vtn + 1 eox permittivité SiO2 [F/m]
0,5
vGS = Vtn + 0,7
vGS = Vtn + 0,5
0 1 2 3 4 vDS (V)
vGS £ Vtn 11
I – Introduction
iD (mA) Zone linéaire du régime triode

vGS = Vtn + 2 pour vDS << 2(vGS - Vtn)
0,3
W
vGS = Vtn + 1,5 iD = k '
n (vGS - Vtn )vDS
L
vGS = Vtn + 1
vDS W
vGS = Vtn + 0,7 rDS = = 1 k n' (vGS - Vtn )
iD L
vGS = Vtn + 0,5
0 200 vDS (mV)
12
I – Introduction
Pincement du canal.
VG > 0 VD = VDS > 0

VB = 0 VS = 0
iD
p+ n+ n+
Plus précisément la largeur du canal dépend de la tension appliquée sur la grille en

excès par rapport à la tension de seuil Vtn.
L’augmentation de vDS a pour effet de diminuer cette tension en excès au voisinage
du drain, jusqu’au point où pour vDS = vGS – Vtn elle s’annule. Le canal a alors une
épaisseur nulle, on dit qu’il est pincé.
Le transistor est saturé, le courant iD reste constant malgré toute augmentation
ultérieure de vDS.
13
I – Introduction
a. Caractéristique iD - vDS Pour vGS ≥ Vtn et vDS ≥ vGS – Vtn : Régime saturé
1 'W
iD = kn (vGS - Vtn )
2
2 L
iD (mA)
triode saturé
vGS = Vtn + 2
1,5
vDS = vGS - Vtn
1 vGS = Vtn + 1,5
ro = ∞
vGS = Vtn + 1
0,5
vGS = Vtn + 0,7
vGS = Vtn + 0,5

0 1 2 3 4 vDS (V)
vGS £ Vtn 14
I – Introduction
b. Caractéristique iD - vGS Pour vGS ≥ Vtn et vDS ≥ vGS – Vtn : Régime saturé
iD (mA)
1 'W
1,5 2
vDS = cte
2 L
vDS ≥ vGS - Vtn
Equation quadratique
1
vOV = vGS – Vtn tension d’ overdrive
effective
1 W 2
iD = kn' vOV
0,5 2 L
0
Vtn 1 2 3 vGS (V)
Vtn : tension de seuil du NMOS (qqs 100aines mV) 15

I – Introduction
3 – Modulation de la longueur du canal.
Source ( S ) Grille ( G ) Drain ( D )
Régime triode : vGS ≥ Vtn et vDS ≤ vGS – Vtn

n+ n+
L
Body (p)
Source ( S ) Grille ( G ) Drain ( D )
Régime saturé : vGS ≥ Vtn et vDS = vGS – Vtn

n+ n+ Pincement du canal à la limite de saturation
L
Body (p)
Source ( S ) Grille ( G ) Drain ( D ) Régime saturé : vGS ≥ Vtn et vDS > vGS – Vtn
Canal pincé, modulation de sa longueur
n+ n+
L - DL DL L L - DL
ro finie
Body (p)
L
Avec DL qd vDS d’où iD avec vDS
16
I – Introduction
iD (mA)
triode saturé
vGS = Vtn + 2
1,5
vDS = vGS - Vtn

vGS = Vtn + 1,5
1
ro finie = 1 / pente
ro = DvDS/DiD
vGS = Vtn + 1
0,5
vGS = Vtn + 0,7
vGS = Vtn + 0,5
0 1 2 3 4 vDS (V)
vGS £ Vtn
17
I – Introduction
1 W
iD = kn' (vGS - Vtn ) .(1 + lvDS )
2
2 L
modélisation de l’effet de modulation de L
l = 1 / VA coefficient de modulation de la longueur de canal [V-1]

VA tension d’Early (analogie) [V]
proportionnelle à L
Résistance de sortie : ro
iD (mA) vGS = Vtn + 2
é ¶v ù 1 V
ro = ê DS ú = = A
ë ¶iD û vGS =cte lI D I D vGS = Vtn + 1,5
vGS = Vtn + 1
vGS = Vtn + 0,7
vGS = Vtn + 0,5
0 vDS (V)
-VA = -1/l
18
I – Introduction
4 – Transistor MOS à canal P.
NMOS PMOS
B (gnd) S G D D G S B (Vdd)
p+ n+ n+ p+ p+ n+
n – well (puits)
substrat de type p ( body / bulk )
S S
vSG
G
G vSD B
iD
D D
19
I – Introduction
4 – Transistor MOS à canal P.
S Caractéristiques iD - vSD et iD - vSG

vSG
Reprendre les conditions et équations du NMOS en
G vSD remplaçant vGS par vSG, vDS par vSD, Vtn par –Vtp, et k’n
iD par k’p
k’ p facteur de gain du PMOS [µA/V2]

µp @ µn / 2 ~ 3
Vtp tension de seuil du PMOS (Vtp < 0) [V]
! Le courant iD est pris sortant par le drain du PMOS (entrant pour le NMOS).
20
I – Introduction
Exemples de technologies.
0,35 µm 0,25 µm 0,18 µm 65 nm

NMOS PMOS NMOS PMOS NMOS PMOS NMOS PMOS
tox (nm) 7,5 6 4 1,2

Cox (fF/µm2) … 5,8 8,6 …
µ.Cox (µA/V2) 175 58 267 93 387 86 … …
Vt0 (V) 0,46 -0,6 0,43 -0,62 0,48 -0,45 0,42 -0,36
VDD (V) 3,3 2,5 1,8 1,2 ~ 0,8
Æ Cheveu = 50 – 100 µm
21
I – Introduction
5 – Effet de substrat.
B VS VG VD
Le substrat p est généralement connecté au
gnd
potentiel le plus électronégatif (gnd).
p+ n+ n+
Pour vSB la profondeur du canal est
réduite, pour compenser la diminution de iD
body p
correspondante : vGS
Modélisation :
æ ö
Vt = Vt 0 + g .ç 2f f + v SB - 2f f ÷
è ø
Vt0 tension de seuil pour vSB = 0 [V]
2Æf potentiel d’inversion de surface (0,6~0,7 V) [V]
g facteur d’effet de substrat (» 0,4 V1/2) [V1/2]
Variation de vSB Þ variation de iD
body » 2ème grille

22
I – Introduction
6 – Effets de la température.
Vt - 2mV/°C Þ iD augmente avec T°
k’ dk’/dT < 0 Þ iD diminue avec T°

effet prépondérant
iD diminue avec T°
7 – Qualité de la modélisation.
Equations précédentes = modélisation au 1er ordre, c.-à-d. plutôt inexacte

Adapté à un calcul manuel pour un résultat approché à 10-20% près, ensuite
recours aux logiciels de simulation électrique (spice).
Hors cadre de ce cours :

- conduction en inversion faible (subthreshold),
- effets liés aux longueurs de canal submicroniques.
23
Le MOSFET
II – Le transistor MOS en amplification.

1 – Utilisation en amplification. 1ère qualité amplificateur ?
a. Construction graphique.
iD (mA) vGS = VDD
VDD
RD
vGS
iD Droite de
charge
vD
vGS
VDD vDS (V)

vD = VDD –RD iD vGS £ Vtn
iD = (VDD – vD) / RD 24
II – Le transistor MOS en amplification
vD = f(vGS)
iD (mA)
vD (V)
vGS = VDD off saturé triode
VDD
vDS (V) vGS (V)

0 VDD VDD
vGS £ Vtn
25
vD = f(vGS)
vD (V)
off saturé triode
VDD
vGS (V)
VDD
26
vD (V)
off saturé triode
VDD
vGS (V)
VDD
vgs
t
27
vD (V)
off saturé triode
VDD
vd
vGS (V)
VDD
vgs
t
28
vD (V)
off saturé triode
VDD
vd
vGS (V)
VDD
vgs
En régime saturé vD = f(vGS) » droite

Amplification linéaire
gain = pente
t
29
b. Mise en équations.
vGS = VGS + vgs

VDD
composante composante
continue variable
RD vGS
vgs
iD
VGS
vD
vgs
vGS
VGS
t (s)
Amplification : polarisation en régime saturé (linéarité)
30
1 'W
2
vGS = VGS + vgs
2 L
• pour vgs << 2vOV (l=0)
1 W W
iD = kn' (VGS - Vtn ) + kn' (VGS - Vtn )vgs kn (vgs )
2 1 'W 2
2 L L 2 L
Facteur de non linéarité,
négligeable pour vgs très petit
ID id
courant de composante variable
polarisation
vD = VDD - RD I D - RDid
VD vd
31
• pour vgs << 2VOV , en considérant le régime variable (petits signaux)
transconductance :
i W W
g m = d = kn' (VGS - Vtn ) = kn' (Vov )
v
[A / V ]
gs L L
dépend des grandeurs
continues (DC)
1 W 2 W
ID = k ' .Vov k' (Vov ) 2
c.-à-d. de la polarisation
2 L ID L W
2 = = k ' (Vov ) = gm
VOV Vov L
VOV = VGS – Vtn
g m = 2I D / VOV = 2kn' . W L . I D
gain en tension p.s. :
Av = vd / v gs = - g m RD [V / V ] vd = - RDid Et gm=id/vgs
32
2 – Séparation des régimes continu et variable (DC et AC).
VDD
VDD
RD
RD G i G= 0 iD
vD = VD + vd
iD vgs ID id
vGS
VGS
vD
vgs
S
VGS
33
Par application du théorème de superposition (condition d’application ?)
1 W W
iD = kn' (VGS - Vtn ) + kn' (VGS - Vtn )vgs
2
2 L L
VDD
RD
RD
+
G i g= 0 id
G IG= 0 ID
vgs D
D id
VGS ID vd
VD
S
S
régime DC régime AC
1 W i = g mv
I D = kn' (VGS - Vtn ) d gs
2
2 L W
g m = kn' (VGS - Vtn )
L
34
3 – Modèle équivalent petits signaux du MOS.
Validité : - polarisation en régime saturé,

- vgs petit devant 2Vov ,
- basses fréquences.
i g= 0 id i g= 0 id
G D G D
vgs gm.vgs vgs gm.vgs r0
S S
prise en compte de la modulation

W de longueur du canal
g m = kn' (VGS - Vtn )
L ro = VA / I D
g m = 2I D / VOV = 2kn' . W L . I D
Le choix du point de polarisation fixe les
valeurs des paramètres du modèle p.s.
35
Interprétation graphique de la notion de transconductance :
iD (mA) linéarisation de la caractéristique

autour du point de polarisation
1,5 æ ¶iD ö
g m = pente = çç ÷÷
pt de
polarisation è ¶vGS øvDS =cte
0,5
0
Vtn 1 2 3 vGS (V)
36

1,5 æ ¶iD ö
pt de
vgs
0,5
t
0
Vtn 1 2 3 vGS (V)
37

1,5 æ ¶iD ö
pt de
t
vgs
id
0,5
t
0
Vtn 1 2 3 vGS (V)
38

Intégration de l’effet de substrat dans le modèle (cf. T21) :
id
D
i g= 0
G
B
vgs gm.vgs r0 gmb.vbs
vbs
body » 2ème grille

gmb = c.gm tq c = 0,1 à 0,3
39
Exercice
RG = 10 MW Vtn = 1,5 V VDD

RD = 10 kW k’n(W/L) = 0,35 mA/V2
RL = 10 kW VA = 50 V RD
VDD = 15 V
Cl
RG
CL très grand
Cl
RL vS
vE
Méthode Zin = ? Av = ? VEmax = ?

1. Rechercher le régime de fonctionnement du T
en déduire ID=f(VGS)
2. Exprimer VDS=f(VDD,RD,ID)
3. En déduite ID etVGS de polarisation
4. En déduire alors gm et r0
5. En déduire l’amplification en tension 40
6. Zin et VEmax sans distorsion
Exercice
vE
100 mV
-100 mV
Montage source commune (inverseur)

vDS
Le transistor fonctionne en régime saturé
Av = -4 V/V
4,4 V
4V
1V
t
41
TD2
vE
400 mV
-400 mV
vDS
5,6 V
5,16 V
4V
2,84 V
1V
t
On augmente l’amplification ->
Distorsion !!!.
42
Le transistor quitte le régime saturé
Le MOSFET
III – Polarisation, étude DC.

1 – Importance du choix du point de polarisation.
• choix du régime de fonctionnement du transistor
• réglage des paramètres p.s. (amplification / saturation)
• de l’excursion en sortie (amplification / saturation)
iD (mA)
Pol2
Pol1
VDD vDS (V) 43

III - Polarisation, étude DC
2 – Polarisation de composants discrets.
Les valeurs de Vt, Cox, et W/L varient fortement d’un composant à l’autre
! (y compris pour des composants de même référence).
a. Fixer VGS.
iD (mA)
MOS 1
1,5
MOS 2
ID1 1
0,5
ID2
0 1 2 VGS 3 vGS (V)
Polarisation de mauvaise qualité 44

b. Fixer VG et ajouter une résistance de source.
ID
RS : apport d’une contre-réaction négative
VG
stabilisation de ID
ID
VGS
RS
iD (mA)
MOS 1
1,5
MOS 2
ID1 VG – VGS = RS ID
ID2
ID = – VGS/RS + VG/RS
0,5
v (V)
45 GS
VG
0 1 2 3
Schémas de polarisation :
VDD
VDD VDD
RD
RG1 RD
ID
VG
Vs1
ID Ve
Vs1
Ve VG
RG
Vs2
Vs2 RS
RG2 RS
- VSS
Alimentation simple Alimentation double
46
c. Résistance de contre-réaction grille-drain.
VDD
RD
RG
ID
Ve
VGS
VDS=VGS donc VDS > VGS-Vtn , le transistor est obligatoirement en régime saturé
47
Exercice 2.1 (TD2 p6)
NMOS : VDD = 3,3 V Vtn = 0,46 V k’n = 175 µA/V2
VDD = 3,3 V
Dimensionner le circuit ci-contre afin d'obtenir une

RD polarisation du transistor telle que ID = 100 µA et VD =
ID 1 V.
D A quelle régime de fonctionnement correspond cette
polarisation ?
RS On considère que la modulation de la longueur du

canal est négligeable (l = 0) et on prend W=40µm et
L=1µm.
VSS = -3,3 V
48
VDD = 3,3 V
Donner le potentiel de chacun des nœuds et le

RG1 RD
courant circulant dans chacune des branches de ce
circuit.
On prend RG1 = RG2 = 5 MW, RD = RS = 10 kW,

W = 30 µm, L = 1 µm et l = 0.
Expliquer le choix des valeurs de RG1 et RG2 .

RG2 RS
49
VDD = 3,3 V
Dimensionner ce circuit de façon à avoir VD = 0,1 V.
RD On prend W = 6 µm et L = 1 µm.
Que vaut rDS, la résistance drain source à ce point de

polarisation ?
50
3 – Polarisation par source de courant.

a. principe.
VDD
RD
ID
VG
Ve
RG
ID
- VSS
51
b. Source/Miroir de courant.
VDD
I0
IREF V0
I0
0
Mn1 Mn2
VGS V0
VDD - VGS
Mn1 et Mn2 en régime saturé : I D1 = I REF =
R
I 0 = I D 2 = I REF .
(W / L )2
(W / L )1 Miroir pour Io = IREF
52
I0
Source de courant idéale :
IREF
0 V0
Source de courant MOS :

I0
l ¹ 0 ! ro2 finie pente 1/ro2
Saturation Mn2
IREF
Modèle p.s. :
I0 0 VOV VGS VDD V0

V0 ro2
53
Exercice TD4
Proposer un design permettant de réaliser un miroir de

courant tel que I0 = 100 µA et V0min = 0,3 V (on prendra
arbitrairement L = 2 µm).
VDD
a. Régime de fonctionnement Mn1 ? ID1?
b. Mn2 saturation ? Condition sur V0 ? ID2 ?

R
c. I0 =f(IREF) ? miroir ou source de courant ?
IREF d. Comment fixer IREF ?
I0
Exprimer IREF=f(VDD, R, VGS ,K)
Mn1 Mn2
VGS V0 e. Modulation de longueur de canal (λ≠0 ).
Tracer I0 en fonction de V0 (Mn1 =Mn2)
Rout la résistance de sortie? Comment
l'augmenter ?
Quels sont les paramètres importants
d'une source de courant de bonne qualité54?
Miroirs de courant cascode
Augmentation de la résistance de sortie : source cascode.
VDD
TD 4.3
Rout ?
Condition sur Vo ?
IREF
Rout = gmro2ro3
I0
Vo ≥ 2VGS - Vtn
Mn4 Mn3
réduction de
la dynamique
V0
Mn1 Mn2
VGS
55
Distribution des courants de polarisation dans un circuit intégré :
VDD VDD
Mp1 Mp2 Mp3
IREF
In2
Ip2
RP Mn1 Mn2
-VSS
56
Le MOSFET
IV – Etages amplificateurs élémentaires.

1 – Introduction - étage amplificateur.
• Besoins : Acquisition de grandeurs physiques

– température, pression, humidité, etc.
• Capteur :
– élément actif ou passif dont les caractéristiques varient avec la grandeur
physique
– Variation faibles avec peu d’énergie
• µV, mV, µA, mA, µW, mW
• Nécessité : Amplification
57
IV – Etages amplificateurs élémentaires
Critères de qualité-choix des amplificateurs :
• Linéarité - distorsion :
- Le signal ne doit pas être déformé.
• Bande passante :
- L’amplification doit être constante sur tout le spectre du signal amplifié.
• Forme de l’alimentation disponible :

- Simple ou double.
• Rendement :
- η = puissance utile / puissance consommée.
58
Amplification (en tension) :

Av=δVs/ δVe
vs
Av
VS
VE
CHARGE
ve
Av est linéaire :
vs(0) = ve(0) = 0
vs(∞) = Av.ve(∞)
La réalité est bien différente !!!
59
Alimentations
! apporte l’énergie au système.

! permet la polarisation.
Vdd
U1 +V
U1
V1
AMPV
VSINE
AMPV
BAT1 -V
Simple Double
60
Amplificateur réel : ! défauts Non-linéarité

vs
A1
saturation
e s
VCC
AMPLI
VS
VE
CHARGE Av = δVs/ δVe
VCC
ve
Les choses se compliquent, Vs peut
être : Décalage
- Déformée (non linéarité) (offset)
- Ecrêtée (saturation)
- Posséder une composante saturation
continue (offset)
61
Non-linéarité
Cas d’un amplificateur mono tension : Non-linéarité

vs
vCC saturation
A1
e s
VE VCC
AMPLI
VS Av=δVs/ δVe
CHARGE
VEPOL
VCC/2
vs(t) se déplace autour du point de Décalage

repos, généralement VCC/2 (offset)
vE = VE POL + ve
saturation ve
vS = VCC/2 + vs
vE
62
Non-linéarité
VE POL
Bande passante :
tracée dans le diagramme de Bode.
ω1, ω2 pulsations de coupure à -3dB
Bp = w 2 - w1
20 log V s
V e
-3dB
w1 w2 logw
63
Modèle d’un amplificateur :

amplificateur
Rg +VCC
ie
Ze il
ve Zs
vg vs
source -VEE vL
RL
charge
" Fonction: amplifier la puissance du “signal”

- tout amplificateur est alimentée par une source d’energie externe (ici: VCC et (ou) VEE)
v
" L’entrée de l’amplificateur est caractérisée par son impédance d’entrée Ze = e
ie
" La sortie agit comme une source de tension vs caractérisée par son impédance de sortie Zs
# Zs = résistance de Thévenin équivalent au circuit vu par RL

64
" Gain en tension : amplificateur
Comme Zs ¹ 0 le gain en tension dépend de la charge Rg +VCC

ie
Définitions Ze il
ve Zs
vg vs
vL v
Gain “en circuit ouvert” : Av = = s
ve R =¥ ve source -VEE RL vL
L
charge
Gain “sur charge” : vL RL

AvL = = A
v e RL + Z s v
Gain “composite”: vL Ze
Avc = = AvL
(tient compte de la
résistance de sortie de la
v g Rg + Z e
source) Comme Ze ¹ ¥ , Avc diffère de AvL Expression du gain en dB :
Tension : 20 log|Av|
Courant : 20 log|Ai|
i A Z
" Gain en courant : Ai = L = vL e Puissance : 10 log|Ap|
ie RL
v i
" Gain en puissance : A p = L L = Avc × Ai
v g ie 65
amplificateur
ve Rg +VCC
" Impédance d’entrée : Ze = ie
ie
Ze il
ve Zs
vg vs
source -VEE vL
RL
charge
vx
" Impédance de sortie : Zs =
ix v g =0
Rg +VCC
ie
ix
ve Ze
vg=0 vs Zs
source vx
-VEE
66
# L’amplificateur “idéal” :
" Gains indépendants de l’amplitude et de la fréquence (forme) du signal d’entrée
" Impédance d’entrée élevée $ peu de perturbation sur la source
" Impédance de sortie faible $ peu d’influence de la charge
# La réalité...
Domaine de linéarité : distorsion du signal pour des amplitudes trop élevées

Nonlinéarité des caractéristiques électriques des composants
la tension de sortie ne peut dépasser les tensions d’alimentation
Bande passante limitée : le gain est fonction de la fréquence du signal

capacités internes des composants
condensateurs de liaison
Impédances d’entrée (sortie) dépendent de la fréquence
67
Distorsion harmonique :
fondamental
système
H2
fondamental
non linéaire DC H3
…
f f (MHz) f 2f 3f f (MHz)
Taux de distorsion harmonique (Total Harmonic Distorsion) :
åa 2
k åa
k ³2
2
k
Veff , harmoniques
THD = k ³2
2
= =
a 1 a1 Veff , fondamental
avec a1 : valeur efficace du fondamental

ak : valeur efficace de l’harmonique de rang k
68
Défauts sur les impédances :
• Un amplificateur idéal :
– Ne consommerait aucune énergie en entrée : résistance

d’entrée ∞ quelque soit la fréquence.
– Pourrait produire une puissance infinie: résistance de sortie

nulle quelque soit la fréquence.
– ON NE SAIT PAS FABRIQUER CELA
69
Modèles réels des amplificateurs :
Rs
v i
A º s
i i Aº s
v
i
i
v e s
e is = 0 Re e vs = 0
v e
Re Av vv e
s
Ai
i e Rs
Reº
v e
tension i e courant
Rs ºv s
ve =0
i s
Rs
i s i e
i ie v
v Re Gv Rs Gm º s
Ri v Rm º s
e m e
v e vs = 0
Re m e
s i e is = 0
70
transconductance transrésistance
Couplage entre étages – association de plusieurs types d’amplificateurs :

Objectif
Coupler plusieurs “étages” pour améliorer les propriétés du circuit...

Exemple : Amplificateur avec
- gain en tension élevé
- faible distorsion
- bonne stabilité (thermique, dispersion)
- impédance d’entrée élevée
- impédance de sortie faible
Solution possible : " stabilité et faible distorsion « ampli stabilisé
" gain élevé « plusieurs étages en cascades
" Ze élevée « étage à forte impédance d’entrée
" Zs faible « étage à faible impédance de sortie
Difficultés du couplage : % Polarisation de chaque étage

% Gain sur charge : chaque étage “charge” l’étage précédent
% Réponse en fréquence de l’ensemble (cf. couplage capacitif) 71
Couplage et adaptation d’impédance :
L’adaptation d’impédance doit être vu sous deux aspects :

- Associer des circuits
- Transmettre une puissance maximal
- On cherche à optimiser Rg et RL
En entrée : on cherche ve = vg, cette condition sera d’autant Re

plus satisfaite que Rg sera petite devant Re Ve = Vg
Re + Rg
En sortie : On souhaite transmettre le maximum de puissance à

la charge (un haut parleur par exemple), une approche intuitive
amène à penser que RL doit être la plus petite possible (IL max)
…
72
Adaptation d’impédance en puissance :

RL
VL = Vs
RS
RL + RS
VS
VL2 VS2 .RL
P=
RL
RL P=
( RL + Rs ) 2
dP Rs - RL
= VS .
2
dRL ( RS + RL ) 3
P dans RL est max pour

RL=RS
En vert : P/PMax=f(RL/RS)
En rouge : le rendement PRL/PVS 73

RL/RS
Exercice
Un capteur délivre un signal de tension efficace Veff = 10mV et possède une impédance interne rg = 500W.
Ce signal est destiné à attaquer un haut-parleur (HP) d’impédance 10W.
1. Quelle est la puissance fournie au HP par le capteur quand ils sont directement connectés ?
Le tableau suivant donne les caractéristiques de 2 types d’amplificateurs disponibles :
Impédance d’entrée Amplification en tension Impédance de sortie

ri Av r0
Type I 106 W 50 5 kW
Type II 106 W 1 10 W
2. Quelle tension efficace faut-il fournir en entrée de chacun des deux amplificateurs pour délivrer une
puissance de 10W au HP ?
3. On dispose de plusieurs amplificateurs de type I et II. Quel montage permet de délivrer une
puissance de 10 W au HP à partir du capteur ?
74
2 – Amplificateur source commune.

a. Discret.
VDD VDD
RG1 RD
Cl2
il
Cl1
Rg ie
vg vl RL
ve
RG2 RS
Cdec
générateur charge
Amplificateur source commune
Cdec : capacité de découplage (qqs 10aines µF)

Rôle, comportement ?
Cl1 , Cl2 : capacités de liaison (qqs 10aines µF)
75
Schéma équivalent petits signaux :
Rg ie G i g= 0 id D il
vg
RG1//RG2
vgs gm.vgs r0
ve RD RL vl
Zs
Ze
S
Impédance d’entrée : Gain en circuit ouvert :
Ze = ve / ie = RG1//RG2 vl
Av = = - g m (r0 // RD ) < 0
ve RL =¥
Impédance de sortie :
Gain en charge :
Zs = r0//RD
vl
AvL = = - g m (r0 // RD // RL )
ve
Gain composite :
vl RG1 // RG 2
Avc = =- g m (r0 // RD // RL )
vg ( RG1 // RG 2 ) + Rg 76
Amplificateur source commune avec résistance de source non découplée :
VDD VDD
RG1 RD
Cl2
il
Cl1
Rg ie
vg vl RL
ve
RG2 RS
générateur charge
Cdec
RS2
Amplificateur source commune avec

résistance de source
77
Amplificateur source commune avec résistance de source : (modèle PI)
Rg ie G i g= 0 id D il
vg RG1//RG2
vgs gm.vgs r0
ve RD RL vl
Zs
Ze
S
Rs
Pour simplifier :
r0 très grand devant Rs et RD
RL très grand devant RD
- g m RD
Montrer que : Av =
1 + g m RS
RS : résistance de dégénérescence ! diminution du gain et amélioration de la linéarité

(Av est moins sensible aux variations de gm )
78
Amplificateur source commune avec résistance de source ( MODELE T):
id D il
gm.vgs vl
Rg ie i g= 0 RD RL
G
vg 1/gm
RG1//RG2
vgs
ve
S
RS Utilisation modèle en T
r0 négligée
- g m RD
Av =
1 + g m RS
RS : résistance de dégénérescence ! diminution du gain et amélioration de la linéarité
79
2 – Amplificateur source commune.
b. A charge active (intégré).
En technologie intégrée (microélectronique) : difficulté à intégrer des résistances élevées
VDD
VDD
VSG
I Mp1
v2
Mp2
i i
IREF
ve Mn1
vs ve Mn1
vs
Av = -gm1.(r01//r02) (d’après RD = r02)

80
r02 élevée
Exercice 5.1
Vtp = -0,6 V k’p = 58 µA/V2
Dessiner le schéma équivalent petits signaux de ce
VDD montage et calculer le gain en tension
correspondant en fonction de gm1, r01 et r02.
VSG
En supposant que Mn1 et Mp2 aient la même
Mp1
v2 tension d'Early VA, exprimer Av en fonction de VA,
Mp2
(W/L)Mn1 et de IREF.
i
IREF Dimensionner le montage source commune afin

d'obtenir un gain en tension de 40 dB. On impose
ve vs
Mn1 une même longueur de grille L = 2 µm pour tous
les transistors, cette longueur correspondant (très
approximativement) à une tension d'Early VA de
l'ordre de 20 V pour les PMOS et NMOS, une
intensité IREF = 20 µA et une plage de
fonctionnement symétrique pour vS.
81
3 – Réponse en fréquence.
a. Capacités internes.
• effet capacitif de la grille
• capacités liées aux jonctions PN substrat-source et substrat-drain

(polarisées en inverse)
4 capacités à ajouter au modèle p.s. : Cgs, Cgd, Cdb, Csb
Modèle p.s. HF simplifié (S et B directement reliés, Cdb négligé) :

pour une analyse manuelle
Cgd
id
G D
Cgd qqs fF
vgs Cgs gm.vgs r0
Cgs qqs 10aines fF
82
b. Réponse en fréquence de l’amplificateur source commune.
VDD VDD
RG1 RD
Cl2
C gd il
Cl1
Rg ie
vg vl RL
ve
RG2 RS
Cdec
générateur charge
Amplificateur source commune
- capacités internes Þ chute du gain aux HF (i.e. coupure haute)

Cgd "court-circuite" le transistor
- capacités de découplage et de liaison Þ chute du gain aux BF (i.e. coupure basse)

83
b. Réponse en fréquence de l’amplificateur source commune.
Av (dB)
3 dB
fb fH f (Hz)
• fréquence de coupure haute :

1
fH =
2p [Cgs + Cgd (1 + g m (r0 // RD // RL ))].(Rg // RG1 // RG 2 )
• fréquence de coupure basse :

gm
fb =
2p .Cdec 84
Le MOSFET
V – Interrupteur MOS. 1 – Introduction.

VDD
RD - vGS = 0 Þ vD = VDD
MOS bloqué
iD
inverseur NMOS
- vGS = VDD Þ vD » 0
MOS passant (triode)
vD
vGS
iD (mA) vGS=VDD
vD (V)
off saturé triode
VDD
MOS bloqué
MOS passant
droite de
charge
MOS passant
MOS bloqué v (V)
0 VDD
85GS
vGS=0 VDD vDS (V)
V – Interrupteur MOS
2 – Inverseur logique CMOS (complementary MOS).
• vE = 0 :
VDD
NMOS bloqué (vGS=0) VDD
PMOS
PMOS
NMOS
vE vS
PMOS passant (vSG=VDD) vE = 0 vS = VDD
NMOS
NMOS
PMOS
86
• vE = VDD :
VDD
NMOS passant (vGS=VDD) VDD
PMOS
PMOS
NMOS
vE vS
PMOS bloqué (vSG=0) vE = VDD vS = 0
NMOS
NMOS
PMOS
87
Puissance consommée.
En statique :
VDD
iDP = iDP = i = 0
PMOS PMOS
Þ pas de puissance consommée
iDP
i En dynamique :
au moment du passage des
iDN MOS de l’état passant à l’état
vE CL vS bloqué et inversement ils sont
NMOS NMOS traversés par le courant de
charge-décharge de CL
Þ Dissipation de puissance par
effet Joule (dans les MOS)
Dissipation de puissance (dynamique) dans les circuits numériques :

2
PD µ f .C LVDD
88
3 – Exemple - allumage d’une diode électroluminescente.
ID=28mA , VF=2v
Analyser qualitativement les graphes
-Expliquer les saturations (A)
-Les changements de pente (B) A
-La forme de l’onde (C)
B
calculer RD RD
D1 C
D1(A)
LED-RED
D1(K)
Q1 VCC
Q1(G) Q1(G) VN2222LL 5v
2
89

Mecanique Des Fluides 2016

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Mecanique Des Fluides 2016

Transféré par

Droits d'auteur :

Formats disponibles

ISMIN 1A 2020-21

Le transistor MOS à effet de champs - MOSFET

J.-M. Dutertre, B. Dhalluin, C. Dupaty

zone du canal L longueur du canal [µm]

W largeur du canal [µm]

MOSFET : Metal Oxide Semiconductor Field Effect Transistor 2

Body ( B ) Source ( S ) Grille ( G ) Drain ( D )

substrat de type p ( body / bulk ) Métal

pour vSB = 0 pour vSB ¹ 0

Composants discrets : électronique de puissance

Electronique intégrée : composant "roi " de la micro-électronique

Technologie caractérisée par Lmin de grille

outils de conception informatisés : CAO

Les aspects théoriques de l’établissement de la caractéristique iD – vDS en fonction

Le courant de grille sera considéré nul : iG » 0 5

Pour vGS £ 0 : Transistor bloqué

Vtn : tension de seuil du NMOS (qqs 100aines mV)

Le substrat (body) est toujours connecté au potentiel le plus électronégatif (la

∀vD pour vG = 0 iD est nul

vG > 0 repousse les trous libres de la zone de canal vers le substrat.

VG > 0 VD = VDS > 0

Un courant iD circule entre le drain et la source.

VG > 0 VD = VDS > 0

vGS vGS - vDS

L’épaisseur du canal dépend de la différence de potentiel entre la grille et le substrat :

le canal a une forme penchée, sa résistance augmente avec vDS

k’n = µnCox facteur de gain NMOS [µA/V2]

vGS = Vtn + 0,7

vGS = Vtn + 0,5

iD (mA) Zone linéaire du régime triode

0 200 vDS (mV)

VG > 0 VD = VDS > 0

Plus précisément la largeur du canal dépend de la tension appliquée sur la grille en

vDS = vGS - Vtn

1 vGS = Vtn + 1,5

vGS = Vtn + 0,7

vGS = Vtn + 0,5

Vtn : tension de seuil du NMOS (qqs 100aines mV) 15

Régime triode : vGS ≥ Vtn et vDS ≤ vGS – Vtn

Source ( S ) Grille ( G ) Drain ( D )

Régime saturé : vGS ≥ Vtn et vDS = vGS – Vtn

vDS = vGS - Vtn

vGS = Vtn + 0,5

l = 1 / VA coefficient de modulation de la longueur de canal [V-1]

vGS = Vtn + 0,7

vGS = Vtn + 0,5

S Caractéristiques iD - vSD et iD - vSG

k’ p facteur de gain du PMOS [µA/V2]

Vtp tension de seuil du PMOS (Vtp < 0) [V]

0,35 µm 0,25 µm 0,18 µm 65 nm

tox (nm) 7,5 6 4 1,2

Variation de vSB Þ variation de iD

body » 2ème grille

Vt - 2mV/°C Þ iD augmente avec T°

k’ dk’/dT < 0 Þ iD diminue avec T°

Equations précédentes = modélisation au 1er ordre, c.-à-d. plutôt inexacte

Hors cadre de ce cours :

II – Le transistor MOS en amplification.

iD (mA) vGS = VDD

VDD vDS (V)

vDS (V) vGS (V)

En régime saturé vD = f(vGS) » droite

vGS = VGS + vgs