See discussions, stats, and author profiles for this publication at: https://www.researchgate.

net/publication/260182895

Etude et Conception d'un Mélangeur à Double Grille DG-MOSFET en

Technologie CMOS 65nm pour des Applications à 60 GHz

Conference Paper · March 2009

CITATION READS

1 1,108

3 authors, including:

Ahmed El Oualkadi Khalid Faitah

Abdelmalek Essaâdi University Cadi Ayyad University
129 PUBLICATIONS   390 CITATIONS    19 PUBLICATIONS   54 CITATIONS   

SEE PROFILE SEE PROFILE

Some of the authors of this publication are also working on these related projects:

Study of Waveguide Components Made by Metal Additive Manufacturing Technology (DMLS) View project

LNA And mixer conception with 65nm cmos technology View project

All content following this page was uploaded by Ahmed El Oualkadi on 14 February 2014.

The user has requested enhancement of the downloaded file.

 TELECOM 2009 & 6ème JFMMA
March 11-13, 2009 – Agadir MAROC

ETUDE ET CONCEPTION D’UN MELANGEUR A DOUBLE GRILLE

DG-MOSFET EN TECHNOLOGIE CMOS 65NM POUR DES
APPLICATIONS A 60 GHZ
Ahmed El Oualkadi, Khalid Faitah, Abdellah Ait Ouahman
Laboratoire de Microinformatique, Systèmes Embarqués et Systèmes sur Puces
Université Cadi Ayyad, Ecole Nationale des Sciences Appliquées, Marrakech, Maroc
ahmed.eloualkadi@ieee.org

Résumé : Cet article présente un travail qui consiste à étudier la faisabilité de la conception d’un mélangeur de
fréquence en technologie CMOS 65 nm pour des applications autour de la bande de 60 GHz. L’architecture
proposé consiste à un mélangeur double grille isolée permettant d’avoir des entrées séparées pour la fréquence
radio (RF) et la fréquence de l’oscillateur local (OL). Les résultats obtenus montrent l’intérêt de ce mélangeur
pour les applications de communications sans fil à 60 GHz. Ces résultats sont comparés avec l’état de l’art de
dernières réalisations dans ce domaine.

Mots clés: Mélangeur de fréquence, cascode, gain, paramètres S, simulation, conception, CMOS.

nm pour des applications à 60 GHz. Les résultats

1. Introduction obtenus, après adaptation de ports RF et OL affichent
une valeur de gain de conversion de -0.4078 dB, un
Actuellement le développement du marché des facteur du bruit de 24.07 dB, un point de compression
télécommunications au sens large se caractérise par à 1-dB égal à 1.264 dBm, un point d’interception
une recherche effrénée de performances maximums à d’ordre 3 de l’ordre de 10.37 dBm et une
des coûts minimums tout en respectant les normes des consommation de 8.5 mW, ceci pour une fréquence
standards de communications sans fils [1-3]. La OL égale à 50 GHz. L’isolation la plus critique dans
réduction des coûts passe par l’intégration d’un les mélangeurs étant OL-RF, elle traduit en fait les
maximum de fonctions au sein du système d’émission fuites de puissance de OL vers RF, nous avons trouvé
et de réception radiofréquence. Dans ce contexte, les une valeur de l’ordre de -30.85 dB. Ces résultats
technologies à base de silicium sont généralement les révèlent une bonne potentialité de la technologie
plus utilisées étant donné que le silicium reste inégalé CMOS 65nm et justifient la fiabilité de ce mélangeur
aussi bien en terme de capacité d’intégration des pour les applications à 60 GHz.
fonctions numériques qu’en terme de capacité de
production. Face à l’évolution de ce marché et à
l’amélioration permanente des performances des 2. Architecture du mélangeur proposé
systèmes de communication, les normes se La structure d’un mélangeur à double grille isolée
multiplient, les débits augmentent et de nouvelles DG-MOSFET, est représentée à la figure 1.
gammes de fréquences sont utilisées. Dans le
domaine des circuits intégrés analogiques rapides, le
choix des technologies utilisables est principalement
dicté par le rapport entre la fréquence de travail et la
fréquence de transition. Il n’y a pas longtemps, seuls
les procédés technologiques permettant d’atteindre
des fréquences de transitions de plusieurs dizaines de
gigahertz étaient l’arséniure de galium (AsGa). A nos
jours, grâce aux progrès continus de la lithographie,
les procédés CMOS inférieurs à 130 nm, ont aboutit à
des valeurs de fréquence de transition comparables à
celles des meilleurs procédés bipolaires siliciums et
AsGa.
C’est dans ce contexte que s’inscrit le travail de ce
présent article dont l’objectif terminal est la Figure 1. Architecture du mélangeur à double grille
conception d’un mélangeur en technologie CMOS 65 isolée.
TELECOM 2009 & 6ème JFMMA

Le signal radiofréquence (RF) est appliqué à la Le gain de conversion étant défini comme suit :
grille de bas du FET et le signal de l’oscillateur local |V (t)|à ( )
(OL) à la seconde grille en haut. Le montage peut être Gain de conversion =
|V (t)|à ( )
réalisé avec deux transistors en cascode.
2
π R g _ V
Dans cette hypothèse, le transistor inférieur opère GC =
dans la région de saturation et fournit une V
transconductance gm qui est fonction de la tension du Donc le gain de conversion du mélangeur est [4] :
drain du transistor M_RF, contrôlé par le signal OL 2
qui lui opère dans la zone linéaire et travaille en GC = g _ R
π
commutation (Switch), suivant le signal OL.
Avec, Rout est la résistance de sortie qui peut être
Pour un bon fonctionnement du mélangeur, les calculée en utilisation le modèle petit signal du
conditions suivantes doivent être vérifiées : transistor.
- De petites dimensions pour le transistor M_OL, afin
qu’il ait un bon comportement en commutation. 4. Conception du mélangeur et résultats
- Le transistor M_OL doit avoir un mode commun, Dans ce paragraphe nous allons développer la
proche ou égal à son Vth, afin d’exploiter au mieux conception et les résultats obtenus par ce mélangeur
l’excursion de la tension OL et avoir une meilleure autour de 60 GHz. La technologie CMS 65 nm est
commutation. utilisée pour la conception permettant de réduire les
niveaux de tension et ainsi avoir une consommation
- Le transistor M_RF doit opérer dans la zone de optimisée.
saturation pour avoir une transconductance
importante. 4.1 Paramètres S :
- Le transistor M_OL doit être dans la zone linéaire. La méthodologie de simulation des paramètres S
est décrite sur la figure 2.
3. Calcul du gain de conversion
On considère les expressions des signaux OL et
RF le courant à la sortie du mélangeur et donc :
IF(t)=Id(t) signe[VLO(t)]
Avec :
π 1
signe[V (t)] = cos(ω t) − cos(3ω t)
4 3
1
+ cos(5ω t) + ⋯ .
5
Et I (t) = I + g _ V cos (ω t)

On obtient alors :
4
I (t) = {I + g V cos (ω t)} cos(ω t)
π
1 1
− cos(3ω t) + cos(5ω t) + ⋯
3 5
4
I (t) = I cos(ω t)
π
2 Figure 2. Les ports du mélangeur DG-MOSFET ainsi
+ g V [cos ((ω − ω )t) que les paramètres S à évalués.
π
− cos ((ω + ω )t)] + ⋯
Avec : VIF(t)=Rout IF(t) La figure 3 montre les résultats de simulations des
4
V (t) = I R cos(ω t) différents paramètres S, donnant l’adaptation du
π
2 circuit dans une gamme de fréquence allant de 51 à
+ R g V [cos ((ω − ω )t) 70 GHz. On remarque que l’adaptation est optimale à
π
− cos ((ω + ω )t)] + ⋯
la fréquence centrale 60 GHz.
TELECOM 2009 & 6ème JFMMA
(a)
(b)
Figure 3. Simulation de paramètres de réflexion :
(a) à l’entrée RF (S11) et (b) à l’entrée OL.
4.2 Gain et non-linéarité du mélangeur
La figure 4 montre l’évolution du gain de
conversion en fonction de la puissance d’entrée. Pour
de faibles puissances d’entrée, le gain atteint sa
valeur maximale -0.4078 dB et commence à diminuer
à partir d’une puissance d’entrée de -15 dBm. En
effet, une augmentation de l’amplitude du signal RF
engendre un éloignement du transistor M_RF de la
zone de saturation, affectant ainsi son gm, et, par la
suite, le gain de conversion.
P_RF=-33dBm
Figure 4. Gain de conversion en fonction de la puissance
d’entrée.
Le point de compression à 1-dB est une figure de
mérite importante qui caractérise le niveau pour
lequel toute augmentation de la puissance du signal
d’entrée résulte en une diminution de 1-dB du gain.
Pour simuler cette caractéristique, la puissance RF a
été variée entre –40 et 20 dBm. Le résultat est donné
à la figure 5, où l’on note une puissance d’entrée
égale à Pin_dB = 1.264 dBm. Il faut noter que ce
résultat est obtenu pour une puissance OL de 0 dBm.
OP1_DB= -3.4174E+01dBm
1dB
Pin_1dB =1.264 dBm
Figure 5. Point de compression à 1-dB du mélangeur pour
une puissance OL égale à 0 dBm.
L’évaluation du point d’interception d’ordre 3
(IP3) est effectuée avec deux signaux RF d’entrée à la
fréquence 60 GHz et (60 GHz + 10 MHz),
respectivement (Δf = 10 MHz). La puissance de ces
deux signaux est égale à –33 dBm (≈5mv). La figure
III-26 illustre le résultat de simulation en sortie du
mélangeur pour une puissance OL de 0 dBm. Les
points d’interception d’ordre 3 (IP3) et (IM3) sont
alors, après la simulation:
IM3=8.6747E+01 dBm
Sachant que : IIP3=0.5*IM3 + P_RF
IIP3=1.0374E+01 dBm
Lorsque la différence (espacement) de fréquence
entre les deux signaux d’entrée est faible, IM3 et IIP3
diminuent et il sera, par la suite, difficile de filtrer le
signal.
-77.43365-(-164.18115)
= 86.7475 dBm
Figure 6. IM3 pour Δf=10MHz et une puissance RF égale
à -33 dBm
 TELECOM 2009 & 6ème JFMMA

Le tableau 1 résume les résultats de toutes les Références

performances du mélangeur comparés avec l’état de
l’art des récentes publications. Ces résultats sont
obtenus en tenant compte de l’adaptation des ports
RF et OL à 50 Ω et avec une fréquence OL égale à 50
GHz. Le gain de conversion est égal à -0.4078 dB, le
facteur bruit est égal à 24.07 dB, le point de
compression en 1-dB est égal à 1.264 dBm, le point
d’interception d’ordre 3 est égal à 10.37 dBm et la
consommation en puissance est égale à 8.5 mW.
L’isolation la plus critique dans les mélangeurs est
entre OL et RF. Cette isolation se traduit par des
fuites du port OL au port RF. Cette isolation est égale
à -30.85 dB. Tableau 1 montre également la
simulation de paramètres S11 et S22. En comparant
ces performances, notre mélangeur peut se placer
bien dans l’état de l’art des mélangeurs à 60 GHz
[2-5].
Parameters [2] [3] [5] This
work
[1] Stephen A. Maas, “Microwave Mixers” Artech
House, 1986.
[2] Emami, S., Doan, C.H., Niknejad, A.M., and all,
“A 60-GHz down-converting CMOS single-gate
mixer” IEEE RFIC 2005.
[3] Lai, I.C.H. and all, “60-GHz CMOS Down-
Conversion Mixer with Slow-Wave Matching
Transmission Lines” IEEE Asian Solid-State
Circuits Conference, 2006.
[4] D. Leenaerts, J. Van der Tang, Cicero S.
Vaucher, Circuit Design for RF Transceivers,
Kluwer Academic Publishers, pp : 122 – 128,
2001.
[5] B. M. Motlagh, S. E. Gunnarsson, M. Ferndahl
and H. Zirath, "Fully Integrated 60-GHz Single-
Ended Resistive Mixer in 90-nm CMOS
Technology," IEEE Microwave and Wireless
Components Letters, vol. 16, issue 1, pp. 25-27,
Jan. 2006.

Voltage supply (V) - - - 1.2

Freq_RF (GHz) 60 60 60 60
Freq_IF (GHz) 2 4 2-6 10
Power consumption - - - 8.5
(mW)
Conversion gain (dB) -2 -1.2 -11.6 -0.4078

1 dB c. p. (dBm) -3.5 0.2 6.0 1.264

IIP3 (dBm) - - - 10.37
Noise figure (dB) - - - 24.07

Isolation: - LO-RF - - - -30.85

- LO-IF -42.56
S11 (dB) - - - -11.354

S22 (dB) - - - -25.556

Technology (nm) 130 90 90 65

Conclusion
Le présent travail a montré la faisabilité de la
conception d’un mélangeur MOSFET à double grille
en technologie CMOS 65 nm. Le mélangeur conçu
montre un bon gain de conversion si l'on considère
que la tension d'alimentation ne dépasse pas 1.2 V
avec une consommation de puissance de 8.5 mW. Ces
résultats montrent un bon potentiel de la technologie
CMOS 65 nm et justifier la fiabilité de ce mélangeur
pour les applications sans fil dans une bande de
fréquences autour de 60 GHz.

View publication stats