Vous êtes sur la page 1sur 15

UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA

FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADORES

 Un contador es un registro que pasa por una secuencia predeterminada de estados al


aplicársele pulsos de reloj.
 Básicamente, son circuitos capaces de contar los impulsos que llegan por una línea. El
valor de la cuenta se expresa mediante un código, que en la mayoría de los casos es
binario natural, y a veces, BCD. Los impulsos de entrada que son capaces de detectar son
los flancos de la señal de entrada.
 Dado que el estado del contador debe cambiar cuando llega un flanco de la señal de
entrada, se utilizan biestables T para construir los contadores, conectando la línea con los
impulsos a contar a la entrada de reloj. También podemos utilizar biestables J-K.

TIPOS DE CONTADORES
♦ Atendiendo a la forma de propagarse la señal de reloj internamente
o Contador asíncrono (contadores con propagación)
o Contador síncrono con acarreo serie
o Contador síncrono con acarreo paralelo
♦ Atendiendo al sentido de conteo
o Contador hacia arriba (ascendentes)
o Contador hacia abajo (descenentes)
o Contador en ambos sentidos, no simultáneos
♦ Atendiendo al código que cuentan
o Binario (natural)
o BCD
o En anillo
o En Gray
o Jonson
♦ Atendiendo a la posibilidad de preselección
o Contador con carga en paralelo
o Contador con puesta a cero inicial solamente

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADORES ASÍNCRONOS

 Si el contador es asíncrono sólo se utilizan biestables sin ninguna puerta lógica adicional.
 Implementación:

o La entrada de reloj al contador sólo se conecta al primero de ellos (el de menor


peso).
o La salida de estado de cada biestable (Q) ó la complementaria (/Q) se conecta con
el reloj inmediato posterior.
o Las entradas de datos de los biestables (J-K ó T) se conectan a un “1” fijo

CONTADORES ASÍNCRONOS: ASC. DE 4 BITS

CONTADORES ASÍNCRONOS: DESC. DE 4 BITS

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADOR ASÍNCRONO ASC/DESC

Es necesario incorporar una entrada externa ASC/DESC para elegir el sentido de la cuenta:
ascendente o descendente.

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADORES SÍNCRONOS

 La señal externa de reloj está conectada a todos los biestables, por lo tanto, los activa a
todos de manera simultánea.
 Implementación:

o La entrada de reloj al contador se conecta a las entradas de reloj de todos los


biestables.
o La entradas de datos (J-K ó T) del biestable de menor peso se conecta a un “1” fijo
.
o Se precisan puertas adicionales para implementar la lógica que indique cuando
deben cambiar su estado los biestables.

CONTADOR SÍNCRONO ASCENDENTE DE 4 BITS

CONTADORES MÓDULO N

 El módulo de un contador es el número de cuentas distintas que realiza dicho contador.


 Para implementar un contador de módulo N, se elige un contador con n bits (ascendente o
descendente, según proceda) tal que: 2n-1<N<2n (eliminando las cuentas sobrantes,
añadiendo lógica combinacional).
 Por ejemplo, para implementar un contador asíncrono módulo diez ascendente o
contador de décadas, que cuente los diez dígitos decimales se necesita:

o un contador ascendente de cuatro bits, ya que 24- 1<10<24 , y se añade la lógica


combinacional requerida.

Ej. Asíncrono mod 10

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

Tabla de Estados del Cont. Asíncrono mod 10

CONTADOR BINARIO UP/DOWN MÓDULO 8 CON SEÑAL DE CE

CONTADOR BINARIO UP/DOWN MÓDULO 8 CON SEÑAL DE CE

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADOR BINARIO UP/DOWN MÓDULO 8 CON SEÑAL DE CE Y DE LD

OTROS EJEMPLOS DE CONTADORES SÍNCRONOS

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

DISEÑO DE CIRCUITOS SECUENCIALES.

 En los circuitos secuenciales, las salidas dependen no sólo de las entradas actuales, sino
también de su historia pasada. Esto es, las salidas actuales dependen de la secuencia de
valores lógicos en las entradas. Estos circuitos lógicos se denominan Secuenciales.
 Cada etapa que atraviesa un circuito secuencial se denomina Estado. En cada estado el
circuito almacena un recuerdo de su historia pasada, para saber que hacer a continuación.
 Un circuito secuencial esta formado por una etapa de lógica combinacional, y una etapa de
memoria (Flip-Flops), como se muestra en la figura. En un circuito secuencial sincronizado,
hay una entrada de reloj en la etapa de memoria.

Para el correcto funcionamiento del circuito se requiere la información almacenada en la etapa de


memoria, así como las entradas de la lógica combinacional (I0, I1,..Im). en cualquier instante de
tiempo, la memoria se encuentra en un estado denominado estado actual, y avanza al estado
siguiente con un impulso de reloj determinado por las condiciones del estado siguiente.

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

DISEÑO DE UN CONTADOR BÁSICO EN CÓDIGO GRAY


Paso 1: Diagrama de Estados

Se debe pensar en la secuencia de operaciones por las que debe progresar el sistema. En este
proceso de pensamiento se debe tener en cuenta las salidas que se necesitan que el sistema
genere. Luego en primer lugar se describe el contador mediante un diagrama de estados, que
muestra la progresión de estados por los que el contador avanza cuando se aplica una señal de
reloj. Como ejemplo se muestra en la figura, un diagrama de estados de un contador básico en
código Gray de 3 bits.

Este circuito particular no tiene ninguna entrada aparte de la de reloj, y ninguna otra salida más que
las que se toman en cada Flip-Flop del contador.
Como el contador tiene 8 estados, se necesitan 3 Flip-Flops. Posteriormente se asocian los
estados A, B, C, D, E, F, G, H con los estados de los Flip-Flops 000, 001, 011, 010, 110, 111, 101,
100. A esta asociación se la denomina asignación de estados. De forma bastante general,
asignaciones diferentes de estados en un sistema secuencial conducen a circuitos lógicos
diferentes, algunos de los cuales son mejores (más simples o más económicos).

Paso 2: Tabla del Estado siguiente

Una vez que se define el circuito secuencial mediante un diagrama de estados, el segundo paso es
obtener la tabla del estado siguiente, que enumera cada estado del contador (estado actual) junto
con el correspondiente estado siguiente. El estado siguiente es el estado al que el contador pasa
desde su estado actual, al aplicar un impulso de reloj. La tabla del estado siguiente se obtiene a
partir del diagrama de estados.
Estado actual Estado Siguiente
Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 1
0 0 1 0 1 1
0 1 1 0 1 0
0 1 0 1 1 0
1 1 0 1 1 1
1 1 1 1 0 1
1 0 1 1 0 0
1 0 0 0 0 0
Paso 3: Tabla de Transición de Estados

A continuación se realiza la tabla de transición de estados para el Flip-Flop J-K. Se enumeran


todas las posibles transiciones de salida, mostrando como evoluciona la salida Q del Flip-Flop al
pasar de los estados actuales a los estados siguientes. QN es el estado presente en el Flip-Flop
(antes de un pulso de reloj) y QN+1 es el estado siguiente (después del pulso de reloj). Para cada
transición de salida, se indican las entradas J y K que dan lugar a la transición. Las X indican
condiciones indiferentes (la entrada puede ser un 0 o un 1).

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

Transiciones de salida Entradas del Flip-Flop


QN QN+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

Al diseñar el contador se aplica la tabla de transición de estados a cada Flip-Flop, la cual esta
basada en la tabla del estado siguiente. Por ejemplo para el estado actual 000, Q 0 pasa del estado
actual 0 al estado siguiente 1. Para que esto ocurra, J 0 tiene que ser 1 y es indiferente el valor que
tome K0. A continuación, el estado actual de Q1 es 0 y permanece en 0 en el estado siguiente. Para
esta transición, J1 = 0 y K1 = X. Por último el estado actual de Q2 es 0 y permanece en 0 en el
estado siguiente. Por lo tanto J2 = 0 y K2 = X.
Paso 4: Diagramas de Karnaugh

Los diagramas de Karnaugh se utilizan para determinar la lógica requerida para las entradas J y K
de cada Flip-Flop del contador. Se debe utilizar un diagrama de Karnaugh para la entrada J y otro
para la entrada K de cada Flip-Flop. En este procedimiento de diseño, cada celda del diagrama
representa uno de los estados actuales de la secuencia del contador.
A partir de los estados J y K de la tabla de transiciones, se introduce un 1, un 0 o una X en cada
celda de la tabla correspondiente al estado actual, dependiendo de la transición de salida Q de
cada Flip-Flop en particular. Para ilustrar este procedimiento se muestra en la figura dos valores de
entrada para las entradas J0 y K0 del Flip-Flop menos significativo (Q0).

El mapa completo de los tres Flip-Flops del contador se muestra en la figura. Las expresiones para
las entradas J y K de cada Flip Flop son:
J 0 = Q 2 ⋅ Q1 + Q 2 ⋅ Q1 = Q 2 ⊕Q1

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

K 0 = Q 2 ⋅ Q1 +Q 2 ⋅ Q1 = Q 2 ⊕Q1
J 1 =Q 2 ⋅ Q 0
K 1 = Q 2 ⋅ Q1
J 2 =Q1 ⋅Q 0
K 2 =Q1 ⋅ Q 0

Paso 5: Implementación del contador

El paso final consiste en implementar la lógica combinacional a partir de las expresiones de las
entradas J y K y conectar los Flip-Flops para conseguir un contador en Código Gray de 3 bits,
como se muestra en la figura.

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

ACTIVIDAD

Desarrolle los siguientes problemas propuestos (puede valerse del EWB para simular sus circuitos
y verificar resultados.)

1. Analizar el comportamiento de los siguientes circuitos y realizar la tabla de verdad para


cada uno de ellos.

2. Implementar un Flip-Flop tipo D sobre la base de un Latch S-R.


a. Realizar la tabla de verdad del Flip-Flop tipo D.
b. Dadas las formas de onda de la figura, para la entrada D y el reloj, determinar la
onda de salida Q si el Flip-Flop parte del estado RESET.

El circuito integrado 74HC74 es un doble Flip-Flop tipo D. Este dispositivo CMOS contiene
dos Flip-Flops independientes entre sí, que sólo comparten la alimentación y la tierra.

3. Implementar un Flip-Flop tipo J-K sobre la base de un Latch S-R y compuertas NAND.
a. Realizar la tabla de verdad del Flip-Flop tipo J-K.
b. Dadas las formas de onda de la figura para las entradas J, K, y de reloj, determinar
la salida Q suponiendo que el Flip-Flop se encuentra inicialmente en estado de
RESET.

El circuito integrado 74HC112 es un doble Flip-Flop tipo J-K.

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

4. Diseñar un contador que realice la secuencia de cuenta binaria irregular que se muestra en
el diagrama de estados de la figura. Utilizar Flip-Flops J-K.

5. Desarrollar un contador síncrono ascendente/descendente de 3 bits con una secuencia en


código Gray. El contador trabajará en modo ascendente cuando la entrada de control
UP / DOWN sea 1, y trabajará en modo descendente cuando la entrada de control sea 0.

6. Implemente y simule todos los circuitos contadores mostrados en este capitulo utilizando
EWB.
7. Implementar un sistema digital que cuente de 1 hasta 17 (sin pasar por cero) y refleje la
cuenta en un display.
Se cuenta para ello con los siguientes elementos:
o 1 contador de décadas asíncrono 72LS160A (en la figura)
o 1 flip-flop JK
o las puertas lógicas e inversores que se consideren necesarios
o 2 convertidores BCD/7 segmentos
o 2 displays de 7 segmentos
D 0D 1D 2D 3

C L R
L O A D
E N T R C O
E N P
C L O C K

Q Q0 1Q 2Q 3
8. Diseña dos contadores, uno módulo-32 y otro módulo 20 a partir de Flip-Flops JK activos
por flanco de bajada
9. Calcula la frecuencia máxima a la que puede operar un contador asíncrono de módulo-10
si el tiempo de retardo de cada uno de sus Flip-Flops es de 20 nanosegundos.

o (Supón que cada estado ha de ser estable durante al menos medio ciclo de reloj)

ING. CARLOS HUMBERTO TEJADA ROJAS


UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA
FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

10. Sintetizar un detector de secuencia aplicando el modelo de Moore, tal que cumpla con las
siguientes especificaciones:
a. La salida debe ser igual a 1 hasta que se detecte la secuencia de entrada 1011.
b. Al detectarse dicha secuencia la salida pasará a ser la negación de la entrada
hasta que se detecte la nueva secuencia 0110 y volver al modo de funcionamiento
inicial.
11. Sintetizar un detector de secuencia aplicando el modelo de Mealy, tal que cumpla con las
especificaciones descritas en el ejercicio anterior.

ING. CARLOS HUMBERTO TEJADA ROJAS