Aplicaciones de circuitos MSI en sumadores, multiplexores y codificadores

GUIA III.
APLICAIONES DE LA LÓGICA COMBINACIONAL

Evaluación 27 de enero de 2011
Lógica combinacional con MSI Y LSI
La evolución de la electrónica digital ha llevado a la comercialización de circuitos integrados de media

escala de integración (MSI) que representan soluciones ya hechas a una gran variedad de problemas de
lógica combinacional y secuencial. En este capítulo se presentan las funciones típicas de lógica
combinacional que han encontrado su realización en circuitos integrados comerciales MSI así como su
utilización y adaptación a diversos problemas mediante la lógica SSI (pequeña escala de integración)
adecuada.
La evolución de los circuitos integrados ha producido una gran variedad de circuitos que realizan más
que una simple función lógica. Estos circuitos, dependiendo de su complejidad y de la cantidad de
compuertas lógicas internas han sido clasificados como circuitos de:
Baja Escala de Integración (SSI).- Hasta 12 compuertas lógicas o menos (funciones lógicas básicas)
Media Escala de Integración (MSI).- Hasta 100 compuertas lógicas
Alta y muy Alta Escala de Integración (LSI y VLSI) .- Más de 100 compuertas lógicas
Hay varias ventajas en el uso de los circuitos MSI. Además de que estos bloques funcionales realizados
en circuito integrado representan la experiencia y el trabajo de diseñadores de funciones lógicas que es
conveniente tener en cuenta para no repetir esfuerzos, su uso conlleva las siguientes ventajas:
 Realizaciones más compactas (al tener soluciones completas en un sólo circuito integrado con algunas
pocas puertas extra para realizar la adaptación en algunos casos).
 Menos alambrado (puesto que para usar los circuitos MSI sólo se requiere alambrar entradas y salidas, la
función lógica que realizan ya está alambrada en su interior)
 Soluciones modulares (toda la lógica relacionada con una subfunción está contenida en un solo circuito
integrado)
 Facilidad de mantenimiento (por la misma razón que el punto anterior).
Por esto, al abordar un problema de diseño de circuitos lógicos, antes de aplicar el procedimiento visto
en el capítulo anterior, primero hay que responderse las siguientes preguntas:
¿Existe un circuito integrado que ya realiza la función requerida?
¿Es posible adaptar con poca lógica adicional un circuito integrado (o varios) para realizar la función
requerida?
1
Lógica Digital. Ing. Víctor Ulpino

GUIA III. APLICAIONES DE LA LÓGICA COMBINACIONAL
Los circuitos combinacionales comercializados en circuito integrado MSI se pueden clasificar dentro de
cuatro grandes divisiones:
Circuitos aritméticos (sumadores y comparadores)

Generadores de paridad
Multiplexores y demultiplexores
Codificadores y decodificadores
CIRCUITOS SUMADORES
El sumador binario es la célula fundamental de todos los circuitos aritméticos, ya que mediante sumas
(y complementos) es posible realizar restas y como ya se vió en capítulos anteriores con sumas y restas
(además de corrimientos) es posible realizar multiplicaciones y divisiones, en otras palabras, las cuatro
operaciones aritméticas fundamentales se pueden realizar usando sumas.
A continuación se describe el diseño paso a paso de un sumador binario expandible de acuerdo al

número de bits de los datos a sumar.
EL MEDIO SUMADOR
Un medio sumador es un sumador capaz de sumar dos datos de un sólo bit y producir un bit de acarreo
de salida. Como se muestra en el siguiente diagrama de bloques
La manera como realiza la suma y produce el acarreo el medio sumador se desglosa en la siguiente tabla de
verdad
De lo cual es evidente la expresión lógica para cada salida: C= A.B y S =A/B. Con lo cual, la implementación
del medio sumador es como se muestra a continuación

EL SUMADOR BINARIO DE n BITS
La ventaja del sumador completo de un bit es que permite conectarse en cascada con otros sumadores
completos para realizar un sumador completo de varios bits. Por ejemplo, en la siguiente figura se muestra
como se conectarían cuatro sumadores completos de 1 bit para construir un sumador binario de cuatro
bits.
El sumador mostrado en la figura anterior puede realizar la suma de dos datos binarios de cuatro bits,
el dato A=A3A2A1A0 y el dato B =B3B2B1B0 para producir la suma A+B +C0=S=C4S3S2S1S0 con la
posibilidad de recibir un acarreo de entrada C0 y de generar un acarreo de salida C4. Estos acarreos
permiten ver a este sumador como un solo bloque que se puede a su vez conectar en cascada con otro
bloque idéntico para formar un sumador binario de 8 bits, y así sucesivamente, uno de 16 o uno de 32, etc.
SUMADORES EN CIRCUITO INTEGRADO
Algunos sumadores binarios en circuito integrado de la familia TTL son los siguientes:
7480 Sumador Completo de 1 bit.

7482 Sumador Completo de 2 bits.
7483 Sumador Completo de 4 bits.
74283 igual al 7483 pero con diagrama de patitas diferente
En la siguiente figura se muestra el diagrama funcional del 74LS83 (sumador binario de 4 bits)
CIRCUITOS CON SUMADORES 3
A continuación se presentan algunos ejemplos sencillos sobre el uso de circuitos sumadores binarios en
aplicaciones donde se requieren funciones ligeramente diferentes a las que el circuito realiza.

Convertidor BCD - BCD exceso tres.- Una aplicación directa de un sumador de cuatro bits como el
7483 es un convertidor de BCD a BCD exceso tres que se puede realizar sumado al dato de entrada
A, una constante B=3=(0011)2 como se muestra en la figura siguiente
Sumador - Sustractor de 4 bits.- Utilizando el método expuesto en el segundo capítulo para realizar
la resta A-B usando la suma de A + complemento a dos de B podemos realizar un sumador/restador
binario de cuatro bits como sigue
Obsérvese que el bloque de cuatro puertas EXOR realiza el complemento a uno del dato B cuando el switch
está en la posición de restar y Co le suma 1 a este complemento a uno de B para obtener su complemento a
dos.
Sumador BCD.- El problema de sumar dos datos BCD usando un sumador binario (como el 7483) ocurre
cuando el resultado de la suma es mayor que 9, ya que entonces el sumador binario producirá un resultado
erróneo en BCD.
Por ejemplo, al sumar 4+7 el resultado binario será 15=(1111)2 mientras que el resultado esperado en BCD
es 15=(1 0101)BCD. Obsérvese que si al 15 producido por el sumador binario le sumáramos un 6: 15+6=21
=(10101)2 ¡El resultado sería correcto en BCD! 4
Lo ilustrado en el caso de la suma 4+7 se cumple en general, de manera que para realizar una suma de dos
datos BCD se procederá de la siguiente manera:

i. Si el resultado es menor que 10 es correcto tanto en binario como en BCD
ii. Si el resultado es mayor o igual que 10, el resultado correcto en BCD es el resultado en binario más 6 Lo
anterior se puede resolver usando un par de sumadores binarios: una para realizar la primera suma y otro
para realizar la corrección (sumar 6) en el caso necesario. Además se requiere un circuito lógico
comparador para que active un indicador de que el resultado es mayor o igual que 10.
En la siguiente figura se muestra la implementación del sumador de dos dígitos BCD
MULTIPLEXORES Y DEMULTIPLEXORES
La idea fundamental en la utilización de multiplexores (MUX) y demultiplexores (DEMUX) es el ahorro de

líneas de comunicación, es decir, el uso de una sola línea para realizar múltiples funciones, o para conectar
a través de ella múltiples fuentes de información o señales a transmitir.
¿Cómo es posible utilizar una sola línea para transmitir diversas señales de información? La respuesta está
obviamente en compartir por tiempo la línea, es decir, en un momento dado sólo una de las señales puede
ser transmitida. El esquema fundamental para lograr esto, se muestra en la siguiente figura:
Obsérvese que con el esquema de transmisión anterior se produce un considerable ahorro de líneas de
5
transmisión, ya que en lugar de 2k líneas se requieren sólo k+1 líneas, este ahorro es más importante a
medida que la distancia entre el mux y el demux es mayor. Sin embargo, el esquema no solo es útil para
ahorrar líneas como se verá más adelante.

MULTIPLEXORES DIGITALES
El esquema de la figura anterior permite la transmisión de señales analógicas, de hecho puede hacerlo
en ambos sentidos, de manera que un multiplexor analógico es a la vez un demultiplexor analógico y su
función sólo depende de hacia donde viaja la información.
No sucede así si la información es digital, ya que los dispositivos digitales tienen claramente definido el
sentido en que viaja la información.
O Definiremos un multiplexor digital (mux) o selector de datos como un circuito lógico combinacional que
tiene varias líneas de entrada y que, mediante otras líneas de selección, determina cual de las lineas de
entrada se conecta a la salida.
Con el propósito de ilustrar cómo se construye y como funciona internamente un multiplexor digital, a
continuación se presenta el diseño de uno sencillo
Ejemplo: Diseñar un mux de 4 a 1.
Solución: Para seleccionar 4=22 lineas de datos se rquieren 2 lineas de selección, por lo tanto, el diagrama
de bloques del circuito a diseñar es como sigue
Como se puede ver, la tabla de verdad para describir el funcionamiento del circuito anterior requerirá
26= 64 renglones, por ello, en este caso se presenta una versión reducida de dicha tabla, para lograr esta
versión reducida consideramos sólo como entradas las lineas de selección B, A y escribimos la salida en
términos de las otras cuatro entradas:
Este tipo de tabla de verdad se denomina Tabla de Verdad con Variables Introducidas, dado que para
6
formarla se han introducido las 4 variables de entrada D0, D1, D2, D3 que en una tabla de verdad normal
irían afuera de la tabla.

En este caso, un Mapa de Karnaugh no sería de mucha utilidad, ya que éste a su vez tendría variables
introducidas (este tipo de mapas se verá más adelante). Sin embargo, un análisis del significado de la tabla
de verdad anterior nos lleva a la siguiente expresión para la salida
Y = BAD0 + BAD1 + BAD2 + BAD3
Esta expresión nos lleva a la siguiente Implementación usando puertas NAND.
La siguiente es una lista de los MUX de circuito integrado más populares de la familia TTL:
74157: Cuatro mux de 2 a 1 con señal strobe

74158: Cuatro mux de 2 a 1 con señal strobe salidas invertidas
74153: Dos mux de 4 a 1 con strobe
74151: Un mux de 8 a 1 (salida invertida y sin invertir), con strobe
74152: Un mux de 8 a 1 (salida invertida)
74150: Un mux de 16 a 1 con strobe
Como un ejemplo de la información que proporciona el fabricante sobre un multiplexor, se presenta a

continuación una descripción del 74151, comenzando por su diagrama de patitas que se muestra en la
siguiente figura. En esta descripción sólo se presentará la información lógica del circuito, omitiendo la
información sobre datos eléctricos que también proporciona el fabricante, para mayor información en este
sentido hay necesidad de consultar el manual correspondiente.

Además del diagrama de patitas, si se tiene duda de cómo funciona exactamente el circuito, se puede
consultar la tabla de verdad en las hojas de datos del fabricante, como se muestra a continuación. En esta
tabla se aclara el funcionamiento de la entrada “strobe” (S) que como se puede ver es una señal de
habilitación/deshabilitación del mux.
Tabla de verdad del 74151
La señal Strobe (S) permite la interconexión de un mux con otros mux para expandir su capacidad a un
mayor número de entradas.
Ejemplo. En la siguiente figura se muestra la implementación de un mux de 16 a 1 usando circuitos 74151.
DEMULTIPLEXORES/DECODIFICADORES DIGITALES
Un demultiplexor (demux) es otro circuito MSI disponible para el diseño lógico, el cual puede ser usado 8
en una gran variedad de aplicaciones. a continuación se presenta una definición de multiplexor uy
decodificador:

O Un demultiplexor es un circuito que conecta la información de una linea de entrada hacia una de varias
lineas de salida de acuerdo a un código de selección.
O Un decodificador simplemente habilita un cierto nivel (alto ó bajo) en una salida seleccionada entre
varias por un código de selección.
F Obsérvese que de acuerdo a las definiciones anteriores, un demultiplexor se convierte en un

decodificador si su línea de entrada se considera fija (en alto o en bajo). Esto justifica el nombre de
demultiplexor/decodificador
Como una manera de entender mejor como están construidos internamente los demultiplexores
enseguida ilustraremos el diseño de un demux sencillo
Ejemplo. Diseño de un demux de 2 a 4,
El diagrama de bloques correspondiente a un demux de 2 a 4 es como sigue
Cuya tabla de verdad es la que se muestra a continuación
De la tabla de verdad obtenemos con un poco de análisis :Yo = BAE, Y1 = BAE,Y2 = BAE,Y3 = BAE, lo
cual nos conduce a la implementación que se muestra en la siguiente figura

En la actualidad se tienen varios demultiplexores en circuito integrado. Por ejemplo, un circuito
equivalente al diseñado en el ejemplo es el 74155. El 74155 es un CI que se puede usar como dos
decodificadores de 2 a 4 ó bien como dos demultiplexores de 1 a 4 ó, como un decodificador de 3 a 8 ó un
demultiplexor de 1 a 8. Ya que como ya se dijo, un demultiplexor se convierte en un decodificador al
conectar su entrada a un estado lógico fijo.
La siguiente es una lista de los demultiplexores/decodificadores más populares en cicuito integrado de la

familia TTL
74138: Demux/decodificador de 3 a 8
74139: Demux/decodificador de 2 a 4, doble
74141: Decodificador/driver BCD - decimal
74154: Demux/Decodificador de 4 a 16
74159: Demux/decodificador de 4 a 16 con salidas de colector abierto
74155: Demux/decodificador doble de 2 a 4
74156: igual al 74155, pero con salidas de colector abierto
Como una ilustración de la información proporcionada por el fabricante respecto al funcionamiento lógico
de un demux, se presenta a continuación para el circuito 74138, comenzando por su diagrama de patitas
DECODIFICADORES ESPECIALES
Existen algunos paquetes en circuito integrado que realizan funciones lógicas muy usuales y que
representan una ligera variante a los decodificadores mencionados anteriormente, tales decodificadores
especiales son:
7445: Decodificador/driver de BCD a decimal (decodificador de 4 a 10 con capacidad de alta corriente (80
mA por salida). tiene salidas activas en bajo
7446, 7447: Decodificadores /driver de BCD a 7 segmentos con salidas de colector abierto. Estos circuitos
manejan alto voltaje de salida (15 volts para el 7447 y 30 volts para el 7446). manejan alta corriente de
salida y tienen salidas activas en bajo, lo cual los hace compatibles con desplegadores de 7 segmentos de 10
ánodo común

7449: Decodificador/driver de BCD a 7 segmentos con salidas activas en alto (compatible con
desplegadores de cátodo común).
A continuación, sólo para el 7447 se detalla la información que proporciona el fabricante comenzando por
su diagrama de patitas
No se describirá aquí la tabla de verdad del circuito, ya que en capítulos anteriores ya se ha tratado la
conversión BCD a 7 segmentos, en cambio, se describe a continuación la manera cómo funcionan las
entradas y salidas especiales de este circuito:
LT (Lamp Test).- Cuando esta señal se activa (en bajo) todas las salidas de segmento se activan.
Esto sirve para probar si los leds del desplegador están o no en buen estado, ya que en esta condición todos
deberán encender, si no es así, probablemente alguno este dañado).
RBI/RBO (Right Blank Input/Output).- Esta es una salida de colector abierto que funciona en conjunción con
la entrada RBI que se explica a continuación
RBI (Right Blank Input).- Cuando esta entrada es activada (en bajo) y el dato BCD de entrada al 7447 es cero
(DCBA = 0000) en lugar de activar el código de 7 segmentos del cero, apaga todos los segmentos y además
activa RBO (en bajo).
Quizás pueda parecer un poco raro la manera en que actúan las señales RBi, Rbo, sin embargo, si se
tiene presente que en conjunto permite el “blanqueo” de ceros a la izquierda cuando se despliega
información de varios dígitos se entenderá mjeor su funcionamiento. En la siguiente figura se muestra el
despliegue del número 040 con el cero de la izquierda blanqueado:
11

CODIFICACIÓN DE TECLADOS
Los teclados numéricos y alfanuméricos son un dispositivo extremadamente útil para la introducción de
datos a un sistema digital. Las teclas de un teclado normalmente accionan interruptores que tienen dos
contactos normalmente abiertos que se cierran cuando la tecla es presionada.
Codificar un teclado significa asignar un código binario a cada una de las teclas que componen el
teclado. Así como decodificarlo significa determinar cual de las teclas fue presionada de acuerdo al código
que la representa. La codificación de teclados se puede realizar usando multiplexores y demultiplexores.
Como ejemplo enseguida se ilustra un esquema para codificar 64 teclas arregladas en una matriz de
8x8, usando un 74155 (como decodificador de 3 a 8) y un multiplexor 74152. En este ejemplo un nivel ALTO
en la salida del 74152 indica que una tecla se oprimió y la combinación de las 3 entradas de selección del
74152 con las del 74155 determinan cual fue la tecla que se oprimió.
12
En la figura cada tecla representada por un pequeño círculo implica un switch en cada una de las 64
intersecciones de las 8 salidas del 74155 con las 8 entradas del 74152. La figura representa como tecla
presionada la intersección de la salida 1Y1 con la entrada D6, de manera que cuando las lineas de selección
del 74152 tengan un 6 (CBA=110)y las líneas de selección del 74155 tengan un 1 (CBA=001) se activará la
salida del 74152, indicando que hay una tecla presionada en esa intersección. El código de la tecla se puede
formar a partir de estas seis entradas de selección.
IMPLEMENTACIÓN DE FUNCIONES LÓGICAS USANDO MULTIPLEXORES
Los multiplexores además representan una alternativa al diseño de funciones lógicas resultando ser
circuitos universales para esta aplicación, es decir a través de un multiplexor se puede construir cualquier
función lógica con número de variables igual al número de líneas de selección del mux, como se verá a
continuación.
Ejemplo. La implementación de una función usando multiplexores es simplemente una consulta a la tabla
de verdad de la función como si fuera una tabla de alambrado, por ejemplo, la implementacón de la función
f(A,B,C) = S m(0,1,3,5,7) consiste simplemente en la conexión de las entradas correspondientes a los
mintérminos a Vcc y las otra a tierra, mientras que las entradas de la función corresponden a las líneas de
selección del mux como se muestra en la siguiente figura
REGISTROS
Los registros son circuitos secuenciales conectados por una serie de biestables conectados en cascada.
Tienen diversas aplicaciones prácticas como:
Transmitir y recibir datos en serie y en paralelo.

Conversión de datos en formato serie y paralelo y viceversa.
Almacenamiento de información (memoria)
Tipos de registros:
o Registros de desplazamiento ENTRADA SERIE - SALIDA SERIE. Es el registro más sencillo, en el que
recibimos la información en serie e y en la salida obtenemos también en serie, pero retardad tantos
ciclos de reloj como número de biestables compongan el registro. Funcionan de la siguiente forma,
partiendo de que en el inicio todos los biestables están reseteados Q=0, en el primer flanco de subida 13
de la señal de reloj (o bajada, dependiendo del biestable), el contenido de la entrada del primer
biestable pasa a la su salida que es a su vez la entrada del segundo biestable. Este tipo de registro se
suele usar como unidad de retardo.
o Registros de desplazamiento ENTRADA SERIE - SALIDA PARALELO. En este tipo de registros, la
información se recibe en serie y la salida la obtenemos en paralelo, una vez transcurridos tantos ciclos
de reloj como biestables compongan el registro. Las salidas Q están conectadas a las entradas del
biestable y a su vez a la salida en paralelo, el funcionamiento es igual que el anterior pero dependiendo
del número de biestables y al terminar el ciclo de reloj, tememos una salida de tantos bits en paralelo
como número de biestables.
o Registros de desplazamiento ENTRADA PARALELO - SALIDA SERIE. En este tipo de registro, la

información es introducen en el registro en paralelo simultáneamente en todos los biestables, por el
contrario, la salida de los bits se obtienen en serie, una vez transcurridos tantos ciclos de reloj como
número de biestables compongan el registro. Se realizan conjugando con un circuito combinacional y
otra entrada que llamamos Shift/Load con una entrada directa y otra invertida, cuando se producen un
flanco activo de reloj, se produce un paso de las entradas al registro de datos a través del c.
Combinacional, cuando está a nivel alto, las puertas permiten el desplazamiento en serie hacia la
derecha de los bits almacenados., Produciéndose la salida de todos los datos una vez transcurridos los
ciclos de reloj, es útil a la hora de convertir datos paralelos a serie para poderlos enviar por un cable.
o Registros de desplazamiento ENTRADA PARALELO - SALIDA PARALELO. En este tipo de registros la

información si introducida simultáneamente en los biestables paralelo y cuando se producen un flanco
activo de la señal de reloj, los datos se obtienen también a la salida en paralelo.
CONTADORES
Los contadores son circuitos secuenciales cuya salida representa el número de impulsos que se la aplica a la
entrada de reloj. Está formado básicamente por biestables interconectados. Pueden contar de forma
ascendente si su contenido se incrementa con cada impulso o si decrementa, aunque por lo general los
contadores pueden realizar esta función de ambas maneras según el estado de una entrada. Las
aplicaciones de los contadores son las siguientes:
Relojes y temporizadores
Divisores de frecuencia.
Frecuencímetros.
Según la forma de conectar la señal de reloj, los contadores pueden clasificarse en asíncronos y síncronos.
Contadores Asíncronos:
En este tipo, la señal de reloj se conecta sólo al primer biestable, mientras que las otras entradas se
conectan a la salida del biestable anterior. El conectarse de esta forma la señal de reloj provoca que todos
los biestables no cambien de estado al mismo tiempo, por ello reciben el nombre de asíncronos. Las salidas
pueden atacar a un display visualizador de siete segmentos, por ejemplo. Su funcionamiento es el siguiente,
se parte de que todos los flip-flops están reseteados, cuando se produce un flanco activo de la señal de 14
reloj, las salidas del primer biestable cambian Q=0 y Q'=1, Q' conectada a la señal de reloj del segundo
biestable, produce un flaco activo, cambiando el segundo biestable el estado de sus salidas, este proceso se
produce de forma indefinida a lo largo de los biestables. Podemos realizar un contador descendente si lo
que conectamos a la señal de reloj es la salida Q y no Q'. El asíncrono además de indicar el número de
impulsos de señal recibidos puede dividir la frecuencia de la señal de reloj. Como ejemplo la salida de la
señal del primer flip-flop tiene la mitad de frecuencia que la salida de señal de reloj original, la salida del
segundo flip-flop, una frecuencia 4 veces menor, así sucesivamente obteniendo divisiones en cada salida
múltiplos de 2. El inconveniente de este divisor de frecuencias viene dado por el tiempo de propagación de
la señal, que hace que si cambiamos el estado del primer biestable deben cambiar de estado éste y el
siguiente, provocando que la señal de reloj tenga un retardo al bascular. Si se conectan más, el tiempo de
espera que corresponde con el tiempo de propagación, aumenta, lo que limita la frecuencia de
funcionamiento del contador. Esta frecuencia máxima viene determinada por la siguiente fórmula F< 1/n.tp
(tp= tiempo de propagación y n= número de biestables).
Ampliación de contadores asíncronos:
El método para conseguir contadores asíncronos de más bits consiste en conectar en cascada tantos
biestables como número de bits que queramos que tenga el contador., llevando la señal de reloj externa al
primero de3 ellos y la salida de cada biestable a la entrada del reloj siguiente. El número máximo de
estados por los que pasa un contador se denomina módulo del contador. Este número viene determinado
por la expresión 2^n donde n indica el número de bis del contador. Ejemplo, un contador de módulo 4 pasa
por 4 estados, y contaría del 0 al 3. Si necesitamos un contador con un módulo distinto de 2^n, lo que
haremos es añadir un circuito combinacional (puerta NAND) cuyas entradas sean las salidas a 1 del
contador, y añadir la salida del circuito a todas las entradas CLEAR de los biestables.
Contadores síncronos:
En este tipo de biestables, la señas de reloj externa se conecta a todos los biestables. Con ello se consigue
que todos los biestables evolucionen a la vez, y por lo tanto no se produzcan tiempos de retardo ni
transitorios. Para conseguirlo hay que añadir una lógica combinacional para implementarla en el contador,
mientras que los biestables hacen de memoria para saber en qué estado se encuentra, la lógica
combinacional se encargará de calcular cual será el siguiente estado al que debe pasar el contador.
Diseño de un contador síncrono:
El diseño de un contador síncrono debe pasar por varias fases de diseño:
 Dibujar el diagrama de estados. Se representa en él la forma simbólica del funcionamiento del sistema,
representando los estados que deseamos y las transiciones precisas.
Realizar la tabla simbólica de transiciones. Es otra forma de representar el anterior diagrama de estados,
y está compuesta por dos columnas, la de estado actual (estado en el que se encuentra el sistema) y estado
futuro (el estado que pretendemos que evolucione el sistema).
Realizar la tabla de codificación de estados. Se trata de codificarlo en binario, el número de biestables del
sistema depende del número de estados del mismo. Por ejemplo, si queremos un contador de 8 estados
15
(módulo 8) siguiendo la relación N=2^n; n=log(2)N, serían necesarios 3 biestables para codificar los estados
del contador. 7(10)=111(2) son tres bits, por lo tanto necesitamos 3 biestables. Pasamos a binario tanto el
estado actual como el estado futuro y cada bit de salida es una salida de un biestable.

 Crear una tabla de transiciones codificada. Tiene dos columnas al igual que la tabla simbólica de
transiciones, pero ya codificada en binario. El estado actual representa el valor de la salida de los biestables
(salida Q) y el estado futuro representa el valor de la salida que deben tomar Q en el siguiente flanco activo,
denominándose Q+.
 Realización de las tablas de excitación. Para conseguir que un biestable pase de un estado actual a un
estado futuro, es preciso aplicarle la excitación conveniente a sus entradas. Para ello se aplican tablas de
excitación, que son las tablas de verdad de los biestables pero vistas a la inversa, es decir, la entrada en
función de la salida. Como ejemplo ponemos la tabla de excitación de los biestables J-K y D.
FLIP-FLOP J-K FLIP-FLOP D

Q Q+ J K Q Q+ D
0 0 0 X 0 0 0
0 1 1 X 0 1 1
1 0 X 1 1 0 0
1 1 X 0 1 1 1
Obtención del circuito combinacional necesario, simplificación e implementación. Una vez obtenida la
tabla de excitación del contador síncrono, el problema se reduce al obtener las funciones de las
excitaciones, utilizando para ello Karnaugh. Una vez obtenidas las funciones, se puede implementar el
circuito, conectado las salidas Q a las entradas de los siguientes biestables a través del combinacional.
PRÁCTICAS
3.1 Ensayo y experimentación del registro de desplazamiento universal xx194.
Como hemos apuntado anteriormente, este circuito permite todas las posibilidades de aplicación
explicadas. Para ello dispone de dos entradas (S0 y S1) que seleccionan el modo de funcionamiento, con
cuatro salidas, Q1, Q2, Q3, Q4 y las siguientes señales:
CLK: Entrada de señal de reloj activa en el flanco de subida
CLR: Entrada a puesta a cero activa a nivel bajo.
Dsr: Entrada de datos, desplazamiento a hacia la derecha, para carga serie.
Dsl: Entrada de datos, desplazamiento hacia la izquierda, para carga serie.
A, B, C, D: Entrada de datos para carga en paralelo.

16
S0: En carga paralelo, hace el desplazamiento hacia la derecha.
S1: En carga paralelo, hace el desplazamiento hacia la izquierda.

Lo que vamos a hacer es montar el circuito en la placa entrenadora según la figura 3.44 del libro (Pág. 58) y
completar el cronograma de la figura 3.45, una vez completados todos los cronogramas, tenemos que
señalar en una tabla según la combinación de las entradas S0 y S1.
Registro universal MM74HC194
Este registro bidireccional está diseñado para incorporar virtualmente todas las características que se
pueden realizar en un registro de desplazamiento. Contiene entradas y salidas tanto en serie como en
paralelo, entradas en serie tanto desde la derecha como de la izquierda a través de entradas de control, y
entrada de reset. La carga en paralelo se realiza aplicando a las cuatro entrada de datos el control de las
entradas s0 y s1, cuyas transiciones de estado se realizan a través del flanco activo de la señal de reloj, en
este caso, a nivel alto.
El desplazamiento hacia la derecha se realiza cuando s0 está a nivel alto y s1 a nivel bajo. Los datos en serie
para este modo se ejecutan el desplazamiento derecho de entrada de datos. Cuando s0 está a nivel bajo y
s1 está a nivel alto, el desplazamiento de los datos se realiza desde la izquierda.
17

Aplicaciones de circuitos MSI en sumadores, multiplexores y codificadores

Transféré par

Informations du document

Description originale:

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Aplicaciones de circuitos MSI en sumadores, multiplexores y codificadores

Transféré par

Droits d'auteur :

Formats disponibles

GUIA III.

APLICAIONES DE LA LÓGICA COMBINACIONAL

Lógica combinacional con MSI Y LSI

La evolución de la electrónica digital ha llevado a la comercialización de circuitos integrados de media

 Facilidad de mantenimiento (por la misma razón que el punto anterior).

¿Existe un circuito integrado que ya realiza la función requerida?

Lógica Digital. Ing. Víctor Ulpino

Circuitos aritméticos (sumadores y comparadores)

A continuación se describe el diseño paso a paso de un sumador binario expandible de acuerdo al

Lógica Digital. Ing. Víctor Ulpino

SUMADORES EN CIRCUITO INTEGRADO

7480 Sumador Completo de 1 bit.

CIRCUITOS CON SUMADORES 3

Lógica Digital. Ing. Víctor Ulpino

Lógica Digital. Ing. Víctor Ulpino

En la siguiente figura se muestra la implementación del sumador de dos dígitos BCD

La idea fundamental en la utilización de multiplexores (MUX) y demultiplexores (DEMUX) es el ahorro de

Lógica Digital. Ing. Víctor Ulpino

Ejemplo: Diseñar un mux de 4 a 1.

Lógica Digital. Ing. Víctor Ulpino

Y = BAD0 + BAD1 + BAD2 + BAD3

Esta expresión nos lleva a la siguiente Implementación usando puertas NAND.

74157: Cuatro mux de 2 a 1 con señal strobe

Como un ejemplo de la información que proporciona el fabricante sobre un multiplexor, se presenta a

Lógica Digital. Ing. Víctor Ulpino

Tabla de verdad del 74151

Ejemplo. En la siguiente figura se muestra la implementación de un mux de 16 a 1 usando circuitos 74151.

Lógica Digital. Ing. Víctor Ulpino

F Obsérvese que de acuerdo a las definiciones anteriores, un demultiplexor se convierte en un

Ejemplo. Diseño de un demux de 2 a 4,

El diagrama de bloques correspondiente a un demux de 2 a 4 es como sigue

Cuya tabla de verdad es la que se muestra a continuación

Lógica Digital. Ing. Víctor Ulpino

La siguiente es una lista de los demultiplexores/decodificadores más populares en cicuito integrado de la

Lógica Digital. Ing. Víctor Ulpino

Lógica Digital. Ing. Víctor Ulpino

IMPLEMENTACIÓN DE FUNCIONES LÓGICAS USANDO MULTIPLEXORES

Transmitir y recibir datos en serie y en paralelo.

o Registros de desplazamiento ENTRADA PARALELO - SALIDA SERIE. En este tipo de registro, la

o Registros de desplazamiento ENTRADA PARALELO - SALIDA PARALELO. En este tipo de registros la

Ampliación de contadores asíncronos:

Diseño de un contador síncrono:

El diseño de un contador síncrono debe pasar por varias fases de diseño:

Lógica Digital. Ing. Víctor Ulpino

FLIP-FLOP J-K FLIP-FLOP D

3.1 Ensayo y experimentación del registro de desplazamiento universal xx194.

CLK: Entrada de señal de reloj activa en el flanco de subida

CLR: Entrada a puesta a cero activa a nivel bajo.

Dsr: Entrada de datos, desplazamiento a hacia la derecha, para carga serie.

Dsl: Entrada de datos, desplazamiento hacia la izquierda, para carga serie.

A, B, C, D: Entrada de datos para carga en paralelo.

S1: En carga paralelo, hace el desplazamiento hacia la izquierda.

Lógica Digital. Ing. Víctor Ulpino

Registro universal MM74HC194

Lógica Digital. Ing. Víctor Ulpino

Vous aimerez peut-être aussi