Vous êtes sur la page 1sur 18

Chap_A1:LOGIQUE COMBINATOIRE

LEÇON 1 :

LES CIRCUITS INTÉGRÉS


COMBINATOIRES
A. Introduction :
Les calculatrices électroniques peuvent effectuer aujourd’hui plusieurs opérations
arithmétiques dont les plus connues sont : l’addition, la soustraction, la multiplication
et la division. Toutes les opérations sont effectuées en binaire par des circuits
logiques spécialisés. On se concentre sur l'étude détaillée des circuits logiques
combinatoires (multiplexeur, décodeur, additionneur, unité arithmétique et Logique,
comparateur….).
B. Les additionneurs :
1. Principe : rappelons les règles d'addition binaire
a0 b0 C1 S0
S0 = ………………………………..
0 0
0 1 = …………………….………….
1 0
C1 = ………………………….…….
1 1

2. Additionneur binaire :
2.1. Demi-additionneur (Half-adder)
* Logigramme * Symbole b0 a0
a0
b0 0
C1 ½ Ad
1

2.2. Additionneur complet à 1 bit (Full Adder) : S0


b0 a0

C1 Ad C0

S0

2.3. Additionneur à n bits :

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

Soient : A = an-1…a3a2a1a0 et B = bn-1…b3b2b1b0. Calculons la somme A + B


- Principe de l’addition  :

an-1 a3 a2 a1 a0

bn-1 b3 b2 b1 b0

… ... … … …
- Structure interne d’un additionneur à n bits  :
bn-1- an-1 b3 a3 b2 a2 b1 a1 b0 a0

Cn-1 C4 C3 C2 C1
C0 = …
Adn-1 Ad3 Ad2 Ad1 Ad0

Cn Sn-1 S3 S2 S1 S0

2 .4. Additionneurs binaires intégrés :


 L’additionneur 7482 : réaliser l’activité 1 P 7
 L’additionneur 74283 : réaliser l’activité 2 P 7
 Mise en cascade des additionneurs intégrés : réaliser l’activité 3 P 9
 Exercice :
On désire réaliser l’opération (57 + 29) avec le C.I 7482 puis avec le C.I 7483
1) Réaliser en binaire l’opération
57 = …………………… .. .. .. .. .. ..
.. .. .. .. .. ..
29 = …………………..
.. .. .. .. .. .. ..
2) Déterminer le nombre de circuits 7482 nécessaire
……………………………………………………………………………………..
……………………………………………………………………………………..

3) Compléter le schéma suivant et préciser les niveaux logiques des entrées

– sorties des C.I 7482

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE
a5 a4 a3 a2 a1 a0

b4 b3 b2 b1 b0 S6 S5 S4 S3 S2 S1 S0

4) Déterminer le nombre de circuits 74283 nécessaire pour réaliser


l’opération
……………………………………………………………………………………..
……………………………………………………………………………………..
5) Compléter le câblage du circuit suivant et préciser les niveaux logiques
des entrées – sorties des C.I 74283

chap_A1 : LOGIQUE COMBINATOIRE


a5 a4 a3 a2 a1 a0

Chap_A1:LOGIQUE COMBINATOIRE
b4 b3 b2 b1 b0

3. S6 S5 S4 S3 S2 S1 S0

L’addition en complément à 2 :


3.1 Rappel : la technique du complément à 2 permet, selon deux méthodes, de
transformer un nombre positif en un nombre négatif et vice vers ça.
 1ère méthode  :
- On cherche l’équivalent binaire de la valeur absolue du nombre décimal donné
- On complémente à 1 le résultat (c’.à.d inverser les 1 par des 0 et les 0 par des 1)
- On ajoute 1 au résultat Bit de …………
Exemple : représenter (-12)
- Ecrire +12(10) en binaire : 12 = .. .. .. .. ..
- Complémenter à 1 : .. .. .. .. ..
- Ajouter 1 : 1
Bit de ………… .. .. .. .. ..

 2ème méthode  :
- On cherche l’équivalent binaire de la valeur absolue du nombre
- On part de la droite sans changement jusqu’au premier 1 rencontré puis inverser
systématiquement les 1 et les 0 rencontrés.
Bit de signe
Exemple : représenter (-12)
- Ecrire +12(10) en binaire : 12 = .. .. .. .. ..

- Le complément à 2 donne : -12 = .. .. .. .. ..


3.2 Principe de l’addition en complément à 2 :
- Cas de deux nombres positifs :

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

Bit de signe
Exemple : 11 +  3
+11(10) = .. .. .. .. .. .. .. .. .. ..  : Vraie grandeur

+ 3(10) = .. .. .. .. .. .. .. .. .. .. : Vraie grandeur

= .. .. .. .. .. : Somme (vraie grandeur = ….)

- Cas d’un nombre positif et d’un nombre négatif plus petit :


Exemple : 10 - 7 = …………………
+10 = .. .. .. .. .. .. .. .. .. .. : Vraie grandeur
+ 7 = .. .. .. .. .. .. .. .. .. .. : Complément à 2

…………………….
.. .. .. .. .. .. : Somme (vraie grandeur = ….)

- Cas d’un nombre positif et d’un nombre négatif plus grand :


Exemple : 17 - 25 = …………………
+17 = .. .. .. .. .. .. .. .. .. .. .. .. : Vraie grandeur
+ 25 = .. .. .. .. .. .. .. .. .. .. .. .. : Complément à 2
= .. .. .. .. .. .. : Somme (vraie grandeur = ...)
.. .. .. .. .. .. = …. (Complément à 2)
- Cas de deux nombres négatifs :
Exemple : - 9 - 7 = …………………
+9 = .. .. .. .. .. .. .. .. .. .. : Complément à 2
+7 = .. .. .. .. .. .. .. .. .. .. : Complément à 2
= .. .. .. .. .. .. : Somme (vraie grandeur = ….)
.. .. .. .. .. .. = …. (Complément à 2)

3.3 Mise en œuvre d’un additionneur/soustracteur : réaliser l’activité 5 P 13


4. L’additionneur BCD :
a. Définition :
C’est un circuit électronique permettant d’additionner deux nombres codés en BCD.
Rappelons que ce code fait correspondre à chaque chiffre décimal un code de 4 bits.
b. Principe :
En BCD, l’addition est réalisée selon les deux cas suivants :
- 1er cas : la somme des digits par colonne ne dépasse pas 9
Exemple 1 : réaliser en BCD l’opération : 135 + 463
En décimal : 135 + 463 = ….

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

En BCD : 135 = .. .. .. .. .. .. .. .. .. .. .. ..
463 = .. .. .. .. .. .. .. .. .. .. .. ..
= .. .. .. .. .. .. .. .. .. .. .. .. = …………………
- 2ème cas : la somme des digits par colonne dépasse 9
Exemple 2 : réaliser en BCD l’opération 59 + 23 :
Ce quartet ……..dépasse l’intervalle de
En décimal : 59 + 23 = ….
définition d’un digit BCD (de 0 à 9), pour
En BCD : 59 .. .. .. .. .. .. .. ..
corriger ce problème on ajoute l’équivalent
23 .. .. .. .. .. .. .. .. binaire de 6(10) = 0110(2) au résultat trouvé
Résultat ……… = .. .. .. .. .. .. .. ..

Ajout de 6 .. .. .. .. .. .. .. ..

.. .. .. .. .. .. .. .. = ………… : résultat ……….


Exemple 3 : réaliser en BCD l’opération 95 + 82 :
En décimal : 95 + 82 = ….
En BCD : 95 .. .. .. .. .. .. .. ..
82 .. .. .. .. .. .. .. ..
Résultat ……… = .. .. .. .. .. .. .. .. ..
Ajout de 6 .. .. .. .. .. .. .. ..
.. .. .. .. .. .. .. .. .. = ………… : résultat ……….

c. Réalisation industrielle :
 Additionneur BCD à base d’additionneurs parallèles binaires :
Principe : voir activité 4 P 10
Conclusion  : l’addition en BCD avec des additionneurs parallèles binaires nécessite
l’ajout d’un circuit de correction, d’équation E = S3.(S1 + S2) + C4, en cas où :
-La somme des digits par colonne dépasse 9 (exemple ……)
-La somme produit un report sur le quartet immédiatement à gauche (exemple ……)

A
Circuit de correction

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

 Additionneur BCD intégré : C.I 4560


 Brochage :

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

 Mise en œuvre du circuit 4560 :


Exemple 1 :
Préciser les niveaux logiques des E/S du C.I 4560 lors de l’addition
 De 3 avec 4  De 9 avec 5

Exemple 2  :

Préciser les niveaux logiques des E/S des circuits 4560 suivants lors de l’addition de
79 et 25

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

C. Le comparateur :
1. Principe :
Il s’agit de définir une fonction logique qui permet de comparer les valeurs numériques
de deux nombres binaires A = (an…a3a2a1a0) et B = (bn…b3b2b1b0) et d’indiquer en
sortie si : A…B, A…B ou si A…B. La comparaison commence par les bits de poids le
plus fort (MSB) :
 Si an… bn alors A … B
 Si an… bn alors A … B
 Si an… bn alors dans ce cas il faut poursuivre la comparaison de la même
façon avec les autres bits de poids inférieurs de bit en bit jusqu’au bit de
poids le plus faible (LSB) si nécessaire.
an bn
2. Structure :
La comparaison se fait bit à bit, d’où la nécessité d’un comparateur an>bn
Comparateur à 1 bit
e Cn an=bn
élémentaire de deux nombres à un bit dont la structure est la suivante
an<bn

3. Généralisation :
Pour comparer deux nombres codés sur plusieurs bits, il est nécessaire d’associer
entre eux autant de comparateurs élémentaires qu’il y a de bits. (exp : A= a3a2a1a0 et
B=b3b2b1b0)

a3 b3 a2 b2 a1 b1 a0 b0

a3>b3 a2>b2 a1>b1 a0>b0


e3 e2 e1 e0 A=B
C3 a3=b3 C2 a2=b2 C1 a1=b1 C0 a0=b0
a3<b3 a2<b2 a1<b1 a0<b0
A>B
1
A<B
1
4. Réalisation industrielle : C.I 7485
a. Brochage

Entrées de mise
en cascade
chap_A1 : LOGIQUE COMBINATOIRE
Chap_A1:LOGIQUE COMBINATOIRE

Sorties

b. Table de fonctionnement du C.I 7485 :


c.Mise en œuvre du comparateur 7485

 Exemple 1 : réaliser l’activité 6 P 15


 Exemple 2 : Préciser les niveaux logiques des entrées/sorties des
circuits lors de la comparaison de A = 230 (10) avec B = 190(10)

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

 Exemple 3  : supposons maintenant que A = a5a4a3a2a1a0 et B =


b5b4b3b2b1b0 (sont à 6 bits chacun). Compléter alors le schéma de câblage

7485 7485

D. Multiplexeur / Démultiplexeur
I.Multiplexeur :
1. Identification de la fonction multiplexage :
Le multiplexage consiste à envoyer sur une même ligne de transmission des informations
provenant de sources différentes.
 Principe:
Dans cet exemple, le multiplexeur a 4 entrées
logiques E0, E1, E2 et E3, et une sortie logique S.
En fonction de la sélection, une des 4 entrées se
retrouvera à la sortie du multiplexeur.

2. Exemple de multiplexeur (MUX):
a. Etude du multiplexeur 74157 (4 Mux 2 vers 1) :
- Symbole  : - Table de fonctionnement

E A/B

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

- Réaliser l’activité 8 P 17.

b. Etude du multiplexeur 74153 (2 Mux 4 vers 1) :


- Symbole  : - Table de fonctionnement

EN

- Réaliser l’activité 9 P 18.

c. Etude du multiplexeur 74151 (1 Mux 8 vers 1) :


- Symbole  : - Table de fonctionnement

Y
(E)

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

- Réaliser l’activité 10 P19

II.Démultiplexeur :

1. Identification de la fonction démultiplexeur (DMUX) :


Le démultiplexage consiste à répartir sur plusieurs lignes des informations qui arrivent en
série sur une même ligne.
 Principe :

Dans cet exemple, le démultiplexeur a 1 entrée


logique E, et 4 sorties logiques S0, S1, S2 et S3.
En fonction de la sélection, les informations
présentes sur l’entrée du démultiplexeur se
retrouvent sur l’une des sorties

2. Exemple de démultiplexeur (DMUX):
a. Etude du démultiplexeur 74139 (2 Dmux 1 vers 4) :
- Table de fonctionnement - Symbole

Entrées Sortie
E B A Y0 Y1 Y2 Y3
1 X X 1 1 1 1 1
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
2

- Réaliser l’activité 12 P 22.


chap_A1 : LOGIQUE COMBINATOIRE
Chap_A1:LOGIQUE COMBINATOIRE

G1
G2A du démultiplexeur 74138 (1Dmux 1 vers 8) :
b. Etude
G2B
- Symbole : - Table de fonctionnement

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

c. Etude du démultiplexeur 74154 (1Dmux 1 vers 16) :


- Symbole : - Table de fonctionnement

G1
G2

3. Affichage multiplexé sur des afficheurs 7 segments :


a. Principe : voir cours P 31

b. Exemple : réaliser l’activité 13 P 23

E. Evaluation :

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

 Exercice 1 :

 Exercice2

 Exercice3

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

 Exercice4

 Exercice5

chap_A1 : LOGIQUE COMBINATOIRE


Chap_A1:LOGIQUE COMBINATOIRE

chap_A1 : LOGIQUE COMBINATOIRE

Vous aimerez peut-être aussi