Vous êtes sur la page 1sur 52

ELECTRONIQUE NUMERIQUE

INTRODUCTION AUX CONCEPTS NUMÉRIQUES

I- Quantités analogiques et numériques


Une quantité analogique possède des valeurs continues alors qu’une quantité
numérique renferme des valeurs discrètes. La plupart des grandeurs que l’on peut
mesurer quantitativement se présentent dans la nature sous une forme analogique.
I-1- Exemple 1 : La température de l’air
Température (°C)

40

37

33

30

27

24

21

0 2 4 6 8 10 12 14 16 18 20 22 24 Heures

Figure -1 : Graphique de l’évolution de la température de l’air en fonction du temps


Plutôt que de tracer le graphique sur une base continue, si on prend la température toutes les
heures on obtiendrait des valeurs échantillonnées représentant la température en différents
points discrets (Figure-2).

Température (°C)

40

37

33

30

27

24

21

0 2 4 6 8 10 12 14 16 18 20 22 24 Heures

Figure 2 : Quantification de la quantité analogique de la figure-1

Page 1 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Nous avons converti une quantité analogique en quantité numérique pouvant être numérisée
en remplaçant chaque valeur échantillonnée par un code numérique.

Cette quantité analogique que nous avons convertie en grandeur numérique peut alors être
numérisée en remplaçant chaque valeur échantillonnée par un code numérique.

I.2. Avantage du numérique

- Traitement et transmission des données avec efficacité et une fiabilité supérieure aux
données analogiques

- Facilité de stockage des données numériques.

II- Chiffres binaires, niveaux logiques et formes d’ondes numériques

II-1. Chiffres binaires

On appelle bits les deux chiffres du système binaire, « 1 » et « 0 ».

Le terme bit est une contraction du mot anglais « binary digit». Deux niveaux de tension
différents sont employés en numérique pour représenter les deux bits. Le « 1 » désigne la
tension la plus élevée et représente le niveau HAUT alors que le « 0 » désigne la tension la plus
faible du niveau BAS. Ce procédé, appelé logique positive est couramment utilisé.

HAUT = High = 1 et BAS = Low = 0

II-2. Niveaux logiques

Les tensions employées pour désigner le 1 et le 0 sont appelés niveaux logiques.

Page 2 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Exemple : Pour un circuit de type TTL : les valeurs HAUT peuvent varier entre 2V et 5V, et
les valeurs BAS entre 0V et 0,8V. Les tensions comprises entre 0,8V et 2V sont donc
inadmissibles.

II.3. Formes d’ondes numériques

Les formes d’ondes numériques sont des niveaux de tension variant successivement entre les
niveaux HAUT et BAS. La figure ci-dessous illustre des impulsions simples.

HAUT HAUT
Front Front
Front descendant Front ascendant en
ascendant en en arrière descendant en arrière
avant avant
BAS BAS
t0 t1 t0 t1

a) Impulsion allant vers le sens positif b) Impulsion allant vers le sens négatif

II.4. Une onde impulsionnelle contient des informations binaires

Lorsque la forme d’onde est au niveau HAUT, un 1 binaire est présent, lorsque l’onde est à son
état BAS, un 0 binaire est présent. Chaque bit d’une séquence occupe un intervalle de temps
défini appelé temps de BIT.

Le signal d’horloge : Toutes les ondes impulsionnelles des systèmes numériques se


synchronisent à partir d’une forme d’onde de minuterie appelée signal d’horloge.

Autre définition : Un signal d'horloge est, en électronique numérique, un signal électrique


oscillant qui rythme les actions d'un circuit.

0
1
Signal d’horloge

1
1 0 1 0 1 0 1 0 1
0
Séquence A

Le bit de la forme
d’onde de A
Page 3 Dr Hamidou dit Togoudogoly SAGARA
ELECTRONIQUE NUMERIQUE

II.5. Chronogramme

Un chronogramme est un graphique d’ondes impulsionnelles illustrant les relations entre


plusieurs formes d’onde en fonction du temps et leurs variations les unes par rapport aux autres.

II.6. Transfert de données

Les données sont les groupes de bits portant un type quelconque d’information. Les figures ci-
dessous représentent les systèmes informatiques utilisant les transferts des données.

t0 t1 t2 t3 t4 t5 t6 t7
ORDINATEU MODEM
R

a) Transfert série de données binaires entre un ordinateur et un modem

0
ORDINATEU IMPRIMANT
R 1 E

0
t0 t1

b) Transfert parallèle de données entre un ordinateur et une imprimante

Transfert série : Une seule ligne mais beaucoup d’intervalles de temps

Transfert parallèle : Tous les bits d’un même groupe sont transmis simultanément mais il faut
beaucoup de lignes.

Page 4 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

III- Opérations logiques de base

La logique s’applique aux circuits numériques utilisés dans l’implantation des fonctions
logiques.

NON : L’opération NON change un niveau logique à son complément.

ET : L’opération ET produit une sortie de niveau HAUT seulement si toutes les entrées sont à
leur état HAUT.

OU : L’opération OU produit une sortie de niveau HAUT lorsque l’une ou l’autre de ses entrées
est au niveau HAUT

Page 5 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

IV- Circuits intégrés numériques

Un circuit intégré (CI) est un circuit électronique entièrement construit sur une même puce de
silicium.

Repère de broche 1
Encoche

1 16
2 15
3 14
4 13
5 12
6 11
7 10
8 9

SYSTÈME DE NUMÉRATIONS-OPÉRATIONS ET CODES


I. Nombres décimaux
Chacun des chiffres (0 à 9) du système de numération décimale représente une certaine quantité.
Ces dix symboles ou chiffres permettent d’exprimer dix quantités différentes mais en plus
n’importe quelle autre grandeur.

Exemple : le chiffre décimal : 23

Le chiffre 2 a un poids 23
Le chiffre 3 a un poids
positionnel de 10 dans ce rang positionnel de 1 dans ce rang

2 3

2×10 + 3×1

20 3

23

Page 6 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Dans un nombre décimal, la position ou rang de chaque chiffre indique la grandeur de la


quantité représentée, c’est ce qu’on appelle poids positionnel.

II- Nombres binaires

Le système binaire est un système à base de 2 car il comprend deux chiffres. Les deux chiffres
binaires, ou bits, sont le « 1 » et le « 0 ». La position du « 1 » ou du « 0 » dans un nombre
binaire indique son poids positionnel et détermine sa valeur dans le nombre.

II.1. Compter en binaire

Nombre Nombre Ce tableau nous permet de dire qu’il faut 4 bits pour compter de
décimal binaire 0 à 15. D’une façon générale, le nombre décimal maximal
0 0 0 0 0 pouvant être obtenu en utilisant une quantité n de bits est :
1 0 0 0 1
2 0 0 1 0 Nombre décimal maximal = 2n - 1

3 0 0 1 1
4 0 1 0 0 Exemple : pour n = 5 on aura 25 - 1 = 31
5 0 1 0 1 Avec 5 bits on peut compter jusqu’à 31.
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

II.2. Structure des poids positionnels avec les nombres binaires


Chaque bit d’un nombre binaire possède un poids positionnel. Dans un nombre entier binaire,
le bit situé le plus à droite est le bit de poids le plus faible (LSB = Least Significant Bit) et
possède un poids positionnel de 20 = 1. Ce poids augmente de la droite vers la gauche par une
puissance de 2 pour chaque bit. Le bit situé le plus à gauche est bit de poids le plus fort (MSB
= Most Significant Bit).

Page 7 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

II.3. Conversion binaire-décimal

On trouve la valeur décimale de tout nombre binaire en additionnant le poids de tous les bits
dont le chiffre est 1 et en ignorant le poids des bits dont le chiffre est 0.

Exemples : Convertissez le nombre entier binaire 1101101 en décimal

1101101 = 1 × 26 + 1 ×25 + 0 × 24 + 1× 23 + 1 × 22 + 0 × 21 + 1 ×20 = 64 + 32 + 8 + 4 + 1

= 109

III- Conversion décimal-binaire

III.1. Méthode de la division par 2 répétée

Une méthode systématique de conversion de nombres entiers décimaux en binaires est le


procédé de la division par 2 répétée.

Exemple : Convertir le chiffre décimal 12 en binaire.

Reste

12
= 6 0
2

6
= 3 0
2

3
= 1 1
2

1
= 0 1
2

La division cesse 1100


lorsqu’on obtient
un quotient de 0 MSB LSB
Exemple : 19 et 45

III.2. Méthode de la somme de poids

III.2.1. Somme de poids

0,5 0,25 0,125 0,0625

2–1 2–2 2–3 2– 4

Convertir 0,625 en binaire

Page 8 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

0,625 = 0,5 + 0,125 = 2–1 + 2–3

On retrouve 1 à la position 2–1 ; 0 à la position 2–2 et 1 à la position 2–3 d’où 0,625 = 0,101

III.2.2. Multiplication répétée

Convertir 0,3125 (fraction décimale) en binaire.

- On commence par multiplier 0,3125 par 2.


- On multiplie ensuite chaque nouveau produit ainsi crée (partie décimale) par 2 jusqu’à
ce que le produit fractionnaire soit 0.
- Les chiffres reportés ou retenues générés par les multiplications forment le nombre
binaire.

Retenue .0 1 0 1

0,3125 × 2 = 0,625 0

0,625 × 2 = 1,25 1

0,25 × 2 = 0,50 0

0,50 × 2 = 1,00 1

II. Arithmétique binaire

IV.1. Addition binaire

Les quatre règles de l’addition binaire sont les suivantes :

0 + 0 = 0 ; Somme = 0, pas de retenue

0 + 1 = 1 ; Somme = 1, pas de retenue

1+ 0 = 1 ; Somme = 1, pas de retenue

1 + 1 = 10 ou 0 ; Somme = 0, retenue de 1

Exemple : Additionner les nombres binaires suivants :

a) b) c) d)

+ 11 + 100 + 111 + 110


11 10 11 100
110 110 1010 1010

Page 9 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

IV.2. Soustraction binaire

Les quatre règles de base de la soustraction binaire sont les suivantes :

0–0=0

1–1=0

1–0=1

0 – 1 = 1 avec un emprunt de 1 ; ou

10 – 1 = 1 avec un emprunt de 1

Exemple : Effectuer les soustractions binaires :

a) b) c) d)

− 11 − 11 − 111 − 110
01 10 100 101
10 01 011 001

IV.3. Multiplication binaire

Les quatre règles de base pour multiplier les bits sont les suivantes :

0×0=0

0 ×1 = 0

1 ×0 = 0

1×1=1

Exemple : Effectuez les multiplications binaires suivantes

11 101
× 11 × 111
11 101
11 101
̅̅̅̅̅̅̅̅
1001 101
̅̅̅̅̅̅̅̅̅̅̅
100011

IV.4. Division binaire

La division des nombres binaires est identique à la division de nombres décimaux.

Exemple : Effectuer les divisions suivantes :

110 11 1100 100


000 10 0100 11
000 000

Page 10 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

III. Complément à 1 et à 2 de nombres binaires

V.1. Complément à 1 d’un nombre binaire

Le complément à 1 d’un nombre binaire s’obtient en changeant chaque 0 par 1 et chaque 1 par
0.

Exemple : 1 0 1 1 0 0 1 0 nombre binaire

0 1 0 0 1 1 0 1 complément à 1

V.2. Complément à 2 d’un nombre binaire

On obtient le complément à 2 d’un nombre binaire en additionnant 1 bit au bit de poids le plus
faible (LSB) du complément à 1 de ce nombre.

Complément à 2 = (Complément à 1) + 1

Exemple : Trouver le complément à 2 du nombre binaire 1 0 1 1 0 0 1 0


10110010 nombre binaire
01001101 complément à 1
+ 1
01001110 complément à 2
Méthode alternative

1. En commençant par le LSB écrire les bits tels qu’ils sont en se déplaçant vers la gauche
jusqu’au premier 1, en incluant ce dernier
2. Remplacer chaque bit non inclus dans la 1ère étape par son complément à 1
Exemple : 0 1 0 0 1 0 0 0 complément à 2 10111000

Importance de la représentation en complément à 1 et à 2 : elle permet de représenter les


nombres négatifs.

IV. Nombres signés

Les ordinateurs et autres systèmes numériques doivent être en mesure de traiter aussi bien les
nombres positifs que les nombres négatifs. Un nombre binaire signé comprend un signe et une
information de grandeur. Le signe détermine s’il s’agit d’un nombre positif ou négatif alors que
la grandeur détermine sa valeur. Il existe trois notations pour représenter les nombres entiers
signés en binaire : notation signe-grandeur, en complément à 1 et en complément à 2.

Page 11 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

VI.1. Bit de signe

Dans un nombre binaire signé, le bit situé le plus à gauche est le bit de signe, qui indique si le
nombre est positif ou négatif.

Un 0 désigne un nombre positif et un 1 désigne un nombre négatif.

VI.2. Notation signe-grandeur

Dans la notation signe-grandeur, le bit situé le plus à gauche est le bit de signe et les autres bits
sont les bits de grandeurs du nombre binaire signé.

Exemple : Illustrons le nombre décimal + 25 en un nombre signé de 8 bits avec la notation


signe-grandeur.

Bit de signe 0 0011001 Bits de grandeur

Le nombre binaire -25 s’exprime comme suit : 10011001

Dans la notation signe-grandeur, un nombre négatif possède les mêmes bits de grandeurs que
son nombre positif correspondant mais comporte un bit de signe de 1 au lieu de 0.

La notation en complément à 1 représente les nombres positifs de façon identique à la notation


signe-grandeur.

Exemple : + 25

• Notation signe-grandeur 00011001


• Notation en complément à 1 00011001

Les nombres négatifs deviennent les compléments à 1 de leurs nombres positifs correspondants.

Exemple : - 25

Complément à 1 de +25 (00011001) 11100110

Vérification : 11100110 = -27 + 26 + 25 + 22 + 2 = - 128 + 64 + 32 +4 + 2 = - 26

On ajoute +1 pour avoir -25 (-26 +1 = - 25)

Exemple : Exprimer le nombre décimal -39 en un nombre de 8 bits en utilisant les notations
signe-grandeur, à complément à 1.

Ecrivons + 39 en binaire sur 8 bits 00100111


✓ Notation signe-grandeur de -39 = 10100111
✓ Notation complément à 1 de -39 = complément à 1 de +39 ce qui fait 11011000

Page 12 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Vérification : 11011000 = - 128 + 64 + 16 + 8 = - 40

- 40 + 1 = - 39

VI.4. Notation en complément à 2

La notation en complément à 2 représente les nombres positifs de la même façon que les
notations signe-grandeur et à complément à 1, c'est-à-dire un nombre positif.

Pour un nombre positif : notation en complément à 2 = notation signe-grandeur = notation


en complément à 1

Exemple : + 39

Notation signe-grandeur 00100111


Notation en complément à 1 00100111
Notation en complément à 2 00100111
Exemple : –39
Dans la notation en complément à 2 ; –39 s’écrira 11011001
VI.5. Valeur décimale des nombres signés
VI.5.1. Notation signe-grandeur
Dans la notation signe-grandeur, la valeur décimale des nombres positifs et négatifs est obtenue
en additionnant le poids de tous les bits de grandeur dont le chiffre est 1 et en ignorant le poids
de bits de grandeur dont le chiffre est 0. Le signe du nombre s’obtient en examinant le bit de
signe.

Exemple : Déterminer la valeur décimale du nombre binaire signé 10010101 exprimé selon la
notation signe-grandeur.

Bit de signe 10010101 = 24 + 22 + 20 = 16 + 4 + 1 = 21

Comme le bit de signe vaut 1 le résultat est donc -21

VI.5.2. Notation en complément à 1

Dans la notation en complément à 1, la valeur décimale des nombres positifs est obtenue en
additionnant le poids de tous les bits de grandeur dont le chiffre est 1 et en ignorant le poids de
bits de ceux dont le chiffre est 0.

Page 13 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

La valeur décimale des nombres négatifs s’obtient en affectant une valeur négative au poids du
bit de signe, en faisant la somme des poids des bits dont la valeur est 1 et en additionnant 1 au
résultat.

Exemple : Déterminez la valeur décimale des nombres binaires signés suivants, exprimés selon
la notation en complément à 1

a) 00010111 b) 11101000

a) 00010111 = 24 + 22 + 21 + 20 = 16 + 4 + 2 + 1 = +23
b) 11101000 = - 27 + 26 + 25 + 23 = - 128 + 64 + 32 + 8 = -24
-24 + 1 = - 23

IV.3. Notation en complément à 2

Même procédé qu’en VI.5.2, seulement pour un nombre négatif on n’ajoute pas + 1.

Exemple : Déterminez la valeur décimale des nombres binaires signés suivants, exprimés selon
la notation en complément à 2

a) 01010110 b) 10101010

a) 01010110 = 26 + 24 + 22 + 21 = 64 +16 + 4 + 2 = +86

b) 10101010 = - 27 + 25 + 23 + 21 = - 128 + 32 + 8 +2 = -86

V. Opérations arithmétiques avec nombres signés

V.1. Addition

Les deux nombres d’une addition sont le cumulande et le cumulateur, le résultat de l’addition
est la somme. Il existe quatre cas d’addition de nombres binaires signés.

1. Les deux nombres sont positifs


2. Le nombre positif est plus grand que le nombre négatif
3. Le nombre négatif est plus grand que le nombre positif
4. Les deux nombres sont négatifs

+ 00000111
00000100
• Deux nombres positifs
00001011

La somme est positive et exprime une valeur binaire exacte

• Nombre positif plus grand que le nombre négatif

Page 14 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

+ 00001111 + 15
11111010 − 6
1 00001001 9

Retenue rejetée somme positive

• Nombre négatif plus élevé que le nombre positif

00010000
+ 11101000 + 16
− 24
Somme est négative
11111000 −8

• Deux nombres négatifs

+ 11111011
11110111
+−5
−9
somme négative exprimée sous
111110010 −14
forme de complément à 2

V.2. Soustraction

Les trois termes d’une soustraction sont : le diminuande, le diminuteur et on obtient une
différence.

La soustraction de deux nombres signés s’obtient en prenant le complément à 2 du diminuteur


et en l’additionnant au diminuande. Rejeter toute retenue finale.

Exemple : Effectuer les soustractions de nombres signés suivantes :

a) 00001000 – 00000011 b) 00001100 – 11110111

c) 11100111 – 00010011 d) 10001000 – 11100010

a) b)

00001000 + 00001000 + 00001100


− 00000011 11111101 00001001
1 00000101 00010101

Retenue rejetée

c) d)

+ 11100111
11101101 + 10001000
00011110
111010100 10100110

Retenue rejetée

Page 15 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

V.3. Multiplication

Les trois nombres d’une multiplication sont le multiplicande, le multiplicateur et le produit. Le


signe du produit dépend des signes du multiplicande et du multiplicateur.

Si les signes sont identiques, le produit est positif, dans le cas contraire il est négatif

V.3.1. Méthodologie

Etape 1 : Déterminez si les signes du multiplicande et du multiplicateur sont identiques ou


différents afin de connaitre le signe du produit.

Etape 2 : Exprimez tout nombre négatif en notation binaire exacte comme la plupart des
ordinateurs stockent les nombres négatifs sous forme de complément à 2, il faut complémenter
à 2 tout nombre négatif afin d’obtenir sa notation binaire exacte.

Etape 3 : En commençant avec le bit de poids le plus faible du multiplicateur, effectuez les
produits partiels.

Etape 4 : Additionnez les produits partiels pour obtenir le produit final.

Etape 5 : Si le bit de signe déterminé à l’étape 1 est négatif prenez le complément à 2 du produit.
S’il est positif, laissez le produit en notation binaire exacte. Joignez le bit de signe au produit.

V.3.2. Exemple : Multipliez le nombre binaire signé 01010011 (multiplicande) par 11000101
(multiplicateur)

Etape 1 : Le bit de signe du multiplicande est 0 et le bit de signe du multiplicateur est 1. Le bit
de signe du produit final sera donc 1, c'est-à-dire un nombre négatif.

Etape 2 : Prendre le complément à 2 du multiplicateur afin d’obtenir la notation exacte.

11000101 00111011

Etapes 3 et 4 : Effectuer la multiplication de la façon suivante en ne tenant compte que des bits
de grandeur

01 0 1 0 0 1 1
× 00111011
1010011
1010011 .
11111001
0000000. .
011111001
1010011. . .

Page 16 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

1110010001
1010011. . . .
100011000001
1010011. .. . .

1001100100001

0000000. . . . ..

1001100100001 produit final

Etape 5 : Comme nous avons déterminé à l’étape 1 que le signe du produit est 1, prendre le
complément à 2 du produit

1001100100001 0110011011111

Joindre le bit de signe

1 0110011011111
en décimal
01010011×11000101 83 ×– 69 = – 5727
VI. Nombres hexadécimaux

Le système de numération hexadécimal possède seize chiffres. Son utilisation est répandue dans
les applications d’ordinateurs et de microprocesseurs.

Le système hexadécimal possède une base de 16, il est donc composé de seize chiffres et
caractères alphabétiques.

Décimal Binaire Hexadécimal


0 0000 0
1 0001 1
2 0010 2
3 0011 3
4 0100 4
5 0101 5
6 0110 6
7 0111 7
8 1000 8
9 1001 9
10 1010 A

Page 17 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

11 1011 B
12 1100 C
13 1101 D
14 1110 E
15 1111 F

Le système de numération hexadécimal comprend dix chiffres numéraux et six caractères


alphabétiques.

VI.1. Compter en hexadécimal

Une fois le symbole F atteint, on débute une nouvelle et en continuant comme suit : 10, 11, 12,
13, 14, 15, 16, 17, 18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 2A,
2B, 2C, 2D, 2E, 2F, 30, 31, 32 ..............

VI.2. Conversion binaire-hexadécimal

Pour convertir un nombre binaire en hexadécimal il faut diviser le nombre binaire en groupe
de 4 bits en commençant par le bit de droite et en remplaçant chacun de ces groupes par le
symbole hexadécimal équivalent.

Exemple : Convertissez les nombres binaires suivants en hexadécimal

a) 1100 1010 0101 0111 b) 0011 1111 0001 0110 1001

C A 5 7 = CA5716 3 F 1 6 9 = 3F16916

VI.3. Conversion hexadécimal-binaire

Pour convertir un nombre hexadécimal en binaire on inverse le procédé en remplaçant chaque


symbole hexadécimal par les quatre bits appropriés :

Exemple : Déterminez l’équivalent binaire des nombres hexadécimaux suivants :

a) 10A416 b) CF8E16 c) 974216

1 0 A 4 C F 8 E 9 7 4 2

0001 0000 1010 0100 1100 1111 1000 1110 1001 0111 0100 0010

VI.4. Conversion hexadécimal-décimal

Une des méthodes pour obtenir l’équivalent décimal consiste à convertir le nombre hexadécimal
en un nombre binaire pour ensuite convertir le nombre binaire en décimal.

Page 18 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Exemple :

a) 1C16 = 0001 1100 = 16 + 8 + 4 = 2810

b) A85 = 1010 1000 0101 = 269310

Autre méthode

a) E516 = 5×160 + 14×161 = 5 + 224 = 22910


b) B2F8 = 8×160 + 15×161 + 2× 162 + 11 × 163 = 4581610

VI.5. Conversion décimal -hexadécimal

On fait une division répétée par 16

Exemple : 650 = 28A16

VI.6. Addition hexadécimale

Exemple : Additionnez les nombres hexadécimaux suivants

a) 2316 + 1616 b) 5816 + 2216 c) 2B16 + 8416 d) DF16 + AC16

2316 Colonne de droite 316 + 616 = 310 + 610 = 910 = 916


+
1616
3916 Colonne de gauche 216 + 116 = 210 + 110 = 310 = 316

5816
+ Colonne de droite 816 + 216 = 810 + 210 = 1010 = A16
22 16
7A16 Colonne de gauche 516 + 216 = 510 + 210 = 710 = 716

2B16
+ Colonne de droite B16 + 416 = 1110 + 410 = 1510 = F16
8416
AF16 Colonne de gauche 216 + 816 = 210 + 810 = 1010 = A16

DF16
+ Colonne de droite F16 + C16 = 1510 + 1210 = 2710
AC16
18B16 2710 -1610 = 1110 = B16 avec une retenue de 1
Colonne de gauche D16 + A16 +116 = 1310 + 1010 + 110 = 2410
2410 -1610 = 810 = 816 avec une retenue de 1

VI.7. Soustraction hexadécimale avec la méthode de complément à 2

Exemple : Soustrayez les nombres hexadécimaux suivants

a) 8416 – 2A16 b) C316 – 0B16

2A16 = 00101010 le complément à 2 de 2A16 est 11010110 = D616

Page 19 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

On additionne D616 au diminuande

8416 Colonne de droite 416 + 616 = 410 + 610 = 1010 = A16


+
D616
Colonne de gauche 816 + D16 = 810 + 1310 = 2110
15A16
2110 – 1610 = 510 = 516 avec une retenue de 1
Retenue rejetée

VI.8. Décimal Codé Binaire (Code DCB)

Le Décimal Codé Binaire ou code DCB est une façon d’exprimer chacun des chiffres décimaux
en code binaire. Exemple : clavier, afficheurs numériques

Code 8421

Le code 8421 est un type de décimal codé binaire (DCB) signifiant que chaque chiffre décimal
de 0 à 9 est représenté par un code binaire de 4 bits. 8421 correspond aux poids binaires des
quatre bits (23, 22, 21, 20). En définitive Code 8421 = Code DCB

Conversion décimal-codé DCB

Chiffre décimal 0 1 2 3 4 5 6 7 8 9
Code DCB 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

VI.9. Codes numériques et parité

VI.9.1. Code Gray

Il permet de passer d’un code de nombre au suivant en ne changeant qu’un seul bit.

VI.9.1.1. Conversion binaire- code Gray

- Pour convertir un nombre binaire en code Gray on conserve le bit de poids le plus fort
du nombre binaire
- En se déplaçant de gauche à droite on additionne chaque paire de bits adjacente du code
binaire pour obtenir le bit suivant du code Gray. Les retenues sont rejetées.

Exemple : code binaire 1 0 1 1 0 en code Gray

1 1 1 0 1 code Gray

VI.9.1.2. Conversion code Gray-binaire

- Le bit de poids le plus fort du code Gray, situé à l’extrémité gauche est identique au
bit correspondant du code binaire.

Page 20 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

- Additionnez chaque nouveau bit de code binaire crée au bit de code adjacent
(suivant), les retenues sont rejetées.

Exemple : Code Gray 1 1 0 1 1 en code binaire

1 0 0 1 0 code binaire

VI.9.2. Codes alphanumériques

Pour communiquer, il faut non seulement des nombres mais aussi des lettres et d’autres
symboles. Les codes alphanumériques représentent des nombres des caractères alphabétiques
et des symboles.

VI.9.2.1 ASCII

Le code ASCII (American Standard Code for Information and Interchange) est un code
alphanumérique universel utilisé dans la plupart des ordinateurs et dans nombre d’appareils
électroniques. A chaque entrée d’une lettre, d’un chiffre ou d’une commande, le code ASCII
correspondant est dirigé vers l’ordinateur. Il comprend 128 caractères et symboles représentés
par un code binaire de 7 bits.

Exemple : Déterminez les codes ASCII binaires entrés du clavier lorsque l’instruction de
langage BASIC suivante est tapée. Exprimez également chaque code en hexadécimal. (Voir
tableau 2.7.)

VI.9.2.2. Méthode de parité pour la détection d’erreurs

Un grand nombre de systèmes utilisent un bit de parité pour la détection d’erreurs. Tout groupe
de bits comporte un nombre pair ou impair de 1.

Un bit de parité paire donne un total de 1 pair et un bit de parité impaire donne un total de 1
impair.

Exemple : Associez le bit de parité paire aux groupes de codes suivants :

a) 1010 b) 111000 c) 101101 d) 100011100101 e) 101101011111

0 1010 1 111000 0 101101 0 100011100101 1 101101011111

Page 21 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

PORTES LOGIQUES

1. Inverseur ou circuit NON : (NO)

L’inverseur ou circuit NON, effectue l’opération appelée l’inversion ou la complémentation.


L’inverseur change un niveau logique donné à son niveau logique opposé.

𝑋 = 𝐴̅

Actif niveau BAS c’est-à-dire vrai si l’entrée est « 0 »

2. Porte ET : (AND)

Une porte ET est un circuit effectuant une opération logique de base. La figure ci-dessous
représente une porte ET à 2 entrées.

Table de vérité d’une porte ET à 2 entrées

Entrées Sortie
A B X
0 0 0
0 1 0
1 0 0
1 1 1
3. Porte OU : (OR)

C’est également un circuit logique de base

Table de vérité
Entrées Sortie
A B X
0 0 0
0 1 1
1 0 1
1 1 1

Page 22 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

4. Porte NON-ET : (NAND)


La porte NON-ET est une porte universelle car des éléments NON-ET peuvent se combiner
pour effectuer des opérations ET, OU ou NON.

Table de vérité
Entrées Sortie
A B X
0 0 1
0 1 1
1 0 1
1 1 0
A B ̅
𝑨 ̅
𝑩 ̅+𝑩
𝑨 ̅ AB ̅̅̅̅
𝑨𝑩
0 0 1 1 1 0 1
0 1 1 0 1 0 1
1 0 0 1 1 0 1
1 1 0 0 0 1 0
̅̅̅̅
𝐴𝐵 = 𝐴̅ + 𝐵̅ NON-ET = OU-Négatif

5. Porte NON-OU : (NOR)

Comme la porte NON-ET, la porte NON-OU est une porte universelle, elles peuvent être
combinées pour effectuer des opérations ET, OU et NON.

Table de vérité
Entrées Sortie
A B X
0 0 1
0 1 0
1 0 0
1 1 0
Une porte NON-OU est identique à un ET négatif

Page 23 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Elles sont construites à partir des portes logiques vues précédemment.

a) Porte OU Exclusif : (XOR)

La sortie X d’une porte logique OU exclusif est au niveau HAUT si le niveau de l’entrée A et
le niveau de l’entrée B sont complémentaires (A = HAUT et B= BAS ou A= BAS et
B = HAUT). La sortie X est au niveau BAS si les niveaux de A et B sont identiques.
Table de vérité

Entrées Sortie
A B X
0 0 0
0 1 1
1 0 1
1 1 0

b) Porte NON-OU Exclusif : (XNOR)

Table de vérité

Entrées Sortie
A B X
0 0 1
0 1 0
1 0 0
1 1 1

Page 24 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

ALGÈBRE BOOLÉENNE
I- Lois et règles de l’algèbre booléenne
I-1 : Lois

• Commutativité : A+ B = B + A ; A×B = B×A


• Associativité : A + (B + C) = (A+B) + C ; A(BC) = (AB) C
• Distributivité : A (B+C) = AB + AC
I-2 : Règles

A+0 = A A. A = A
A +1 = 1 A. A = 0
A.0 = 0 A= A
A.1 = A A + AB = A
A+ A = A A + AB = A + B
A+ A =1 ( A + B )( A + C ) = A + BC

II- Théorèmes de DeMorgan


Les théorèmes de DeMorgan portent sur la vérification mathématique de l’équivalence des
portes NON-ET et des portes OU négatifs et de l’équivalence entre les portes NON-OU et des
portes ET négatifs.

Théorème 1
Le complément d’un produit de variables est égal à la somme des compléments de variables.

XY = X + Y

Théorème 2
Le complément d’une somme de variables est égal au produit des compléments de variables

X + Y = XY

Exemple : Appliquez les théorèmes de DeMorgan aux expressions suivantes


1- ( A + BC ) + D( E + F ) = ( A + BC )( E + F )D = ( A + BC )( E + F ) + D = ( A + BC ) ( E + F ) + D 
= ( A + BC)( E + F + D)
2- ( A + B + C) D = ( A + B + C) + D = ABC + D
3- ABC + DEF = ( ABC)( DEF) = ( A + B + C)( D + E + F )
4- AB + CD + EF = ( AB)(CD)( EF ) = ( A + B)(C + D)( E + F )

Page 25 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

III- Formes standard d’expressions booléennes


III-1 Conversion d’une expression générale en une somme de produits
Toute expression logique peut être convertie sous forme d’une somme de produits en
appliquant les techniques de l’algèbre booléenne

Exemple : A (B+CD) = AB +ACD

III-2 Forme standard d’une somme de produits (SDP)


Considérons l’expression : ABC + ABD + ABC D

Elle comprend les variables A, B, C, D. La série complète de variables n’est pas représentée
dans les deux premiers termes de l’expression D ou D dans le premier et C ou C dans le
deuxième. Ce n’est pas une forme standard de SDP.

A BCD + A BC D + AB C D est une SDP standard. Toute forme de somme de produits non
standard peut être convertie en SDP standard en utilisant les diagrammes de Karnaugh et
l’algèbre booléenne.

III-3 Forme standard d’un produit de somme (PDS)


( A + B + C + D)( A + B + D)( A + B + C + D) n’est pas un PDS standard
( A + B + C + D)( A + B + C + D)( A + B + C + D) est un PDS standard
Exemple : Convertissez l’expression suivante en un PDS standard
( A + B + C)( B + C + D)( A + B + C + D)
A + B + C = A + B + C + DD = ( A + B + C + D)( A + B + C + D) (Règle 12)
B + C + D = B + C + D + A A = ( B + C + D + A)( B + C + D + A)
Finalement on obtient
( A + B + C + D)( A + B + C + D)( B + C + D + A)( B + C + D + A)(( A + B + C + D)( A + B + C + D)
IV- Digramme de Karnaugh
Le diagramme de Karnaugh est un outil graphique qui permet de simplifier de manière
méthodique les expressions booléennes.

IV-1 Diagramme de Karnaugh à trois variables


3 variables = 8 carrés c’est-à-dire 23.

C 0 1 C 0 1
AB AB
00 000 001 00 A BC A BC
01 010 011 01 AB C ABC
11 110 111 11 AB C ABC
10 100 101 10 A BC A BC

IV-2 Minimisation d’une somme de produits avec diagramme de Karnaugh

Page 26 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

IV-2-1 Diagramme de Karnaugh d’une SDP standard

Il faut suivre les étapes suivantes :

- Déterminez la valeur binaire de chaque terme de produit de la SDP


- Pour chaque terme de produit évalué placez un 1 sur le diagramme de
Karnaugh dans la case ayant la même valeur que le terme de produit
Cette façon de simplifier les expressions booléennes est appelée première forme de Shannon
ou développement par les 1.

Exemple : Dressez le diagramme de Karnaugh de la SDP suivante


A BC + ABC + AB C + ABC
001 + 010 + 110 + 111

C 0 1
AB
00 1
01 1
11 1 1
10

IV-2-2 Diagramme de Karnaugh d’une SDP non standard


Exemple 1 : Dressez le diagramme de Karnaugh de la SDP suivante

A + A B + AB C
000 100 110
001 101
010
011
C 0 1
AB
00 1 1
01 1 1
11 1
10 1 1

IV-3 Simplification d’une SDP avec diagramme de Karnaugh


Exemple 1 :

1) Groupez les 1 dans chacun des diagrammes de Karnaugh


2) Pour chaque diagramme de Karnaugh précédent, écrivez la somme minimisée
résultante

Page 27 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

C 0 1 C 0 1
AB AB
00 1 00 1 1
01 1 01 1
11 1 1 11 1
10 10 1 1

a) b)

CD 00 01 11 10 CD 00 01 11 10
AB AB
00 1 1 00 1 1
01 1 1 1 1 01 1 1 1
11 11 1 1 1
10 1 1 10 1 1 1

c) d)

1) Groupage des 1 (voir digramme de Karnaugh)

2) a) AB + BC + ABC b) B + AC + AC c) AC + AB + A BD d) D + BC + A BC

Exemple 2 : Utilisez un diagramme de Karnaugh pour minimiser la SDP suivante

BC D + ABC D + AB C D + A BCD + A BCD + A BC D + ABC D + ABC D + A BC D

Cette SDP n’est pas standard, pour cette raison rendons-la standard

BC D + ABC D + AB C D + A BCD + A BCD + A BC D + ABC D + ABC D + A BC D

0000 0100 1100 0011 1011 0010 0110 1110 1010

1000.

CD 00 01 11 10
AB
00 1 1 1
01 1 1
11 1 1
10 1 1 1

D + BC

IV-2-3 Diagramme de Karnaugh à partir d’une table de vérité

On peut passer directement d’une table de vérité à un diagramme de Karnaugh

Page 28 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Exemple : Soit l’expression X = A BC + A BC + AB C + ABC

Entrées Sortie
A B C X
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

C 0 1
AB
00 1
01
11 1 1

10 1

IV-2-4 Conditions indifférentes

Il arrive que des combinaisons de variables d’entrée ne soient pas permises dans une
application. Dans le cas du code DCB six combinaisons ne sont pas valides : 1010 (10) ; 1011
(11) ; 1100 (12) ; 1101 (13) ; 1110 (14) ; 1111 (15). Comme ces états ne sont pas permis ils ne
se produiront jamais dans une application fonctionnant avec le code DCB ; on dit que ce sont
des conditions ‘’indifférentes’’. En d’autres termes on peut inscrire une sortie 1 ou 0 vis-à-vis
de ces conditions puisqu’elles ne se produiront jamais. On inscrit un X dans leur carré.

Exemple :

Entrées Sortie
A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1

Page 29 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

1 0 0 1 1
1 0 1 0 X
1 0 1 1 X
1 1 0 0 X
1 1 0 1 X
1 1 1 0 X
1 1 1 1 X

CD 00 01 11 10
AB
00
01 1
11 X X X X

10 1 1 X X

Sans conditions ‘’indifférentes’’ Y = ABCD + ABC

Avec conditions indifférentes Y = A + BCD plus simple

V- Minimisation d’un produit de sommes avec diagramme de Karnaugh


V-1- Diagramme de Karnaugh d’un PDS standard

Étape 1 : Déterminez la valeur binaire de chaque terme de sommes contenu dans le PDS. C’est
la valeur binaire pour laquelle le terme vaut 0 (simplification par la deuxième forme de
Shannon ou développement par les 0)

Étape 2 : Pour chaque terme de somme évalué, placez un 0 sur le diagramme de Karnaugh dans
le carré correspondant.

Exemple : Dressez le diagramme de Karnaugh du PDS suivant


( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)
1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 1 0 0 1 1
CD 00 01 11 10
AB
00 0 0
01
11 0 0
10 0

V-2 Simplification d’un PDS avec diagramme de Karnaugh


Le procédé de minimisation d’un PDS est similaire à celui utilisé pour une SDP, sauf qu’il
faut grouper des 0 au lieu des 1.

Exemple 1 : Utilisez un diagramme de Karnaugh pour minimiser le PDS standard suivant :

Page 30 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

( A + B + C)( A + B + C)( A + B + C)( A + B + C)( A + B + C)


(0 + 0 + 0) (0 + 0 +1) (0 + 1 + 0) (0 + 1+ 1) (1 + 1 + 0)

C 0 1
AB
00 0 0
01 0 0
11 0
10

A( B + C )

Exemple 2 : Utilisez un diagramme de Karnaugh pour minimiser le PDS suivant


( B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)
Ce PDS n’est pas standard ; rendons le standard.
B + C + D = B + C + D + A A = ( A + B + C + D)( A + B + C + D)
D’où on aura :
( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)

CD 00 01 11 10
AB
00 0 0
01 0
11 0
10 0 0
(C + D)(( A + B + C)( A + B + D)
VI- Conversion entre PDS et SDP avec diagramme de Karnaugh
Lorsqu’un PDS est défini dans un diagramme de Karnaugh il peut être converti en une SDP
équivalente à partir du diagramme et réciproquement.
Pour un PDS tous les carrés ne contenant pas de 0 contiennent des 1 ; ces 1 forment la SDP
équivalente. De la même manière pour une expression de SDP tous les carrés ne contenant pas
de 1 contiennent des 0, ces 0 forment l’expression du PDS équivalent.
Exemple : En utilisant un diagramme de Karnaugh convertissez l’expression de PDS en un
PDS minimisé ; en une SDP standard, en une SDP minimisée
( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)

Page 31 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

CD00 01 11 10
AB
00 1 0 0 0
01 0 1 1 1
11 0 1 1 1
10 1 0 1 1

PDS minimisé : ( A + B + C )( B + C + D)( B + C + D)

SDP standard :
ABC D + ABC D + ABCD + ABC D + ABCD + ABCD + ABC D + ABC D + ABCD
+ ABCD

SDP minimisée : AC + BC + BD + BC D

FONCTIONS DE LOGIQUE COMBINATOIRE


I- Additionneur de base
I-1- Demi-additionneur
Rappelons que :

0+0 = 0
0 +1 = 1
1+ 0 = 1
1 + 1 = 10
Ces opérations s’effectuent par un circuit logique appelé demi-additionneur. Le demi-
additionneur prend deux nombres binaires à ses entrées et produit deux nombres binaires à ses
sorties : un bit de somme et un bit de retenue.

A Somme

Bits d’entrée Sorties

B Retenue

Symbole logique d’un demi-additionneur

Page 32 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

A B Csor 
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Table de vérité d’un demi-additionneur

Csor vaut 1 si et seulement si A et B valent 1  Csor = AB


La somme  vaut 1 si et seulement si les variables A et B ne sont pas égales   = A  B
À partir de ces équations la logique requise pour la fonction de demi-additionneur est :

=1  = A B

B & Cso r = AB

I-2 Additionneur complet


L’additionneur complet prend deux bits d’entrée et une retenue d’entrée et produit une sortie
de somme et une retenue de sortie

A Somme

Bits d’entrée B

Retenue d’entrée Cen Retenue de sortie

Symbole logique d’un additionneur complet

A B Cen Csor 
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Table de vérité d’un additionneur complet

Page 33 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

L’équation de la sortie est :  = ( A  B)  C en

L’équation de sortie de la retenue est : Csor = AB + ( A  B)Cen


Le logigramme d’un additionneur complet est représenté par le schéma ci-dessous
A B

A =1 =1 

Cen & ( A  B)Cen

1 Csor

& AB

Logigramme d’un additionneur complet

II- Additionneur binaire parallèle


Le branchement de deux additionneurs complets (ou plus) forme un additionneur binaire
parallèle.

A2 B2 A1 B1 0

A B Cen A B Cen

Csor Csor 

(MSB) 3 2 1(LSB)

Exemple : Déterminez la somme résultante produite par l’additionneur parallèle de 3 bits à la


figure ci-dessous et identifiez les retenues intermédiaires lors de l’addition de nombres binaires
101 (A2A1A0) et 011 (B2B1B0).

Page 34 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

1 0 0 1 1 1 0

A B Cen A B Cen A B Cen

Csor Csor  Csor


1
4 3 2 1 1
1 0 0 0

À la sortie nous avons : 4321 = 1000


Les CI 74LS83 et 74LS283 sont des additionneurs de 4 bits

III- Comparateurs
La fonction principale d’un comparateur est de comparer les grandeurs de deux quantités
binaires afin de déterminer la relation entre ces quantités.

III-1- Égalité

Une porte OU exclusif peut servir de comparateur de base parce que sa sortie vaut 1 si les deux
bits à ses entrées sont différents et vaut 0 si les deux bits d’entrée sont identiques.

0 1

=1 0 =1 1
0 les 2 bits d’entrée sont 0 les deux bits d’entrée
égaux ne sont pas égaux

0 1

=1 1 =1 0

1 les deux bits ne sont 1 les deux bits sont


pas égaux égaux

III-2 Inégalité

Les CI de comparateur sont munis de sorties :

- A = B qui indique que le nombre A = B


- A > B qui indique que le nombre A est plus grand que B
- A < B qui indique que A est plus petit que B

Page 35 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

A0 0 COMP

A1 A

A2

A3 3 A>B

A= B

B0 0 A< B

B1 B

B2

B3 3

Symbole logique d’un comparateur de 4 bits

Pour déterminer une inégalité entre les nombres binaires A et B on procède de la façon
suivante :

1- Si A3 = 1 et B3 = 0 alors A > B
2- Si A3 = 0 et B3 = 1 alors A < B
3- Si A3 = B3 on examine le rang de poids faible suivant pour identifier une condition
d’inégalité
Exemple : Déterminer les sorties A = B, A>B et A< B pour les nombres aux entrées du
comparateur illustré à la figure suivante.

0 0 COMP

1 A Les nombres aux entrées sont A = 0110 et

1 B = 0011. La sortie A > B est au niveau HAUT

0 3 A>B les autres sont au niveau BAS. Le CI 74LS85

A= B est un comparateur de 4 bits

1 0 A< B

1 B

0 3

Page 36 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

IV- Décodeurs (transcodeur)


La fonction de base d’un décodeur est de détecter la présence d’une combinaison spécifique de
bits (codes) à ses entrées et de l’indiquer par un niveau spécifique de sortie. Un décodeur
possède un nombre n de lignes traitant un nombre n de bits et comporte de 1 à 2n lignes de
sorties pour indiquer la présence de 1 à n combinaisons.
Autrement dit un décodeur est un circuit qui active la ligne de sortie correspondant au code
binaire présent en entrée du composant.
IV-1- Décodeur binaire de base

Supposons qu’on veuille déterminer à quel moment le nombre binaire 1001 se présente aux
entrées d’un circuit numérique.
Une porte ET peut servir d’élément de décodage (détection) puisqu’elle produit une sortie de
niveau HAUT seulement lorsque toutes ses entrées sont au niveau HAUT. Pour cette raison il
faut que toutes les entrées soient au niveau HAUT.

A0 1
A1 0 1
A2 0 X = A3 A 2 A1 A0
A3 1

La sortie est 0 sauf lorsque A0 = 1 ; A1 = 0 ; A2 = 0 et A3 = 1. En utilisant une porte NON-ET


au lieu d’une porte ET la présence du code binaire (1001) sera indiquée par un niveau BAS.

IV-2- Décodeurs de 4 bits

Pour décoder toutes les combinaisons possibles avec 4 bits il faut utiliser 16 portes de décodage
(24 = 16). Ce type de décodeur est appelé un décodeur entrée ‘’4 lignes sortie 16 lignes’’ ou un
décodeur 1 parmi 16 par ce qu’une seule sortie parmi les 16 est active à la fois.
Pour obtenir une sortie d’état valide BAS pour chaque nombre décodé on utilise 16 portes
NON-ET et des inverseurs.

Page 37 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Page 38 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Nombre Entrées binaires Fonction de Sorties


décimal décodage
A3 A2 A1 A0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 0 0 0 0 A 3 A 2 A1 A 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1 0 0 0 1 A3 A 2 A1 A0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2 0 0 1 0 A3 A2 A1 A0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
3 0 0 1 1 A3 A 2 A1 A0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
4 0 1 0 0 A3 A2 A1 A0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
5 0 1 0 1 A3 A2 A1 A0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
6 0 1 1 0 A3 A2 A1 A0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
7 0 1 1 1 A3 A2 A1 A0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
8 1 0 0 0 A3 A 2 A1 A0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
9 1 0 0 1 A3 A 2 A1 A0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
10 1 0 1 0 A3 A 2 A1 A0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
11 1 0 1 1 A3 A 2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
12 1 1 0 0 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
13 1 1 0 1 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
14 1 1 1 0 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
15 1 1 1 1 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

Fonctions de décodage et table de vérité d’un décodeur 4 entrées et 16 sorties d’état valide BAS

Page 39 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

IV-3 Décodeur DCB- décimal (74XX42)

Le décodeur DCB-décimal convertit chaque code DCB (code 8421) en l’un des chiffres décimaux.
Il est communément appelé décodeur entrée 4 lignes sorties 10 lignes ou décodeur 1 parmi 10.

Chiffre Code DCB Fonction de


décimal décodage
A3 A2 A1 A0
0 0 0 0 0 A 3 A 2 A1 A 0
1 0 0 0 1 A3 A 2 A1 A0
2 0 0 1 0 A3 A2 A1 A0
3 0 0 1 1 A3 A 2 A1 A0
4 0 1 0 0 A3 A2 A1 A0
5 0 1 0 1 A3 A2 A1 A0
6 0 1 1 0 A3 A2 A1 A0
7 0 1 1 1 A3 A2 A1 A0
8 1 0 0 0 A3 A 2 A1 A0
9 1 0 0 1 A3 A 2 A1 A0
IV-5-Décodeur DCB-7 segments

Le décodeur DCB-7 segments reçoit un code DCB à ses entrées et produit des sorties pour piloter
des afficheurs 7 segments, afin d’obtenir un affichage décimal. Le diagramme logique d’un
décodeur à 7 segments de base est illustré à la figure ci-dessous.

DCB/7-segments

A0 c

Entrées A1 d Lignes de sorties connectées à

DCB A2 e l’afficheur à 7 segments

A3 f

Page 40 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

V- Codeurs (encodeurs)
Un codeur est un circuit logique combinatoire effectuant la fonction « inverse » du décodeur.
Un codeur reçoit un niveau valide à l’une de ses entrées (représentant un chiffre, par exemple
décimal) et le convertit en une sortie codée (par exemple un DCB ou un nombre binaire). Le
procédé de conversion de symboles ou nombres familiers en un format codé s’appelle le codage.

V-1- Codeur décimal-DCB

Entrée 2

décimale 3 1

4 2 Sortie DCB

5 4

6 8

Ce type de codeur possède 10 entrées (une pour chaque chiffre décimal) et 4 sorties correspondant
au code DCB ; c’est un codeur de base entrée 10 lignes sortie 4 lignes.

Chiffre décimal Code DCB

A3 A2 A1 A0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1

Page 41 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

V-2- Circuit intégré 74XX147


L’élément 74XX147 est un codeur de priorité d’entrée valide BAS (0) pour les chiffres décimaux
de 1 à 9 et de sorties DCB d’état valide BAS. Une sortie DCB est produite si aucune des entrées
n’est valide.

VCC

(16)

HPRI/DCB

(11) 1

(12) 2

(13) 3 (9) /A0

(1) 4 (7) /A1

(2) 5 (6) /A2

(3) 6 (14) /A3

(4) 7

(5) 8

(10) 9

(8)

GND

HPRI (High Priority) c’est-à-dire que l’entrée de valeur la plus élevée est prioritaire.

Exemple : Si des niveaux BAS sont appliqués aux broches 1, 4 et 13 du CI 74XX147 de la figure
ci-dessus indiquez l’état des quatre sorties. Toutes les autres entrées sont au niveau HAUT.

La broche 4 qui est l’entrée du chiffre décimal le plus élevé au niveau BAS, représente le chiffre
décimal 7. Les niveaux de sortie indiquent le code DCB du chiffre 7. Les sorties /A 0, /A1 et /A2
sont au niveau BAS et /A3 est au niveau HAUT.

On a donc à la sortie : /A3/A2/A1/A0 = 1000

Page 42 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

VI- Multiplexeurs (sélecteurs de données)


Un multiplexeur (MUX) est un composant permettant d’acheminer les informations numériques
de plusieurs sources sur une seule ligne, afin de les transmettre vers une destination commune. Un
MUX possède plusieurs lignes de données d’entrées et une seule ligne de sortie. Il comporte aussi
des entrées de sélection de données permettant de faire traverser les données numériques d’une ou
l’autre des entrées vers la sortie.

MUX

Sélection S0

des données S1

Y Sortie des données

D0

Entrée D1

des données D2

D3

Le symbole logique d’un MUX à 4 entrées est illustré à la figure ci-dessus. Il possède 2 lignes de
sélection puisqu’avec 2 bits on peut sélectionner 4 lignes d’entrée de données.

Entrées de sélection Entrée sélectionnée


S1 S0
0 0 D0
0 1 D1
1 0 D2
1 1 D3
La sortie des données est égale à : D0 si S1 = 0 et S0 = 0 c’est-à-dire Y = D0 S1 S 0 ;
D1 si S1= 0 et S0 = 1 ; Y = D1 S1 S 0 ; D2 si S1 = 1 et S0 = 0 ; Y = D2 S1 S 0 ; D3 si S1 =1 et S0 =1
Y = D3 S1 S 0
Finalement on aura : Y = D0 S1 S 0 + D1 S1 S 0 + D2 S1 S 0 + D3 S1 S 0

Le logigramme y afférent comprend : 4 portes ET à 3 entrées, une porte OU à 4 entrées et deux


inverseurs.

Page 43 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Comme nous pouvons sélectionner l’une ou l’autre des lignes d’entrée, ce circuit est appelé
sélecteur de données.

VII- DÉMULTIPLEXEURS
Un démultiplexeur (DÉMUX) effectue la fonction inverse du multiplexeur. Il prend des données
reçues sur une seule ligne et les distribue à un nombre donné de lignes de sortie. Le DÉMUX est
encore appelé distributeur de données. Un décodeur peut servir de démultiplexeur en utilisant ses
lignes d’entrée pour la sélection des données et en utilisant une des entrées de validation pour
l’entrée des données

TECHNOLOGIE DES CIRCUITS INTEGRÉS


I. Introduction
Le besoin de miniaturisation et de réduction des coûts a depuis longtemps poussé les fabricants de
composants électroniques à intégrer au maximum les structures électroniques donnant naissance
aux CIRCUITS INTÉGRÉS.
Le circuit intégré (CI), aussi appelé puce électronique, est un composant électronique reproduisant
une, ou plusieurs, fonction(s) électronique(s) plus ou moins complexe(s), intégrant souvent
plusieurs types de composants électroniques de base dans un volume réduit, rendant le circuit facile
à mettre en œuvre. Les circuits intégrés sont classés selon leurs caractéristiques et leur domaine
d'emploi . Le classement est le suivant :

ASIC
Microprocesseur
Amplificateurs Microcontrôleur
Opérationnels Circuits Circuits Circuits Mémoires
Timers Analogiques Intégrés Programmables PLD
Autres EPLD
SPLD
Autres
Circuits
Logiques

Combinatoires Combinatoires Séquentiels


Simples Complexes
Opérateurs Comparateurs Bascules
Logiques Multiplexeurs Compteurs
De base UAL Registres
Autres Autres

Figure 1 : Différents types des circuits intégrés

Page 44 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

ASIC : Application Specific Integrated Circuit ce qui signifie : circuit intégré spécifique à une
application. Ce sont des circuits intégrés "fabriqués à la demande ». Ils peuvent intégrer des
structures analogiques et logiques mais sont d'un coût élevé à petite échelle.

Circuits analogiques : ce sont des circuits intégrés qui mettent en forme des informations
analogiques.

Circuits programmés : ils nécessitent des informations virtuelles ( un programme) régissant leur
fonctionnement. Ce sont généralement des circuits logiques (μProcesseur, EPLD...) mais ils
peuvent être aussi analogiques grâce aux DSP (Digital Signal Processing).
Circuits logiques : regroupent les structures logiques intégrées non programmées.
Notre exposé portera sur l’étude de la technologie des circuits intégrés logiques. Parmi les
nombreuses technologies des circuits intégrés logiques :
•ECL : Emitter Coupled Logic, Logique à émetteurs couplés ;
•GaAs : Arséniure de Gallium ;
•TTL : Transistor Transistor logic ;
•CMOS : Complementary Metal Oxyde Semiconductor ;
•etc.
Nous nous intéresserons aux technologies TTL et CMOS

II. Technologie TTL et CMOS

1) Technologie TTL
La technologie TTL (Transistor Transistor Logic) est une technologie à base des transistors
bipolaires.
a) Famille de la technologie TTL
Le nom des circuits de cette famille commence par 74 suivi d'une ou plusieurs lettres
représentant la série et suivi d'un code à 2 ou 3 chiffres représentant le modèle du circuit.
Exemple : le circuit 74LS08 (porte ET).
Les lettres au milieu du nom représentent donc la série. On décline plusieurs séries :
74 xx : série standard.
74 Lxx : série faible consommation.
74 Sxx, 74ASxx, 74ALSxx 74Fxx, 74AFxx : série rapide.
74LSxx : mélange des technologies L et S, c'est une des séries les plus répandues.
Il existe aussi des séries 74HCxx et 74HCTxx qui est le résultat d'une combinaison de la
technologie TTL et CMOS afin d'ajouter leurs avantages.
b) Caractéristiques
* Caractéristiques Statiques
• Niveaux d'entrée et de sortie

Page 45 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Une fonction TTL reçoit une tension de 5V sur une de ses entrées. Elle la traduit en un état
logique haut, c'est-à-dire un '1' logique.
Imaginons maintenant qu'elle reçoit 4,7V à
cause des parasites. Comment va t-elle
traduire cette information ?
C'est pour cela que les entrées et les sorties
des fonctions logiques ont des marges pour
qualifier un état logique :
Vcc = 5V
VIHmini = 2 V
VILmax = 0.8 V
VOHmini = 2.4 V
VOLmax = 0.4 V

Exemple : Si une fonction TTL reçoit une tension d'entrée comprise entre 5V et 2V celle-ci sera
considérée comme un état logique haut. Si elle reçoit une tension d'entrée entre 0V et 0,8V elle la
considérera comme un état logique bas. Entre 2V et 0,8V l'état sera aléatoire.
• Courant d'entrée et de sortie
Les circuits TTL étant réalisés à l'aide de transistors bipolaires NPN ou PNP, la commande se fait
par l'intermédiaire du courant de base, donc le courant d'entrée des opérateurs TTL est différent de
0.

Courant d'entrée :
En TTL les entrées consomment peu de courant au niveau haut mais beaucoup au niveau bas. Une
entrée en l’air est considérée comme un état haut. A l'état bas une entrée TTL a besoin d'un courant
sortant maximal de 1,6mA. A l'état haut une entrée TTL a besoin d'un courant entrant maximal de
40µA. Courant de sortie :
A l'état bas une sortie TTL peut absorber un courant maximal de 16mA.

A l'état haut une sortie TTL peut délivrer un courant maximal de 400µA.

• Sortance ou facteur de charge (Fan Out) :


La sortance au niveau haut= |IOH / I IH|

La sortance au niveau bas= |IOL / I IL|

La sortance de la technologie = minimum des deux sortances On voit


qu'une sortie TTL peut commander 10 entrées TTL.

Page 46 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

• Immunité aux Bruits :


L’immunité aux bruits d’un circuit logique définit l’aptitude du circuit à tolérer des perturbations
(tensions parasites) sur ses entrées.
La marge de bruit à l’état haut VNH est définie comme : VNH = VOHmin - VIHmin
La marge de bruit à l’état bas VNL est définie comme : VNL = VILmax – VOLmax La technologie
TTL ne présente pas une très grande immunité aux bruits.
• Consommation
En TTL les circuits consomment beaucoup. Un courant absorbé important avec une tension
d’alimentation de 5 V, se traduit avec un échauffement important donc une puissance considérable
(PDmoy = ICCmoy*Vcc) avec ICCmoy = (ICCH + ICCL) / 2

* Caractéristique dynamique

• Le temps de propagation
Un signal qui traverse un circuit subit toujours un retard.
Deux retards de propagation sont définis :
TPHL : Temps de propagation du niveau haut au niveau bas. TPLH : Temps de
propagation du niveau bas au niveau haut.
La moyenne est la somme des deux divisée par 2 En
TTL les circuits sont très rapides(10nS) c) Les
montages de sortie
Dans la famille TTL deux types de sorties sont utilisés couramment

• la sortie Open Collector (collecteur ouvert)


Quand un circuit dispose d'une sortie à collecteur ouvert, cela signifie que son transistor de sortie
n'est pas polarisé complètement et que la patte de sortie est reliée uniquement au collecteur de ce
transistor. Pour pouvoir utiliser la sortie, il faudra faire appel à une résistance (charge) avec la
tension souhaitée. Cette structure présente de multiples avantages :
- Courant de sortie plus important
- Capacité de fournir une tension de sortie supérieure à la tension d'alimentation
- interconnexion de plusieurs sorties.
• sortie totem pole
La plupart des circuits en technologie TTL disposent de sorties à totem pôle permettant de délivrer
une tension proche de 0v pour le niveau logique "0" et proche de 5v pour le niveau logique "1".
Deux ou plusieurs sorties de ce type ne doivent jamais être reliées entre elles.
En outre on note aussi la sortie à trois états qui en plus de l’état haut et bas il y a l’état de haute
impédance c'est-à-dire qu’on dispose d’une entrée de sélection qui permet de connecter ou de
déconnecter la sortie.

Page 47 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

d) Principe de la technologie TTL


On prend l’exemple sur un NAND à deux entrées en technologie TTL dont on peut dire que l’étage
d’entrée est un transistor bipolaire « multi-émetteur » et l’étage de sortie est un transistor bipolaire.
Lorsque les tensions sur A et B sont à +Vcc les diodes émetteur-base du transistor d’entrée sont
bloquées, par contre la diode base-collecteur est conductrice.
Un courant circule vers la base du transistor de sortie, ce qui lui rend conducteur et amène donc la
sortie au niveau Gnd( à la tension VCEsat près).
Si on annule l’une des tensions A ou B ( ou les deux), la diode base-collecteur du transistor d’entrée
n’est plus conductrice( la résistance 4 K assure la saturation du transistor d’entrée), le transistor de
sortie est bloquée et la sortie est portée à Vcc( à la chute de tension dans la résistance de rappel
près).
+ Vcc

4K 4K
/(A*B)
A

B
Gnd
Figure 2 : La porte NAND en TTL
2) Technologie CMOS
La technologie CMOS (Complementary Metal Oxyde Semiconductor) est une technologie à base
des transistors à effet de champ à grille isolé(MOS).La technologie CMOS est devenue depuis les
années 80 la technologie dominante pour les circuits intégrés. Elle utilise deux types de transistors
: les transistors nMOS et les transistors pMOS

a) Famille de la technologie CMOS


La technologie CMOS se décompose en 6 familles logiques : série
4000 (alimentation de 3 à 18 V) ; série 74 C ;

Page 48 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

série 74 HC (CMOS rapide comme la famille TTL LS, alimentation


de 2 à 6 V) ; série 74 HCT (compatibilité totale avec la famille TTL
LS, alimentation 5V ); série 74 AC (CMOS encore plus rapide que
la famille HC) ; série 74 ACT (CMOS AC compatible TTL). b)
Caractéristiques Niveaux d'entrée et de sortie Technologie CMOS
: (dépend de VCC)
VIHmini = 0.55xVCC

VILmax = 0.45xVCC

VOHmini = 0.95xVCC

VOLmax = 0.05xVCC

Courant d'entrée et de sortie


Les circuits CMOS étant réalisés à
l'aide de transistors à effet de champs, la Vcc commande se fait par une tension, donc le courant
d'entrée des opérateurs CMOS est quasi nul.
Courant d'entrée : Inférieur à 1µA.

Courant de sortie :
Une sortie peut fournir jusqu'à plus de 1mA selon les modèles. D’où une sortance presque infinie.

c) Montage Sortie
En dehors des périodes de transition un seul transistor est passant et de ce fait aucun courant ne
circule entre Vcc et la masse. C’est pour cette raison que la consommation des circuits est aussi
faible. Lors des périodes de transition, il apparaît une impulsion de courant entre Vcc et la masse.
Elle est due à la charge des condensateurs équivalents aux entrées des transistors et des capacités
parasites des connexions. Si la consommation est pratiquement nulle en basse fréquence, elle
croît avec la vitesse de fonctionnement du circuit.

P = f.C.(Vcc)²

Page 49 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

d) Principe de la technologie CMOS


Exemple : l’inverseur en Technologie CMOS

Ip

E S

In

Figure 3: inverseur en CMOS0 V

On associe sur un même substrat deux transistors complémentaires un canal N et un canal P


(canaux diffusés) dont les grilles sont reliées.
Si l’entrée est au niveau logique 1 (E = +Vcc) le transistor P (canal P) est bloqué et le transistor N
(canal N) est saturé. Le potentiel de la sortie S est donc égal à 0 qui correspond au niveau logique
0.
Au contraire quand l’entrée est au niveau logique 0 (E = 0) le transistor P est saturé et le transistor
N est bloqué. La sortie S est au potentiel +Vcc.
On réalise ainsi un inverseur logique.
III. Comparaison entre Les technologies TTL et CMOS

Avantage et Inconvénients

La technologie TTL
Les avantages de cette famille :
• Les entrées laissées en 'l'air' ont un état logique à 1 par défaut.
• Une bonne immunité au bruit.
• Un temps de propagation faible.
Les inconvénients de cette famille :
• L'alimentation doit être précise à 5V +/- 5 % sinon on risque de détruire le circuit.

Page 50 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

• Du fait qu'elle est réalisée avec des transistors bipolaires elle consomme pas mal de courant
comparer à la famille CMOS. (Car les transistors bipolaires sont commandés en courant).

La technologie CMOS
Les avantages de cette famille :
• L'alimentation peut aller de 3V à 18V.
• Le courant d'entrée est nul, car elle est réalisée avec des transistors à effet de champs. (Les
transistors à effet de champs sont commandés en tension).
• Une excellente immunité au bruit.
Les inconvénients de cette famille :
La vitesse de commutation est plus faible que pour la technologie TTL.
Les composants CMOS sont généralement plus chers que les composants TTL équivalents.
En bref :
Les circuits CMOS ne consomment pas autant de courant que les circuits TTL. Cependant, la
consommation de courant d'un circuit CMOS augmente beaucoup plus vite que celle d'un circuit
TTL aux vitesses d'horloge plus élevées. Une consommation de courant plus faible requiert une
distribution d'alimentation moindre, ce qui facilite la conception et en réduit le coût. À cause des
temps de montée et de descente plus longs, la transmission des signaux numériques devient plus
simple et économique avec des puces CMOS.
IV. Association de circuits de différentes familles
Pour associés des circuits logiques de différentes familles, il convient de vérifier que la sortance
d’un circuit n’est pas dépassée et que les niveaux électriques ne sont pas dépassés.
a) Respect de la sortance
Si IOH est le courant de l’opération d’attaque et ∑(IIH) la somme des courants des opérateurs
attaqués, alors il faut que :

IOH > ∑(IIH)

Si IOL est le courant d’attaque et ∑(IIL) la somme des courants consommés, alors il faut que :

IOL > ∑(IIL)

b) Compatibilité d’association TTL-CMOS


Pour associer des familles différentes deux conditions sont nécessaires :

. a l’état haut : la tension VOH (Voltage Out put Low), doit être inferieur ou égale a la tension
d’entrée VIL (Voltage Input Low), du circuit commande

Page 51 Dr Hamidou dit Togoudogoly SAGARA


ELECTRONIQUE NUMERIQUE

Utilité

CMOS-HC est recommandée pour toute conception de carte électronique standard.

HCT peut être utilise pour un remplacement broche a broche des circuits TTL.

Conclusion

À travers ce thème on constate que le monde industriel est en constante évolution vers des
matériaux de plus en plus miniaturisés et performants par l’utilisation des technologies TTL et
CMOS.

Elles sont surtout utilisées dans l’informatique (Cartes mères des ordinateurs, …), dans
l’électronique numérique (Circuits imprimés, ...).

Page 52 Dr Hamidou dit Togoudogoly SAGARA