CIRCUITOS LÓGICOS

COMPARADOR BÁSICO

Un compararador de magnitudes es un circuito que necesita dos entradas, una para

cada uno de los números a comparar y tres salidas, una para la A>B, A=B y A<B, a
continuación se ilustra un diagrama en bloque o símbolo lógico, las funciones de las
salidas y su respectiva tabla de la verdad.
Símbolo Lógico Función lógica Tabla de la verdad
A B A>B A=B A<B
A A>B A>B = AB 0 0 0 1 0
A=B
B A<B
A=B = A ⊕ B 0 1 0 0 1
A<B = AB 1 O 1 0 0
1 1 0 1 0

COMPARADOR COMO CIRCUITO INTEGRADO

En el mercado existen varios tipos de comparadores para el desarrollo de este tema

solo se contemplara el circuito integrado 7485.

EL CIRCUITO INTEGRADO 74LS85

Comparador de magnitud de 4 bits.

Descripción

El 74LS85 es un comparador de magnitud para números de 4 bits, para números de

mas de 4 bits se puede expandir el circuito integrado usando las entradas de
expansión y/o programación IA>B. IA<B y IA=B.

Símbolo lógico Configuración de pines

1 14 11 9 15 13 12 10 16 15 14 13 12 11 10 9
B3 B2 B1 B0 A3 A2 A1 A0 4 B0
IA>B V cc A 3 B2 A2 A1 B1 A0
74LS85 3
IA=B
2
OA>B OA=B OA>B IA<B
5 6 7 B 3 IA<B IA=B IA>B O A>B O A=B O A<B G N D
1 2 3 4 5 6 7 8

En donde:
A3, A2, A1 y A0
B3, B2, B1 y B0
IA>B, IA=B, IA<B
OA>B, OA=B, OA<B
Son los bits del número A.
Son los bits del número B.
Son las entradas de expansión o programación.
Son las salidas

__________________________________________________________________
Ing. Juan C. Peñalver M.
CIRCUITOS LÒGICOS

Tabla de la verdad

Entradas Salidas
A3 B 3 A2 B 2 A1 B 1 A0 B 0 IA>B IA=B IA<B OA>B OA=B OA<B
A3>B3 X X X X X X 1 0 0
A3<B3 X X X X X X 0 0 1
A3=B3A2>B2 X X X X X 1 0 0
A3=B3A2<B2 X X X X X 0 0 1
A3=B3A2=B2 A1>B1 X X X X 1 0 0
A3=B3A2=B2 A1<B1 X X X X 0 0 1
A3=B3A2=B2 A1=B1A0>B0 X X X 1 0 0
A3=B3A2=B2 A1=B1A0<B0 X X X 0 0 1
A3=B3A2=B2 A1=B1A0=B0 0 1 0 0 1 0
A3=B3A2=B2 A1=B1A0=B0 1 0 0 1 0 0
A3=B3A2=B2 A1=B1A0=B0 0 0 1 0 0 1
A3=B3A2=B2 A1=B1A0=B0 X 1 X 0 1 0
A3=B3A2=B2 A1=B1A0=B0 1 0 1 0 0 0
A3=B3A2=B2 A1=B1A0=B0 0 0 0 1 0 1

EJERCICIOS RESUELTOS

Ejercicio 1: Comparador de 4 bits.

Solución: En este circuito se trata de mostrar la aplicación básica del 7485 para ello
se debe programar las entradas de expansión o programación IA>B = 0, IA=B = 1, IA<B =
0. todo esto con el fin de cuando los dos números a comparar sean iguales en las
salidas tengan los valores OA>B = 0, OA=B = 1, OA<B = 0, para indicar que los números
comparados son iguales, todo esto se deduce de la tabla de la verdad de la fila 9.
A3 A2 A1 A0 B3 B2 B1 B0

15 13 12 10 1 14 11 9
4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3
GND
16 V cc
7485 IA=B
2
O A>B O A=B O A<B IA<B
5 6 7 +5V
+5V

S2 S1 S0

Ejercicio 2: Comparador de 8 bits en paralelo

Solución: Este ejercicio ilustra como construir un comparador de mas de 4 bits, en

este caso 8 bits, normalmente esto se conoce como la expansión del circuito
integrado, en este ejercicio se ilustra la expansión en paralelo.

__________________________________________________________________
Ing. Juan C.Peñalver M.
CIRCUITOS LÓGICOS

A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0

15 13 12 10 1 14 11 9 15 13 12 10 1 14 11 9
4 4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3 8 3
GND
16 V cc
7485 IA=B
2
GND 7485 IA=B
2
I 16 V cc
O A>B O A=B O A<B A<B O A>B O A=B O A<B IA<B
5 6 7 +5V +5V
5 6 7
+5V +5V

15 13 12 10 1 14 11 9
4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3
GND
16 V cc
7485 IA=B
2
O A>B O A=B O A<B IA<B
5 6 7 +5V
+5V

S2 S1 S0

Ejercicio 3: Comparador de 8 bits en serie.

Solución: otra manera de implementar la expansión es usando la configuración serie

o cascada, se puede decir que este tipo de configuración la cantidad de circuitos
integrados que se pueden colar es ilimitada.
A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0

15 13 12 10 1 14 11 9 15 13 12 10 1 14 11 9
4 4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3 8 3
GND
16 V cc
7485 IA=B
2
GND 7485 IA=B
2
I 16 V cc I
O A>B O A=B O A<B A<B O A>B O A=B O A<B A<B
5 6 7 6 +5V
5 7
+5V +5V

S2 S1 S0

Ejercicio 4: Comparador de 10 bits en paralelo.

Solución: Este ejercicio ilustra la expansión en paralelo con la atenuante de usar la

entrada de programación como entradas de datos.

__________________________________________________________________
Ing. Juan C. Peñalver M.
CIRCUITOS LÒGICOS

A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0

15 13 12 10 1 14 11 9 15 13 12 10 1 14 11 9
4 4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3 8 3
GND
16 V cc
7485 IA=B
2
GND 7485 IA=B
2
16 V cc
O A>B O A=B O A<B IA<B O A>B O A=B O A<B A<B I
5 6 7 5 6 7
+5V +5V

15 13 12 10 1 14 11 9
4
A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 IA>B
8 3
GND
16 V cc
7485 IA=B
2
O A>B O A=B O A<B IA<B
5 6 7 +5V
+5V

S2 S1 S0

__________________________________________________________________
Ing. Juan C.Peñalver M.