Vous êtes sur la page 1sur 22

Université Saad Dahleb de Blida

Faculté des Sciences


Département d’Informatique
Licence Génie des Systèmes Informatique (GSI)
Semestre 3 (2ème année)

ARCHITECTURE DES ORDINATEURS

Cours n°1: 9 Octobre 2013

AROUSSI Sana

s_aroussi@esi.dz
PRÉAMBULE

 Pré-requis: Cours (SM, S2).

 UEF: Éléments fondamentaux des Systèmes informatiques (EFSI)

 Volume horaire hebdomadaire: 1H30 Cours + 1H30 TD

 Évaluation: continu + Examen.

 Coefficient 1, Crédit 4

2
CONTENU DE LA MATIÈRE

I. Architecture Générale de l’Unité Centrale d’un Ordinateur

II. Architecture Interne des Processeurs

III. Étude des cas: Processeur 80x86

IV. Architectures des processeurs récents

3
CHAPITRE I:

ARCHITECTURE GÉNÉRALE

DE L’UNITÉ CENTRALE

D’UN ORDINATEUR
PLAN DU CHAPITRE I

 Généralités sur l’Ordinateur


 Qu’est ce qu’un ordinateur?

 Qu’entend-t-on par architecture?

 Composants d’un ordinateur

 Architecture de Base
 Modèle de Von Neumann

 Processeur

 Mémoire

 Bus 5
GÉNÉRALITÉS SUR L’ORDINATEUR

 Qu’est ce qu’un ordinateur?


 Un ordinateur est une machine de traitement de l’information.
Il est capable d’acquérir de l’information, de la stocker, de la
transformer en effectuant des traitements, puis de la restituer
sous une autre forme.

 Qu’entend-t-on par architecture?


 L'architecture d'un système représente l’organisation de ses
différentes composantes et de leurs interconnexions.
6
COMPOSANTS D’UN ORDINATEUR

Périphériques du sortie Composante de base

Périphériques d’E/S

Périphériques d’entrée 7
ARCHITECTURE DE BASE
MODÈLE DE VON NEUMANN (1946)
Exécute
l’instruction
Stocke
l’information

Unité Centrale
8
ARCHITECTURE DE BASE
PROCESSEUR

 Le processeur, parfois appelé CPU (Central Processing


Unit) est un circuit électronique qui est divisé en deux parties:
 Unité de commande (U.C) est responsable de la lecture en mémoire et du
décodage des instructions ;

 Unité de traitement, appelée aussi Unité Arithmétique et Logique


(U.A.L.), exécute les instructions qui manipulent les données.

 Pour chaque instruction, le processeur effectue


schématiquement les opérations suivantes :
 lire en mémoire l’instruction à exécuter ;

 effectuer le traitement correspondant ; 9

 passer à l’instruction suivante.


ARCHITECTURE DE BASE
MÉMOIRE PRINCIPALE

 La Mémoire Principale (MP) permet de stocker de

l’information.

 Nous appelons « information » tout ensemble de données

(textes, nombres, sons, images, etc) ou instructions

composant un programme.

 Toute information est manipulée sous forme binaire par


10
le processeur.
ARCHITECTURE DE BASE
STRUCTURE DE MÉMOIRE PRINCIPALE

 La mémoire est divisée en emplacements de taille fixe (en général 1

octet = 8 bits) utilisés pour stocker instructions et données.

11
ARCHITECTURE DE BASE
STRUCTURE DE MÉMOIRE PRINCIPALE

 Dans une mémoire de taille N, on a N emplacements mémoires,

numérotés de 0 à N-1. Chaque emplacement est repéré par son

numéro, appelé adresse. L’adresse est le plus souvent écrite en

hexadécimal.

12
ARCHITECTURE DE BASE
STRUCTURE DE MÉMOIRE PRINCIPALE

 La capacité (taille) de la mémoire est le nombre d’emplacements,

exprimé en général en kilo-octets ou en méga-octets, voire davantage.

13
ARCHITECTURE DE BASE
OPÉRATIONS SUR MÉMOIRE PRINCIPALE

 Les seules opérations possibles sur la mémoire sont :

 Écriture : le processeur donne une valeur et une adresse, et la

mémoire range la valeur à l’emplacement indiqué par l’adresse ;

 Lecture : le processeur demande à la mémoire la valeur contenue

à l’emplacement dont il indique l’adresse. Le contenu de

l’emplacement lu reste inchangé.

14
ARCHITECTURE DE BASE
UNITÉ DE TRANSFERT

 Les opérations de lecture et d’écriture portent en général sur

plusieurs octets contigus en mémoire : un mot mémoire.

 La taille d’un mot mémoire dépend du type de processeur :

 1 octet dans les processeurs 8 bits (ex. Motorola 6502) ;

 2 octets dans les processeurs 16 bits (ex. Intel 8086) ;

 4 octets dans les processeurs 32 bits (ex. Intel 80486 ou Motorola 68030).

15
ARCHITECTURE DE BASE
BUS

 Les informations échangées entre la mémoire et le processeur circulent

sur des bus.

 Un bus est simplement un ensemble de n fils conducteurs, utilisés pour

transporter n signaux binaires.


16
 Il existe trois types de bus : adresses, données, contrôle.
ARCHITECTURE DE BASE
BUS DE DONNÉES

 Le bus de données est un bus bidirectionnel permettant de

transférer l’information entre la mémoire et le CPU.

 L’information peut être:

 Une instruction à exécuter par le processeur (mémoireCPU)

 Donnée stockée en mémoire (mémoire CPU)

 Donnée produite par un traitement du processeur (CPUmémoire).


17
ARCHITECTURE DE BASE
BUS D’ADRESSES

 Le bus d’adresse est un bus unidirectionnel; seul le

processeur envoie des adresses.

 Il est composé de n fils  on utilise donc des adresses de

n bits  La mémoire peut posséder au maximum 2n

emplacements (adresses 0 à 2n -1).

18
ARCHITECTURE DE BASE
BUS D’ADRESSES (EXEMPLE 1)

Mémoire Principale
 Quel est le nombre minimal des fils
0 123
nécessaire pour adresser cette mémoire? 1 211
2 12

Décodeur
3 65
Bus d’adresse
4 98
5 120
6 128
7 231
0 à 7 emplacements  8 emplacements

8 = 23  3 fils sont nécessaires


19
ARCHITECTURE DE BASE
BUS D’ADRESSES (EXEMPLE 2)

 Supposant que le processeur veut lire le 5ème

emplacement (12), Quel sera le contenu du Mémoire Principale


0 123
bus d’adresse ainsi que le bus de données? 1 211
2 90
00000100

Décodeur
3 65
Bus d’adresse
4 12
8 fils
5 120
6 128
...... .....

00001100 Bus de données 20

8 fils
ARCHITECTURE DE BASE
BUS DE CONTRÔLE
 Le bus de contrôle est un bus unidirectionnel; seul le processeur
envoie des commandes pour contrôler le fonctionnement des autres
unités.

21
SOURCES DE CE COURS

 Emmanuel Viennet, Architecture des ordinateurs, IUT de

Villetaneuse, Université Paris 13, 2000, pp. 108.

 Djamal BENNOUAR, Cours Architecture des Ordinateurs 1,

Département Informatique, Faculté des Sciences, USDB, 2012.

22

Vous aimerez peut-être aussi