TP N° 2 : Synthèse de la mémoire dans des circuits intégrés

Exercice 1:
a- Ecrire un programme C décrivant le comportement d’un coprocesseur dédié pour
manipulation des Tableaux (voir figure 1).
S (n)
A (n)

P (n)
B (n) Coprocesseur dédié
Z (n)

Figure 1 : Schéma bloc du coprocesseur dédié pour manipulation des Tableaux.

Avec : - S (n) : A (n) + B (n),

- P (n) : A (n) * B (n),
- Z (n) : Tri_S (n).

b- Exécuter/tester le programme avec le compilateur Dev-C++ pour n =10.

c- Donner l’architecture interne du circuit intégrer « coprocesseur ».
d- Comparer le traitement circuit intégrer par rapport au traitement sur un processeur en
performance et flexibilité.
e- Etablir une synthèse architecturale théorique en fonction des ressources et des
performances sur un exemple typique, tel que l’additionneur.

Exercice 2:
1. Explorer l’outil GAUT de la synthèse architecturale sous contraintes.
2. Implémenter le coprocesseur dédié (de l’exercice 1) avec l’outil GAUT.
3. Appliquer la synthèse architecturale avec les contraintes suivantes :
i. Latence = 100 ns,
ii. Fréquences = 10 ns,
iii. Taille n = 100
4. Donner le diagramme de GANTT du coprocesseur fourni par GAUT.