Académique Documents
Professionnel Documents
Culture Documents
Cours 4
5 novembre 2012
Archi 1/22
Micro-architecture Micro-programme Performances
Micro-architecture
Archi 2/22
Micro-architecture Micro-programme Performances
Intro
- lire en mémoire
Mémoire
- écrire en mémoire
principale
- transférer des données vers l’UAL
- transférer des données depuis l’UAL
UC 2 l’UC commande l’action de l’UAL
1
Unité de
REGISTRES 3 l’état des registres permet de choisir
Commande
3
la prochaine commande
2
De façon indirecte (par les registres) :
UAL La mémoire, l’UAL influent sur l’UC.
L’UC influe sur la mémoire.
Archi 4/22
Micro-architecture Micro-programme Performances
RDM
Archi 5/22
Micro-architecture Micro-programme Performances
Micro-architecture simple
Mémoire
principale lire, écrire
DEC
REGISTRES
registres
FLAGS
Compteur n lignes
ordinal
Mémoire de commandes
(microprogramme)
2 n micro-instructions
registre de
Registre tampon micro-instruction
n lignes
Bus A Bus B
UAL
Bus C
Archi 6/22
Micro-architecture Micro-programme Performances
Archi 7/22
Micro-architecture Micro-programme Performances
Micro-programme
Archi 8/22
Micro-architecture Micro-programme Performances
Microcode
Micro-instruction : mot binaire codant des signaux de commande :
signaux de commande de l'UAL
signaux de commande des
choix de la micro-inst. suivante 10 1011001 0110111110 10 10 registres et de la mémoire
Archi 10/22
Micro-architecture Micro-programme Performances
Solution : la Pile
la pile = espace de stockage situé en mémoire principale.
taille variable
accès par le sommet
3.1415... élément ajouté
localisation en mémoire : sommet 0xFF9A en dernier
de la pile
- adresse du fond de la pile WESTERN
5
- pointeur vers le sommet fond de fraise
- adresses contiguës la pile ciseaux premier élément
ajouté
LIFO : Last In First Out
Ajout d'un élément
Opérations : Suppression d'un élément
"technique"
- PUSH (ajout)
3.1415...
- POP (retrait) 0xFF9A 0xFF9A
WESTERN WESTERN
5 5
fraise fraise
ciseaux ciseaux
Archi 11/22
Micro-architecture Micro-programme Performances
Pile d’opérandes
4
2 3 3 7
1 1 3 3 3 3 21
8
6 7 7 15
5 5 11 11 11 11 165
21 21 21 21 21 21 21 186
Archi 12/22
Micro-architecture Micro-programme Performances
b3 b3 b3 b3 b3 b3 b3
b2 b2 b2 b2 b2 b2 b2
b1 b1 b1 b1 b1 b1 b1
SP a2 a2 a2 a2 a2 a2 a2 a2 a2 c2
BP a1 a1 a1 a1 a1 a1 a1 a1 a1 c1
Archi 13/22
Micro-architecture Micro-programme Performances
BP paramA1 BP
paramA1 paramA1 BP paramA1
Archi 16/22
Micro-architecture Micro-programme Performances
Performances
Archi 17/22
Micro-architecture Micro-programme Performances
Archi 18/22
Micro-architecture Micro-programme Performances
Mémoire
Processeur
principale
cache
Caches séparés
Carte mère
Processeur
L1 L1
Archi 20/22
Micro-architecture Micro-programme Performances
Cache direct
ligne de cache = 32 octets (en général, entre 4 et 64), soit 8 mots.
à chaque ligne on associe, 1 bit valide et un indicateur de 16 bits
qui identifie les adresses mémoire correspondant à cette ligne.
adresse mémoire ⇔ adresse virtuelle
indicateur ligne mot octet
Cache associatif
1ère entrée 2ème entrée 3ème entrée 4ème entrée
Archi 22/22