Faculté des Sciences Année Universitaire 2021/2022

Département de
physique

Travaux pratiques
Electronique Numérique I

Responsable : H.EL KAFSSAOUI

1
 Sommaire

TP 1 Vérification des portes logiques

TP 2 Applications des THEOREMES de DEMORGON

TP 3 Additionneur

TP 4 Décodeurs, Multiplexeurs, Démultiplexeurs

TP 5 Comparateurs 3 BITS

2
 Matériel Nécessaire

EDD 100 000, carte d’étude de la logique de base

1xPEM 061 151 : Sachet de 10 cordons jaunes 2 mm, 10 cm,

avec reprise arrière,

1xPEM 061 190 : Sachet de 10 cordons rouges 2 mm, 10 cm,

avec reprise arrière,

1xPEM 061 200 : Sachet de 10 cordons noirs 2 mm, 25 cm,

avec reprise arrière,

1xPEM 061 440 : Sachet de 10 cordons rouges 2 mm, 25 cm,

avec reprise arrière,

1xPEM 061 600 : Sachet de 10 cordons rouges 2 mm, 50 cm,

avec reprise arrière,

1x EDG000001 : Alimentation 7 à 12V ou DC, 1A

Voltmètre, adaptateur BNC banane et 2 cordons de 4 mm

double puits.

3
 TP 1 Vérification des portes logiques

1.1 -FONCTION LOGIQUE DE BASE :

Circuit logique(Inverseur) Table de vérité

A Y

0 1

1 0

Circuit logique ( ET (and) )

Son logigramme est le suivant :

Et sa table de vérité est la suivante :

4
 Circuit logique(Ou (OR)) :
Son logigramme est le suivant :

Et sa table de vérité est la suivante :

Circuit logique (Non ET (NAND))

Son logigramme est le suivant :

Et sa table de vérité est la suivante :

5
Circuit logique(Non-ou (NOR)) :

Son logigramme est le suivant :

Sa table de vérité est la suivante :

1.2-ETUDE LOGIQUE :

Soit les équations suivantes :

i) X Y  X Y  XY  X  Y

ii) AB  BC  AB  BC  1

iii) XZ  Y Z  XY  XZ  Y Z

 Pour la première équation on a le logigramme suivant :

6
 Pour la deuxième équation on a le logigramme suivant :

 Pour la troisième équation on a le logigramme suivant :

7
1.3 Exercice I
Une lampe est allumée si au moins deux interrupteurs sont ouverts.

-Donner sa table de vérité :

2-Réaliser le circuit logique :

1.4 EXERCICE II :

Table de vérité :

A B C A+B A+C (A+B)(A+C) A+BC A BC

0 0 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0

0 1 0 1 0 0 0 0 0

0 1 1 1 1 1 1 0 1

1 0 0 1 1 1 1 1 0

1 0 1 1 1 1 1 1 0

1 1 0 1 1 1 1 1 0

1 1 1 1 1 1 1 1 1

Fonction de sortie :
Après avoir vérifié et simplifié la fonction de sortie (A+B)(A+C)= A + BC, en utilisant le
tableau , on aboutit à une fonction simplifiée S :

S = A + BC

Logigramme :

8
1.5 Exercice III

Chacune de 3 alarmes A,B, C met un fil à la masse(potentiel bas 0 Volt ; A, B,C actifs dans

l’état logique 0).

Réaliser un systéme logique qui permet (à l’aide de circuit NAND) :

•D’allumer la lampe L( L=1) quand il existe une seule alarme (alarme mineure).

• De déclencher une sonnerie S( S=1) quand il existe au moins deux alarmes ( alarme

majeure).

Pour cela, on envisagera deux cas :

1-L et S ne doivent pas étre déclenchés en méme temps (LS=1) ; donner les expressions de L

et S ainsi que le schéma du logigramme.

2-On économise quelques circuits si le systéme est conçu de telle manière que la lampe L

reste allumée quand la sonnerie fonctionne.

1- Donner sa table de vérité

2- Simplifier cette fonction

3- Réaliser son logigramme

9
 TP 2 Applications des THEOREMES de
DEMORGON

2.1 ENONCE DES THEOREME

Le théorème de DE MORGAN permet d’obtenir l’inverse d’une fonction booléenne.

2.1.1 Inverse d’une somme logique

Le complémentaire d’une somme logique est égal au produit logique des

complémentaires des termes de la somme.

Exemple :

Soient trois variables binaires A, B, C, on peut écrire : A  B  C  A.B .C .

La table de vérité montre que A  B  C  A.B .C .

n n

D’une manière générale :

A A
i 1
i
i 1
i

2.1.2 Inverse d’un produit logique

Le complémentaire d’un produit logique est égal à la somme logique des complémentaires

des termes du produit :

10
Pour trois variables on peut écrire : A.B.C  A  B C .

n n

D’une manière générale :

 Ai   Ai
i 1 i 1

2.2 Applications

Soit à réaliser la fonction OU-EXCLUSIF de 2 variables :

_ _
S  A B  A B  AB

Complémenter deux fois la fonction S.


On obtient : S  S

_ _
S  A B  A B  AB

_ _
S  A B AB (1)

S  ( A  B )(A  B) (2)

_
S  AB  A B (3)

On obtient ainsi trois façons différentes de réaliser la fonction ou_exclusif.

2.3 Travaux pratiques

11
 Réaliser les Schémas des figures 1 à 3 et retrouver, en remplissant les tables des vérités ci-

dessous, la fonction réalisée.

0 0 0 0 0 0

0 1 0 1 0 1

1 0 1 0 1 0

1 1 1 1 1 1

2.4 Schémas

12
2.5 Equations à partir des schémas proposés

* A partir des schémas des figures 5 à 6, établir les équations des sorties des 4 fonctions et les

comparer à celle obtenues à partir des tables de vérité.

* Vérifier les fonctions réalisées

2.6 Câblage

Câbler les schémas 5 à 6 et vérifier les tables de vérité correspondantes.

13
 TP 3 Additionneur

3.1 Additionneur

Les additionneurs sont d’une grande importance non seulement dans les ordinateurs, mais

aussi dans un grand nombre de systèmes traitant des données numériques.

On distingue deux schémas fonctionnels de base permettant de définir la fonction

additionneur : le demi-additionneur et l’additionneur complet.

3.2 Demi-additionneur

Il est appelé ainsi car il ne permet d’additionner que deux nombre de un bit et ne gére pas une

retenue entrante éventuelle C ou cary.

Son schéma fonctionnel et sa table de vérité sont donnés ci-dessous :

14
3.4 SYNTESE DES CIRCUITS COMBINATOIRES.
 Demi -additionneur
1-sa table de vérité est la suivante

B A ∑ C0
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

3.5 Donner l’expression de la somme S et de la retenue R

3.6 Réalisation de semi additionneur avec des portes and

3.7 Additionneur complet

Pour additionner deux nombres binaires, il faut tenir compte de la retenue de l’étage

précédent. Il faut donc concevoir un circuit combinatoire à 3 entrées qui sont les entrées Ai et

Bi de l’étage i considéré et l’entrée Ri-1 qui est la retenue de l’étage précédent.

15
Son schéma fonctionnel et sa table de vérité sont donnés ci-dessous :

 Additionneur complet
Un additionneur complet permet la somme de deux bits Ai et Bi, en tenant compte de la
retenue Ci-1, délivré par l’étage précédent. IL fournira la somme Si et la retenue Ci.

1-la table de vérité :

L’expression de la somme Si et de la retenue Ri :

Réalisation du schéma à l’aide des circuits logiques AND, OR, XOR.

16
3.8 SOUSTRACTEUR COMPLET
Sa table de vérité :

Ri-1 Ai Bi Di Ri
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Donner l’expression de Di et de Ri de ce
circuit et son logigramme :

3.6 Schémas structurels possibles

Le schéma structurel du demi-additionneur est donné Fig 4.

Les figures 5 et 6 représentent celui de l’additionneur complet sous deux formes différentes.

 Retrouver ces deux schémas à partir de la table de vérité

Câblage

Câbler successivement les 3 schémas et vérifier les fonctions obtenues

17
18
 TP 4 Décodeurs, Multiplexeurs, Démultiplex

4.1 Décodeurs et transcodeurs

4.1.1 Définition du décodeur

Un décodeur est un circuit à n entrées dites d’adresse et 2n sorties dont une seule est active

à la fois, son rang étant déterminé par la valeur binaire matérialisée par l’état des n entrées.

En plus des n entrées, certains décodeurs possèdent une ou plusieurs entrées de validation. Par

exemple, pour une validation active au niveau bas : Si V=0 alors le décodage est active et si

V=1 les sorties sont inhibées. Ces entrées de validation permettent de grouper plusieurs

décodeurs afin d’augmenter l’amplitude du décodage.

4.1.2 Exemple : Décodeur 2 vers 4

19
4.1.3 Le schéma : Décodeur 2 vers 4

Le schéma fonctionnel est :

Les entrées sont appelées adresses car elles expriment en binaire le numéro décimal de la

sortie activée.

Le tableau ci-dessous présente le fonctionnement d’un décodeur binaire 2 vers 4 ou 1

parmi 4 :

Etat des leds

Entrée de validation Entrées d’adresses Sorties E= Eteinte
A=Allumée
1G’ 1A 1B 1Y0 1Y1 1Y2 1Y3 L1 L2 L3 L4
1 X X
0 0 0
0 0 1
0 1 0
0 1 1

La sortie est active à l’état 0.

La lettre X signifie : quelque soit la valeur de A ou de B, les sorties sont inactives.

4.1.4 Décodeur 3 vers 8

Réaliser un décodeur 3 vers 8 en utilisant deux décodeur 2 vers 4 et remplir la table de vérité

suivante :

Code d’entrée Sorties Commentaires

G’ A B Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

20
0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

4.1.5 Définition d’un transcodeur

A un code d’entrée de X bits, il fait correspondre un code de sortie Y bits.

Le schéma fonctionnel est donné par la figure 2.

Exemple d’un transcodeur 4 bits vers 4 bits

Exemple : le transcodage entre le binaire naturel et le binaire réfléchi

4.2 Multiplexeur et démultiplexeur

4.2.1 Définition d’un multiplexeur

21
Le multiplexeur (souvent appelé MUX) est sans conteste le circuit usuel le plus utilisé. Le

multiplexeur, dans sa plus simple expression possède plusieurs entrées (2n) d’information, n

entrées d’adresse et une sortie.

4 .2.2 Exemple d’un multiplexeur 4 vers 1

4 .2.3 Table de vérité d’un multiplexeur 4 vers 1

La fonction dispose d’une entrée de validation V active à l’état haut ou à l’état bas.

La donnée Ei est soit directe soit complémentée en sortie quand V est active.

A B V S
X X 0 0
0 0 1 E0

0 1 1 E1
1 0 1 E2
1 1 1 E3

4.2.3.1 Réaliser ce circuit

4.2.4 Définition d’un démultiplexeur

22
 Le démultiplexeur (DEMUX) fonctionne de façon inverse à celle du multiplexeur. Le

démultiplexeur reçoit n entrées d’adresses et une entrée à acheminer vers l’une des 2n sorties

possibles. Les autres sorties sont inactives.

4 .2.5 Exemple d’un démultiplexeur 4 vers 1

4 .2.6 Table de vérité d’un démultiplexeur une entrée et 4 sortie

La fonction dispose d’une entrée de validation V active à l’état haut ou à l’état bas ;

La donnée E peut apparaître en direct ou complémentée en sortie.

A B V S0 S1 S2 S3

X X 1 1 1 1 1

0 0 1 0 1 1 1

0 1 1 1 0 1 1

1 0 1 1 1 0 1

1 1 1 1 1 1 0

4.2.7 Réaliser ce circuit

23
 TP 4 Comparateur

4.1 Principe

Soit deux nombres binaires A et B de 2 bits ; le comparateur doit fournir un niveau haut sur

une sortie de comparaison si A est supérieur à B ou si A égal à B ou si A est inférieur à B.

4.2 Schéma fonctionnel

Il est donné par la figure 2.

Les sorties S,E et I, respectivement, supérieur, Egal, et Inférieur son définies ainsi :

S=1 si A B

I=1 si A B

E=1 si A=B

24
4.3 Comparateur élémentaire : Table de vérité

Comme pour l’additionneur le comparateur de 2 nombres de n bits est fait à partir d’un

comparateur élémentaire de 1 bit, figure 2.

La table de vérité est donnée ci-dessous

Ai Bi Si Ei Ii

0 0 0 1 0

0 1 0 0 1

1 0 1 0 0

1 1 0 1 0

Réaliser ce circuit

Références

E.H EL KAFSSAOUI : Cours Electronique Numérique I et Numérique II

THOMAS L. FLOYD : Système numérique concepts et applications

F. DIEULEVEUT : Principe et pratique de l’électronique Tome I

N’GALLY KOMA : Manuel de logique combinatoire

Site web

25