Université Hassan 1er Année universitaire 2021-2022

FST Settat LST GI

Département de Mathématiques et Informatique
Module: Architecture des Ordinateurs

TP N° 1
Exercice 1: Montage des fonctions logiques de base

Afin de se familiariser avec le logiciel Logisim:

a) Réaliser les opérateurs ET, OU, NON, à l’aide d’opérateurs NON ET
b) Réaliser OU exclusif à partir de ET, OU, NON.
c) Réaliser OU exclusif en utilisant sa table de vérité et générer son logigramme.

Exercice 2: Montage des circuits logiques combinatoire

1. Demi-additionneur (Half Adder)

Un demi-additionneur est un circuit logique à deux entrées à additionner : An et Bn et deux sorties
Sn: la somme et rn la retenue de sortie.

Ecrire la table de vérité d’un demi-additionneur qui permet de faire l’addition de deux
nombres de 1-bit. Déduire l’expression logique de la fonction, puis la réaliser à l’aide de
portes logiques élémentaires

2. Additionneur complet (Full Adder )

L’additionneur complet fournit la somme arithmétique de deux nombres binaires An et Bn et

de la retenue rn-1 de l’éventuel étage précédent sous la forme rnSn.

a) Dresser la table de vérité, les expressions obtenues et les tableaux de Karnaugh de vos
résultats.
b) Construire l’additionneur complet ADD1 à partir de deux demi-additionneurs et réaliser le
montage à l’aide de Logisim.
c) Vérifier toutes les combinaisons possibles d’opérandes et les résultats arithmétiques en
sortie.
d) Réaliser le montage d’un additionneur de deux nombres A et B de 3 bits chacun ;( A =
𝐴2𝐴1𝐴0 et B= B2B1B0 ).
e) Réaliser le montage d’un additionneur de deux nombres A et B de 4 bits en utilisant
l’additionneur 1 bit complet ADD1.

3. demi-soustracteur (Half Subtractor)

Un demi-soustracteur est un circuit logique à deux entrées et deux sorties. On veut réaliser la
soustraction de deux entrées An et Bn. Les deux sorties sont la différence Dn et la retenue
sortante rn .

Ecrire la table de vérité d’un demi-soustracteur 1 bit. Déduire l’expression logique de la

fonction, puis la réaliser à l’aide de portes logiques élémentaires

4. Soustracteur complet (Full Subtractor)

Pour réaliser la soustraction de nombres de taille supérieure à 1 bit, il faut introduire une
variable supplémentaire qui représente une retenue entrante.
Université Hassan 1er Année universitaire 2021-2022
FST Settat LST GI
Département de Mathématiques et Informatique
Module: Architecture des Ordinateurs

a) Réaliser un soustracteur de deux mots de même poids en tenant compte de la retenue

précédente.
b) Réaliser un soustracteur de 2 mots A et B de 3 bits chacun ; (A = 𝐴2𝐴1𝐴0 et B= B2B1B0 ).

5. Comparateur élémentaire

On souhaite réaliser un circuit permettant de comparer deux entiers naturels codés en binaire.
Dans un premier temps, on commence par réaliser un comparateur élémentaire de deux mots A
et B de 1 bit. Le Comparateur doit tester les cas si A > B, A < B ou A = B.

Ecrire la table de vérité d’un comparateur 1 bit. Déduire l’expression logique de la fonction,
puis la réaliser à l’aide de portes logiques appropriées.

6. Comparateur complet

On souhaite maintenant étendre l'amplitude du comparateur à deux mots de 2 bits A = a1a0 ,

B = b1b0 .

Ecrire la table de vérité d’un comparateur 2 bits. Déduire l’expression logique de la fonction,
puis la réaliser à l’aide de portes logiques appropriées.

7. Multiplexeur

Un multiplexeur est un circuit logique à 2n entrées d’information, n entrées d’adresse et 1 sortie,

qui consiste à sélectionner, à l’aide de signaux de commande, une des entrées et à la lier à la
sortie.

a) Ecrire la table de vérité du multiplexeur (41), donner l’expression simplifiée de sa

sortie puis réaliser son montage.
b) Réaliser le montage d’un multiplexeur (81)
8. Démultiplexeur
Le démultiplexeur réalise l’opération inverse d’un multiplexeur. C’est une sorte d’aiguilleur
d’une entrée vers une sortie parmi 2n selon le numéro indiqué par les entrées de commandes.

Réaliser le montage d’un démultiplexeur (14) et (18)

9. Décodeur
Un décodeur permet d'activer une ligne de sortie (sélection) correspondante à la
configuration présentée en entrée.

Réaliser un décodeur binaire sur 2 bits (2 vers 4) et un décodeur binaire sur 3 bits (3 vers 8)

10. Encodeur :
Un encodeur est un circuit qui réalise la fonction inverse du décodage.
a) Réaliser un encodeur 42 et 83.
b) Réaliser un encodeur prioritaire (poids le plus fort) 4 vers 2 (si deux entrées sont
actives, on n'encode que celle de poids le plus fort).