Control de potencia AC.

1. Control de Potencia por PWM.

Este control en particular se realizara mediante un conocido sistema de control conocido como
modulación de ancho de pulso PWM; mediante un diagrama de bloques se ilustrara el proceso
completo, luego se realizara el modelado del circuito por etapas de manera que pueda haber
una completa comprensión de la generación de una señal PWM y como se puede controlar la
potencia en una carga mediante este.

Detec
Gener
ción Separac
ación Inversi
de ión de Compa Señal
de ón de
cruce impeda ración PWM
Ramp rampa
porA B ncias
C D E F
a
Cero

B. GENERACION DE RAMPA.

Se iniciara el análisis a partir de esta etapa ya que los datos obtenidos en ella son necesarios
para el cálculo de los elementos que componen el sistema de detección de cruce por cero.

Circuito 1 0

2
I1
V1 1.245mA
15 V
R1
0 28kΩ
Q1
6 3 C1
V2 1uF
2 D1
Q2 2N2222A
26.14 Vrms R2
5 4
60 Hz 4 1

0° 118kΩ
2N2222A 0
0 3 3N247
7
0
Desde un punto de vista matemático la corriente en el capacitor está dada por:

dv
Ic  C
dt
Separando _ Variables
I c (t )
dv  dt  I c (cte )
C
I
 dv   Cc dt
Ic
Vc (t )  t  Vi (1)
C
Es entonces (1) la función que define el voltaje en el condensador para un tiempo de carga t.

teniendo en cuenta que

t  T  0.3ms  t  8.33  0.3ms  8.03ms , es necesario
definir la corriente necesaria para que en dicho tiempo el voltaje máximo en el condensador
sea de 10V para un condensador de 1uf, utilizando los anteriores datos en (1) se puede hallar
dicha corriente.

I c (0.00803) 0.00001
10   Ic 
(0.000001) 0.00803
0.00001
Ic   1.245mA
0.00803
1.245m
Vc (t )  (t )
A partir de los anteriores resultados se define V (t) como 1u
La anterior grafica describe el proceso de carga del condensador, dicho comportamiento es
el que se debe observar en la señal de rampa y utilizando la herramienta de simulación
circuital se observara.

Se ilustra en los indicadores del simulador el periodo de la señal (tiempo de carga +descarga) y
su voltaje máximo, 10V.

Queda así verificado por la confrontación del modelo matemático con los datos simulados
que el procedimiento para la generación de la señal de rampa es apropiado

se hace necesario ahora calcular el valor de la corriente de colector Q1 para poder definir la
corriente de base, y finalmente la resistencia de la base de Q1 que es también la resistencia de
colector del detector de cruce por cero.
I CQ1 max  1.245mA  I C desc
C (Vc (t ) max)
I C desc 
t
1u (10V )
I C desc   33.33mA
0.3ms
I CQ1 max  1.245mA  33.33mA  34.575mA
I CQ1 max 34.575mA
I BQ1    494uA
 70
15  VBEsat 15  1.2
RBQ1    27935.223
I BQ1 494u

A. Detector de Cruce Por Cero.

Se implementara el DCC, mediante un transistor configurado en emisor común.

Funcionamiento: en el momento que la señal de entrada se acerque a cero el transistor debe

entrar en saturación, si bien se puede ajustar que tan cerca o que tan lejos de cero puede el
transistor saturarse, en este caso el tiempo de saturación debe corresponder al tiempo de
descarga del capacitor es decir durante 0.3ms aproximadamente el transistor debe
permanecer saturado.

Conociendo el valor de la resistencia de Base del generador de rampa que es a su vez la

resistencia de colector del sistema de cruce por Cero se puede empezar el proceso de cálculo
con el fin de hallar la resistencia de base del DCC.

Se hace necesario, inicialmente definir cuál es voltaje sobre el cual el transistor se va a saturar
para que con dicho dato se pueda realizar el análisis circuital que nos lleve a encontrar el valor
de la resistencia de base.
A partir de la función de la señal de entrada tenemos que

VsatQ 2  VmSen( wt sat )

VsatQ 2  26.14( 2) Sen(377(0.00015)
VsatQ 2  2.1V

El tiempo de saturación se toma en 0.15ms debido a

que el pulso inicia 15ms antes de cero y termina 15ms
después de 0 Voltaje
de
saturación

Realizando el análisis correspondiente al transistor polarizado en emisor común.

I CsatQ 2
I BsatQ 2 

15
I CsatQ 2   0.536mA
28k
0.536mA
I BsatQ 2   7.65uA
70
V  V BEsat
RBQ 2  satQ 2
I BsatQ 2
2.1v  1.2v
RBQ 2   117647.05
7.65uA

NOTA: Los valores hallados se ajustaron a los valores comerciales de los componentes en el
Circuito 1, tales ajustes pueden ocasionar un porcentaje de error entre el comportamiento
modelado matemáticamente y el simulado adicionalmente la selección de un VbeSat y un Beta
que tienen varios valores posibles puede ser un factor de error también, no obstante dicho
factor de error como se pudo observar no afecta significativamente el comportamiento del
circuito ya que este se comporto como se esperaba

C. Acople de impedancias.
En esta etapa no hay alteración de la señal de rampa solo se utiliza para que no se den
perdidas en esta cuando se acople a otra etapa.
 0

I1
1.245mA
U2

1 11
Q1
C1 OPAMP_3T_BASIC
1uF
2N2222A

D .Inversión de la señal
Esta etapa tiene como propósito permitir una acción de control directa, término que se
explicara en la etapa de comparacion.

I1 R3 R5
1.245mA
U2 10kΩ 10kΩ 9

1 11 U1

Q1 8
C1 OPAMP_3T_BASIC
1uF R4
15kΩ OPAMP_3T_BASIC
0
2N2222A
10
V3
0 15 V
0

La inversión de la señal de rampa se realizo mediante un amplificador operacional en modo

sumador inversor, para el cual se tiene la siguiente función de transferencia con base en los
nodos marcados en el circuito.
  R5 R5
V9  (V11 )  (15v )
R3 R4
V9  V11  10
V9  V11  10

Señal de entrada Señal de salida

E. Comparación.

R5

10kΩ 9

U1

OPAMP_3T_BASIC
0

U3

R7
14 4.12kΩ
R6
13 12
OPAMP_3T_BASIC
V4
15 V
8.35kΩ
0 0 Key=A

50%
F.PWM