Vous êtes sur la page 1sur 25

Chapitre II.

Logique
combinatoire et
séquentielle

L. CHELOUAH

Juin 2020
1.0
Table des
matières
I - Introduction 3

II - Circuits logiques combinatoires 4

1. Classification de circuits logiques combinatoires ........................................................................................... 4

2. Analyse et synthèse de circuit logiques combinatoires ................................................................................... 5

3. Synthèse de quelques circuits logiques combinatoires .................................................................................... 6


3.1. Additionneur binaire .................................................................................................................................................................... 6
3.2. Soustracteur ................................................................................................................................................................................. 8
3.3. Décodeur ..................................................................................................................................................................................... 8
3.4. Codeur (Encodeur) ...................................................................................................................................................................... 9
3.5. Multiplexeur ................................................................................................................................................................................. 9
3.6. Démultiplexeur ........................................................................................................................................................................... 10
3.7. Transcodeur .............................................................................................................................................................................. 11
3.8. Comparateur .............................................................................................................................................................................. 12

III - Circuits logiques séquentiels 13

1. Principe ......................................................................................................................................................... 13

2. Bascules ........................................................................................................................................................ 13

3. Applications des bascules ............................................................................................................................. 16


3.1. Mémoire .................................................................................................................................................................................... 16
3.2. Registre ...................................................................................................................................................................................... 16
3.3. Compteur ................................................................................................................................................................................... 18
3.4. Décompteurs .............................................................................................................................................................................. 21
3.5. Compteurs réversibles (compteurs-décompteurs) ........................................................................................................................ 21

4. Concept d'automate fini ................................................................................................................................ 22

5. Synthèse et analyse de circuits logiques séquentiels ..................................................................................... 22

Glossaire 24

Abréviations 25
Introduction

Introduction
I
Les circuits logiques constituent la base de la technologie numérique actuelle qui a permis un développement
extraordinaire des moyens de communication, de transport et des processus industriels.

On définie un circuit logique comme un circuit électronique réalisant une ou plusieurs fonction(s) logique(s). Il
est définit par l'interconnexion d'un ensemble de portes logiques mettant en relation des sorties avec des
entrées. Ainsi, globalement, on peut schématiser un circuit logique sous la forme d'une boite noire ayant des
entrées binaires et des sorties binaires (les fonctions logiques). Bien évidemment, la boite noire est composée
d'un ensemble de portes logiques interconnectées pouvant être schématisées par un schéma que l'on nomme par
logigramme.

On distingue deux types de circuits logiques :

- Les circuits combinatoires qui sont des circuits idéalisés où le temps de propagation des signaux n'est pas
pris en considération. Les signaux de sortie ne dépendent que des signaux d'entrée, appliqués à l'instant
considéré.

- Les circuits logiques séquentiels qui sont des circuits où il faut tenir compte du temps de propagation des
signaux et de la mémoire du circuit. Les signaux de sortie dépendent de signaux d'entrée appliqués
antérieurement.

Mathématiquement parlant, on peut définir un circuit logique combinatoire par une équation reliant ses sorties à
ses entrées. En considérant E = (e0, e1, ..., en) comme les entrées de notre circuit et S = (s0, s1, ..., sp) comme
ses sorties alors, on peut écrire : S = f(E) où si = fi(e0, e1, ..., en) avec i allant de 1 à p.

D'un point vue schématique on aura :

3
Circuits logiques combinatoires

Circuits logiques
combinatoires II

1. Classification de circuits logiques combinatoires


On distingue au moins 3 classes de circuits logiques combinatoires :

a. Les circuits de calcul arithmétiques et logiques

Ce sont généralement des circuits logiques combinatoires permettant d'effectuer des calculs arithmétiques
(addition, soustraction, etc) sur des entiers ou des nombre en virgule flottantes et des opérations logiques
comme des négations, des ET, des OU ou des OU Exclusifs. On les trouve le plus souvent dans les unités de
calculs des ordinateurs communément appelées UAL ou unité arithmétique et logique (Arithmetic Logic Unit
en anglais).

b. Les circuits de transmission de données

C'est un groupe de circuits permettant d'aiguiller les informations (données) binaires à travers des lignes
électriques (souvent appelé BUS) d'une source (une petite mémoire appelée registre ou des capteurs,
interrupteurs) vers une destination (registre ou un afficheur par exemple).

c. Les convertisseurs de code

Les nombres sont habituellement codés sous une forme ou une autre afin de les représenter ou de les utiliser au
besoin. Bien que les ordinateurs numériques traitent tous des nombres binaires, il y a des situations où la
représentation binaire naturelle des nombres n'est pas pratiques ou est inefficace ce qui nécessite des codes plus
appropriés. Cette situation fait cohabiter, dans une même machine, divers codes pour représenter une même
information. Des circuits de conversion d'un code vers un autre sont donc utiliser.

4
Analyse et synthèse de circuit logiques combinatoires

2. Analyse et synthèse de circuit logiques combinatoires


La synthèse d'un circuit logique combinatoire a pour but la réalisation d'une fonction logique qui remplit un
cahier de charges et qui satisfait également à d'autres critères tels que le coût et l'encombrement minimum par
exemple. Le nombre de circuits à produire, le matériel à disposition, le délai de réalisation sont d'autres
paramètres dont il faut tenir compte lors de la synthèse. De façon générale, la simplification d'un circuit est
toujours utile.

Concrètement, il s'agit de générer le logigramme du circuit à partir de la fonction logique correspondante.

1. Voici les étapes à suivre pour réaliser la synthèse d'un circuit logique combinatoire :
2. Établir la table de vérité de chacune des fonctions impliquées dans le problème à traiter;
3. Établir les équations logiques ou la table de Karnaugh;
4. Simplifier les équations de chacune des fonctions logiques;
5. Réaliser le circuit logique (le logigramme) à partir des fonctions logiques simplifiées.

L'analyse d'un circuit logique consiste à étudier le logigramme du circuit et ce dans le but d'en déterminer le
rôle.

Le principe de l'analyse d'un circuit logique consiste à :

- Donnez l'expression de chaque porte en fonction des valeurs de ses entrées,


- Déduire au final la ou les fonction(s) logique(s) du circuit analysé,
- Établir la table de vérité du circuit analysé et opérer à une simplification à l'aide des propriétés de
l'algèbre de Boole ou de la table de Karnaugh,
- En déduire le rôle du circuit.

5
Additionneur binaire

3. Synthèse de quelques circuits logiques combinatoires


3.1. Additionneur binaire

Demi-additionneur

Soient a0 et b0 2 bits à additionner. L'expression binaire de (a0 + b0) s'écrit (r0, s0) où r0 représente la retenue
générée de l'opération et Logigramme : s0 la somme.

Les règles de l'addition binaire entre deux bits sont définies par la table de vérité suivante:

a0 b0 s0 r0

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Équations logiques :

s0= . b 0+ . a 0 = a 0 ⊕b 0

r0 = a0.b0

Logigramme :

Additionneur complet 

Soient an et bn 2 bits à additionner en tenant compte ici de la retenue précédente rn-1 issue d'un étage
additionneur précédent (dans le cadre d'une addition de 2 mots binaires).

Les règles de l'addition binaire entre deux bits sont définies par la table de vérité suivante:

6
Additionneur binaire

ai bi ri-1 si ri

m0 0 0 0 0 0

m1 0 0 1 1 0

m2 0 1 0 1 0

m3 0 1 1 0 1

m4 1 0 0 1 0

m5 1 0 1 0 1

m6 1 1 0 0 1

m7 1 1 1 1 1

Équations logiques :

Considération de la sortie si : ici le nombre des « 1 » est le même que celui des zéros « 0 » de la colonne de « si
». Considérons de, ce fait, uniquement les « 1 ».

Nous obtenons l'équation suivante:

r1 = m1 + m2 + m4 + m7

s1 = . .r 0 + .b0. +a0. . +a0.b0. r0

Nous pouvant simplifier cette équation en utilisant la fonction logique de base « Ou Exclusif » (notée ⊕) et en
faisant des manipulations analytiques.

L'équation de s1 est : s1 = a0 b0 r0

L'équation de r1 sera comme suit : r1 = (a0 b0). r0 +a0 . b0

Logigramme :

Nous pouvant construire avec ces deux circuits des additionneurs de deux mots de n bits chacun.

Le schéma synoptique utilise avantageusement les étages précédents demi-additionneur et additionneurs).

7
Soustracteur

3.2. Soustracteur
Soustraire B à A revient à calculer A + (-B), ce qui peut se faire :

En ajoutant A au complément de B

En ajoutant 1 au résultat

A-B=A+ (-B) =A+ C2(B)=A+( +1)

Finalement, on utilise un additionneur au lieu d'un soustracteur.

Pour calculer , il suffit d'inverser chaque position de B avant qu'elles n'arrivent à l'additionneur, mais
comment additionner 1 ensuite ? Cette opération semble nécessiter encore un additionneur.

Heureusement, nous avons une entrée cin de la position 0 qui n'est pas actuellement utilisée. Or justement
mettre la valeur 1 sur cette entrée additionne 1 au résultat entier. Le circuit complet pour l'addition et la
soustraction est présenté comme suit :

Circuit pour l'addition et la soustraction

3.3. Décodeur

Un décodeur dispose de n entrées et de 2n sorties. Il permet d'activer une seule ligne de sortie (sélection)
correspondante à la configuration présentée en entrée. Le schéma suivant illustre un exemple de décodeur à
deux entrées:

8
Codeur (Encodeur)

L'équation de la sortie est donnée par :

Tel que : E est une entrée de validation.

3.4. Codeur (Encodeur)

L'encodeur est un circuit qui réalise la fonction inverse du décodage. Il dispose de N = 2n entrées et de n
sorties. On suppose que seule une entrée peut être à 1 à un moment donné. Toutes les entrées sont numérotées
de 0 à N-1. A chaque fois qu'une entrée est à 1, on obtient en sortie le code binaire qui correspond au numéro
de l'entrée mise à 1.

Équations :

La sortie s0 est à 1 lorsque le numéro de l'entrée activée est impair.

De ce fait : s0 = e1 + e3 + e5 + e7

La sortie s1 est à 1 lorsque le numéro de l'entrée activée est 2, 3, 6 et 7.

De ce fait : s1 = e2 + e3 + e6 + e7

La sortie s2 est à 1 lorsque le numéro de l'entrée activée est 4,5, 6 et 7.

De ce fait : s2 = e4 + e5 + e6 + e7

3.5. Multiplexeur

Un multiplexeur est un circuit possédant 2n entrées de données Xi, une unique sortie S et n lignes de commande
servant à sélectionner l'une des entrées. La valeur de l'entrée sélectionnée est répercutée (routée) sur la sortie.
Les n lignes de commande codent un nombre binaire à n bits spécifiant le numéro de l'entrée sélectionnée.

9
Démultiplexeur

Exemple : MUX (à 2 variables)


Considérons un multiplexeur à quatre entrées, donc deux lignes de commande. La fonction universelle est
définie de la manière suivante :

Z(a,b)=K0 + K1 b + K2 a + K3 ab

L'équation de la sortie est données par :

Tout comme pour les démultiplexeurs on peut cascader plusieurs multiplexeurs pour obtenir un multiplexeur
d'ordre supérieur. La figure suivante montre comment un multiplexeur à 32 entrées peut être réalisé à partir de
quatre multiplexeurs à 8 entrées et d'un multiplexeur à 4 entrées.

3.6. Démultiplexeur

Un démultiplexeur est un circuit réalisant les 2n mintermes de n variables qui correspondent aux n lignes
d'adresse (ou de commande). Les lignes d'adresse déterminent parmi les 2n sorties celle qui a la même valeur
que l'entrée de donnée. Les autres sorties ont la valeur 0.

Exemple : DEMUX (à 2 variables)


En prenant en compte l'entrée de validation E qui fait que si elle est à « 0 » aucune sortie ne sera sélectionnée et
si elle est à « 1 » la sortie i sera sélectionnée si le minterme mi est réalisé alors on aura cette équation :

10
Transcodeur

Il existe sous forme de circuits intégrés des démultiplexeurs avec 2, 4 ou 16 lignes de sortie. Pour constituer des
démultiplexeurs d'ordre supérieur on peut être amené à cascader des démultiplexeurs. Par exemple un
démultiplexeur avec 32 sorties peut être réalisé avec un "tronc" de 4 sorties et 4 "branches" de 8 sorties.

3.7. Transcodeur
Il fait correspondre à un code A en entrée sur n lignes, un code B en sortie sur m lignes.

Exemple : Transcodeur BCD - 7 segments

Le chiffre 3 (code BCD*: 0011) serait transformé en information 1111001

- Afficheur 7 segments : il permet d'afficher les 10 chiffres


décimaux à l'aide de 7 segments, notés de a à g, qui
peuvent être à 0 (éteint) ou 1 (allumé). Le codage des 10
chiffres décimaux nécessite 4 bits, que l'on peut noter e3
à e 0.

11
Comparateur

3.8. Comparateur
Est un dispositif capable de détecter l'égalité de deux nombres et éventuellement d'indiquer le nombre le plus
grand ou le plus petit.

S i = E( a i )

I i= E( bi)

Ei = E =E

Tel que : E une entrée pour autoriser la comparaison.

12
Circuits logiques séquentiels

Circuits logiques
séquentiels III

1. Principe
Un circuit séquentiel peut être défini comme un circuit combinatoire englobant des éléments de mémoire.

A l'instant discret n, une sortie d'un système logique séquentiel dépend de ses entrées mais aussi
de l'état antérieur des sorties qui peuvent être considérées comme des entrées secondaires,
alors que les entrées sont appelées primaires.

(1 ≤ j ≤ m)

Il existe deux types de circuits séquentiels:

- Circuits séquentiel synchrones: est caractérisé par le fait que son état est défini en fonction de signaux
apparaissant en des périodes de temps réguliers. La réponse (sortie) du circuit ne peut changer que si
l'entrée d'horloge (notée Clk) est activée.

- Circuits séquentiel asynchrones: est caractérisé par le fait que l'allure du changement de ses états de sortie
dépend de l'ordre selon lequel les signaux apparaissent en entrée.

Les unités utilisées dans les circuits séquentiels pour constituer des éléments de mémoire sont appelées bascules.

En général, une bascule emmagasine une information correspondant à un bit. Elle comporte des entrées pour
agir sur son état et des sorties possédant deux états stables, ces sorties étant complémentaires.

2. Bascules
C'est l'élément de base de la construction de circuits logiques séquentiels comme les registres, les mémoires ou
les compteurs. C'est un circuit logique capable, dans certaines circonstances, de maintenir les valeurs de ses
sorties malgré les changements de valeurs d'entrées.

Nous distinguons les bascules asynchrones (verrous ou latch) et des bascules synchrones (flip-flop).

13
Bascules

La bascule fondamentale: la bascule RS (pour Reset-Set) constitue une bascule fondamentale. C'est de cette
bascule que découlent toutes les autres (bascules D, JK et T notamment). La bascule RS peut être construite à
base de deux portes NAND ou NOR comme suit:

La bascule RS (Reset-Set) a deux entrées : R et S :

- si S =0 et R=0 → = Q
- si S =1 et R =0 → = 1 Mise à 1 (Set)
- si S =0 et R =1 → = 0 Mise à 0 (Reset) ou effacement
- si S =1 et R =1 → = ? Indéterminé

En simplifiant par la méthode de Karnaugh et en donnant, par défaut, les valeurs 1 aux cas indéterminés, on
obtient l'équation caractéristique de la bascule RS :

Bascule D

La bascule D (Delay) recopie, sur sa sortie Q, l'unique signal appliqué à son entrée D, avec un retard d'une
période d'horloge :

- si C =1 → les données D passent → Q+ (=Q


lk (t+1))= D
- si Clk=0 → Q ne change pas

Par la méthode des mintermes on peut dériver une expression algébrique pour Q+ :

14
Applications des bascules

Q+ = =

(équation caractéristique de la bascule D)

Bascule T

La bascule T (Trigger flip-flop ou bascule à déclenchement) a une seule entrée T. chaque fois qu'une impulsion
arrive, les états/sorties sont inversés (complémentés) :

- si T=0 → pas de changement


- si T =1 → complémentation des sorties

Par la méthode des mintermes on obtient l'équation caractéristique de la bascule T :

= T⊕Q

Bascule JK

La bascule JK diffère de la bascule RS en ce sens qu'elle ne présente pas d'indétermination dans le cas où S=R
=1. En effet, si J=k=1, on obtient la complémentation de la sortie : Q+ =

En simplifiant par la méthode de Karnaugh, on obtient l'équation caractéristique de la bascule JK : 

15
Mémoire

3. Applications des bascules


3.1. Mémoire
Elle peut être considérée comme composée de plusieurs rangés d'éléments de mémorisation (bascules par
exemple) et d'une logique permettant de sélectionner des rangés, d'écrire ou de lire des mots d'information. La
logique de sélection est, en général, composée d'un décodeur. Chaque rangé (ou ligne) est appelée un mot
mémoire et est associée à une seule adresse mémoire. Cette adresse correspond à une seule sortie du décodeur.
Ainsi en introduisant un code (une adresse) à l'entrée du décodeur sur n bits, on est capable de sélectionner une
seule ligne mi de la mémoire parmi 2n possibles. Pour lire ou écrire sur cette ligne on se sert d'une entrée de

commande R/ * (à 0 cette commande indique une lecture, à 1 elle indique une écriture). A l'entrée du
décodeur, on peut avoir un registre qui va mémoriser (temporairement) l'adresse du mot mémoire à lire ou à
écrire. En sortie de la mémoire on peut prévoir un registre de données permettant de récupérer la donnée (mot
mémoire) lue ou la donnée à écrire en mémoire.

Remarque

La commande CS* (Chip Select) permet de sélectionner le boîtier (la puce) dans la mémoire centrale.

3.2. Registre
Il est composé d'un ensemble de bascules mémorisant n bits d'information. On les utilise donc pour stocker un
nombre limité de bits (8, 16, 32 et 64 bits sont souvent utilisés). L'information est emmagasinée sur un signal de
commande et ensuite conservée et disponible en lecture. La figure suivante donne un exemple de registre 4 bits
réalisé avec quatre bascules D.

16
En synchronisme avec le signal d'écriture W le registre mémorise les données présentent sur les entrées E0, E1,
E2 et E3. Elles sont conservées jusqu'au prochain signal de commande W. Dans cet exemple les états mémorisés
peuvent être lus sur les sorties Q0, Q1, Q2 et Q3 en coïncidence avec un signal de validation R.

Certains registres sont spécialisés, comme :

- Le compteur ordinal (program counter) qui stocke l'adresse de la prochaine instruction à exécuter.
Le registre d'instruction (instruction register), qui stocke l'instruction en cours d'exécution.
- L'accumulateur, registre résultat de l'UAL, etc.

Il existe plusieurs types de registres :

– Registre à entrées parallèles et sorties parallèles (Registre à chargement parallèle).

– Registre à entrée série et sortie série.

– Registre à décalage circulaire.

– Etc.

3.2.1. Registre à entrées parallèles et sorties parallèles (Registre à chargement parallèle)

- Il peut charger une information sur N bits en même temps.


- Les n bascules changement d'états en même temps.
- Chaque bascule Bi prend la valeur de l'information i.
- Il possède une entrée de chargement chg (chg=0 → état mémoire, chg=1 → chargement).

3.2.2. Registre à entrée série et sortie série

- L'information est introduite bit par bit (en série).


- L'ensemble du registre est décalé d'une position (B , B ) et la bascule B reçoit une nouvelle entrée ES*.
i i+1 0
- Un tel registre est appelé registre à entrée série à gauche et à sortie série à droite.

17
3.2.3. Registre à décalage circulaire

- C'est un registre qui effectue un décalage vers la gauche en répercutant la sortie de la dernière bascule
vers l'entrée de la dernière bascule.
- Le décalage peut être un décalage droite (circulaire droite) ou gauche (circulaire gauche).

3.3. Compteur
Est un ensemble de bascules dont les sorties forment un mot binaire et qui compte dans une séquence donnée à
chaque coup d'horloge. Ils permettent en effet d'établir une relation d'ordre de succession d'événements.

Il existe deux types de compteurs : les compteurs synchrones et asynchrones.

- Un compteur asynchrone est constitué de n bascules JK fonctionnant en mode T (c'est à dire que les entrées
J et K sont reliées au même signal). Le signal d'horloge n'est reçu que par le premier étage (bascule LSB
: Least Significant Bit). Pour chacune des autres bascules le signal d'horloge est fourni par une sortie de
la bascule de rang immédiatement inférieur.
- Un compteur synchrone, toutes les bascules reçoivent, en parallèle, le même signal d'horloge. Pour faire
décrire au compteur une séquence déterminée, il faut, à chaque impulsion d'horloge, définir les entrées
synchrones J et K. Pour cela, on utilise la table de transition de la bascule JK.

Exemple : d'un compteur modulo 8


Les valeurs des sorties après le front d'horloge interprétées de cette manière correspondent à l'ancienne valeur
plus 1, sauf dans la dernière ligne où on a la valeur 0 pour toutes les sorties.

18
3.3.1. Types de compteurs

- Les compteurs à cycle complet : un compteur 4 bits qui compte de 0 à 15 en binaire naturel est un compteur
à cycle complet, car sa valeur de sortie utilise toutes les combinaisons possibles de ses sorties.

- Les compteurs à cycle incomplet : un compteur 4 bits qui compte de 0 à 9 seulement (on l'appelle aussi
compteur BCD) est un compteur à cycle incomplet, car les 16 combinaisons de ses 4 sorties ne sont pas
toutes utilisées.

Exemple : d'un cycle complet


– n=2 : 0,1,2,3,0 → modulo 4

– n=3 : 0,1,2,3,4,5,6,7,0 → modulo 8

Remarque
Dans tous les cas, on appelle Modulo d'un compteur le nombre d'états différents que peut prendre la valeur de
sortie sur l'ensemble du cycle de comptage.

3.3.2. Étude des compteurs asynchrones

Exemple : modulo 8 à l'aide de bascules JK


-On remarque que Q0 passe à chaque fois de 0 à 1 et de 1 à 0 : un basculement → J0=K0=1.

-On remarque que Q1 passe de 1 à 0 et passe de 1 à 0 à chaque fois que Q0 passe de 1 à 0 → Q0 est utilisée
comme une horloge pour Q1 avec J1=K1=1 pour avoir un basculement.

-On remarque que Q2 passe de 1 à 0 et passe de 1 à 0 à chaque fois que Q1 passe de 1 à 0 → Q1 est utilisée
comme une horloge pour Q2 avec J2=K2=1 pour avoir un basculement.

Ce compteur est appelé un compteur asynchrone : chaque bascule possède sa propre horloge.

Q2 Q1 Q0 Q2+ Q1+ Q0+

0 0 0 0 0 1

0 0 1 0 1 0

0 1 0 0 1 1

0 1 1 1 0 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

19
Chronogramme d'un compteur asynchrone modulo 8

Schéma d'un compteur asynchrone modulo 8 constitué de trois bascules JK

3.3.3. Étude des compteurs synchrones

Exemple : modulo 8 à l'aide de bascules D

Q2 Q1 Q0 D2 D1 D0

0 0 0 0 0 1

0 0 1 0 1 0

0 1 0 0 1 1

0 1 1 1 0 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

Équations

D0=

D1=Q1⊕Q0

D2=Q2⊕(Q1.Q0)

20
Compteurs réversibles (compteurs-décompteurs)

3.4. Décompteurs
Évolution décroissante de la valeur de sortie dans le temps. L'étude des décompteurs se fait exactement de la
même manière que l'étude des compteurs.

Exemple : d'un décompteur synchrone

Q2 Q1 Q0 T2 T1 T0

1 1 1 0 0 1

1 1 0 0 1 1

1 0 1 0 0 1

1 0 0 1 1 1

0 1 1 0 0 1

0 1 0 0 1 1

0 0 1 0 0 1

0 0 0 1 1 1

Équations

T0=J0=K0=1

T1=J1=K1=

T2=J2=K2=

3.5. Compteurs réversibles (compteurs-décompteurs)


- Le même circuit peut offrir l'opération de comptage et décomptage.
- Rajouter une entrée C, si C=0 alors comptage, si C=1 alors décomptage.

Exemple : d'un compteur/décompteur


Équations

T0=J0=K0=1

T1=J1=K1= Q0+C

21
Concept d'automate fini

T2=J2=K2= Q0Q1+C

4. Concept d'automate fini


Les automates finis sont des êtres mathématiques composés d'un nombre fini d'éléments et notamment de
mémoires. On peut les utiliser pour mémoriser les informations. L'automate ne peut prendre qu'un nombre fini
de valeurs qu'on appelle ses états internes.

Un automate fini est caractérisé par une sortie (réponse) S, une entrée E, un état Q. Il faut tenir compte des
temps (t, t+1) dans sa description.

Le comportement d'un automate est déterminé si l'on connait soit :

- Ses fonctions de transfert : sa réponse S à l'instant (t+1) en fonction de l'entrée E à l'instant t et son état Q à
l'instant t : S(t+1) = f [Q(t), E(t)] et son état Q à l'instant (t+1) en fonction de son état Q à l'instant t et
de l'entrée E à l'instant t : Q(t+1) = g(Q(t), E(t))
- Les tables de transition ou d'états qui donnent les valeurs des fonctions f et g. Elles doivent contenir: l'état Q
(ou les états si l'on a plusieurs bascules) à l'instant t, l'entrée E (ou les entrées), Q(t+1): l'état futur (ou
les états futurs), l'entrée ou les entrées des bascules, les sorties Si;
- Les diagrammes d'états ou de transition, où les états sont représentés par des ronds et les transitions entre
états par des flèches allant de l'état initial à l'état final.

Il existe des modèles d'automate finis, par exemple :

- L'automate de Moore, où les sorties à l'instant t+1 tiennent compte des états à l'instant t+1, c'est-à-dire que
l'on commence par calculer les nouveaux états et à partir de ceux-ci on calcule les sorties.
- L'automate de Mealy, où les sorties à l'instant t+1 tiennent compte des états à l'instant t, c'est-à-dire que
l'on calcule en parallèle les nouveaux états et les sorties. Ce modèle est le plus général.

5. Synthèse et analyse de circuits logiques séquentiels


Pour réaliser la synthèse d'un circuit séquentiel il faut :

- Déterminer le graphe des états (diagramme de transitions) ;


- Déterminer le nombre de bascules ;
- Construire la table d'états ;
- Réaliser les circuits combinatoires associés aux entrées des bascules et aux sorties (dessiner le circuit dans
sa forme normale).

22
Synthèse et analyse de circuits logiques séquentiels

Le principe de l'analyse d'un circuit séquentiel consiste à :

- Mettre le circuit sous sa forme normale ;


- Déterminer soit sa table d'états en mettant dans chaque case les états futurs et les sorties résultant des états
présents et des entrées possibles, soit son
diagramme de transition.

23
Glossaire

Glossaire
CS

Si CS=1 alors le boîtier est fermé (bloqué)

Si CS=0 alors le boîtier est ouvert (validé)

R/W

La commande R/W permet d'activer une lecture (R  : Read) on une écriture (W  : Write) dans le boîtier
sélectionné (CS=0).

Si R/W=0 alors il y a écriture

Si R/W=1 alors il y a lecture

24
Signification des abréviations

Abréviations
BCD : Binary Coded Decimal

ES : Entrée série

25

Vous aimerez peut-être aussi