Chapitre II Les interfaces

II.1 Introduction

Un système à microprocesseur interagit avec un ou plusieurs périphériques (ou avec un

autre système), il est, donc, vital de réaliser des liaisons de communications pour assurer le
transport de flux de données.

II.2 Définition

Une interface se définit comme étant le moyen d’échange de données entre le

microprocesseur et un périphérique soit de manière séries ou parallèles, cela au moyen de fils.

Dans les microprocesseurs, le code d’échange est le code ASCII (American Standard
Code for information Interchange).

II.3 Modes de transmission

Le mode de transmission désigne le nombre d'unités élémentaires d'informations (bits)

pouvant être transmises par le canal de communication, « Interface » dans le cas des systèmes
à microprocesseurs.

La transmission est, généralement, caractérisée par : le sens des échanges de données, le

mode de transmission et la synchronisation.

Selon le sens des échanges, on distingue 3 modes de transmission : simplex, half-duplex et

full-duplex.

1. La liaison Simplex

C’est une liaison dans laquelle les données circulent dans un seul sens, comme par exemple
l’échange de données de la souris vers l'ordinateur.

2. La liaison Half-duplex

Dans ce cas, les données circulent dans un sens ou l'autre, mais pas simultanément.

3. La liaison Full-duplex

Les données circulent de façon bidirectionnelle et simultanément.

14
Chapitre II Les interfaces

II.4 L’interface série

Dans une liaison série, les données sont envoyées bit par bit sur la voie de transmission.
Elle est bidirectionnelle et supporte des distances importantes, jusqu'à plusieurs Km sans
amplification (Figure. II.1).

Figure. II.1

La liaison série peut être synchrone ou asynchrone.

La liaison synchrone, dans laquelle l’émetteur et le récepteur sont cadencés à la

même horloge. Le récepteur reçoit de façon continue les informations au rythme
où l'émetteur les envoie. C.-à-d., à l'émission et à la réception deux horloges qui
doivent fonctionner à la même fréquence.
La liaison asynchrone, dans laquelle chaque caractère est émis de façon irrégulière
dans le temps, par exemple un utilisateur envoyant en temps réel des caractères
saisis au clavier.

NOTE. La plupart des processeurs traitent les informations de façon parallèle, il faut donc
transformer des données arrivant de façon parallèle en données en série au niveau de
l'émetteur, et inversement au niveau du récepteur. Ces opérations sont réalisées grâce à un
contrôleur de communication, un circuit UART, (Universal Asynchronous Receiver
Transmitter).

II.4.1 Liaison série asynchrone

1. Principe & protocole

La liaison série asynchrone repose sur la forme des signaux envoyés, des signaux qui
permettent une synchronisation du récepteur sur chaque caractère reçu.

Le protocole d'échange asynchrone pour chaque caractère émis est défini par :

15
Chapitre II Les interfaces

La transmission débute par le passage à 0 de cette ligne pendant une période de

l'horloge de transmission, ce qui constitue le bit de « START » (ce qui signifie début
ou départ).
Les bits du mot à transmettre sont ensuite envoyés derrière ce bit de « START », le bit
du poids faible en tête.
Après le dernier bit utile, la ligne passe à nouveau à l'état haut pendant une période
d'horloge pour constituer ce que l'on appelle le bit de « STOP » (1 bit).
Lorsqu’aucun caractère ne circule sur la ligne, celle-ci reste à l’état logique haut (« 1
»), ce que l'on appelle l’état de repos.

Exemple

La Figure ci-dessous représente la trame logique de la transmission asynchrone de d’un

caractère définit par le code ASCII 00010011 (Figure. II.2).

Figure. II.2

2. Vitesses de transmission

La vitesse de transmission représente la quantité d’informations qui peuvent être

transportées durant temps (t).

La vitesse de transmission des données sur une telle liaison se mesure en bauds : un baud
(01) étant égal à un bit par seconde (bps).

Dans ce cas, la transmission d'un caractère (c'est à dire d'un octet si on utilise le code
ASCII) nécessitant en général 10 bits, on parle aussi de la vitesse de transmission en
caractères par seconde, qui est donc égale à la vitesse en bauds divisée par 10. Du 300 bauds
est ainsi du 30 caractères par seconde.

NOTE. Les vitesses de transmission varient de 75 à 256000 bits/s.

16
Chapitre II Les interfaces

3. Bit de parité (contrôle d'erreurs)

Sur de nombreuses liaisons séries asynchrones, afin de disposer d'un moyen simple de
contrôle de l'exactitude de la transmission, on introduit la notion de parité grâce à l'envoi d'un
bit supplémentaire réservé à cet effet (Figure. II.3).

Figure. II.3

Principe.-on compte les bits utiles du caractère transmis (c'est à dire les bits du caractère
transmis seulement et non le « START » et le ou les « STOP ») et selon que leur nombre est
pair ou impair, on met à 1 ou à 0 le bit de parité. On refait le même compte et on compare la
parité ainsi obtenue avec celle reçue. Si elles sont différentes, il y a certainement eu erreur
dans la transmission (due à un parasite qui a fait changer un bit d'état par exemple).

Cette parité peut être paire ou impaire :

En parité paire, le bit de parité est positionné pour que le nombre total de bits à 1 (y
compris celui de parité) soit pair.
En parité impaire, le bit de parité est positionné pour que le nombre total de bits à 1 (y
compris celui de parité) soit impair

4. Normalisations

Les différents types d'interface sont désignés par le numéro de l'avis ou de la norme qui
les définissent : "RS...", "V...", "X..." ou Boucle de courant.

Tableau. II.1

17
Chapitre II Les interfaces

4.1 La norme RS232

Les signaux logiques aux niveaux TTL ou CMOS acceptent assez mal de voyager sur plus
de quelques centimètres car leurs formes se dégradent. Pur établir une liaison série sur une
distance raisonnable de quelques centaines de mètres, diverses normes ont donc vu le jour,
telle que la norme RS 232. La spécificité de la norme RS232 tient dans l’adaptation en tension
des signaux afin d’être transmis sur une distance supérieure (15m).

Au point de vue niveau, cette norme est très simple :

Tout signal de niveau compris entre +3 et +15 volts (typiquement +12V) est
considéré comme étant au niveau logique 0.
Tout signal compris entre -3 et -15 (typiquement -12V) volts est considéré comme
étant au niveau logique 1.

On note également que cette norme définit deux choses : les niveaux électriques des signaux
utilisés pour la transmission ainsi que certain nombre de lignes, autres que les lignes
d'émission et de réception de données, ayant des fonctions de contrôle (les brochages DB9 et
DB25).

4.1 .1 Brochage

Les interfaces RS232 sont disponibles sue forme d’un connecteur 9 broches DB9 (ou 25
broches DB25) dont le brochage est donné par le Tableau ci-dessous. Ceci en deux
équipements : DTE (PC) et DCE (modem).

Tableau. II.2

Nom du signal DB9 DTE (PC) DCE (modem)

DCD (Data Carriere Detect) 1 Entrée Sortie
RX (Receive data) 2 Entrée Sortie
TX (Transmit data) 3 Sortie Entrée
DTR (Data Terminal Ready) 4 Sortie Entrée
GND (Ground) 5 Châssis Châssis
DSR (Data Set ready) 6 Entrée Sortie
RTS (Request To Send) 7 Sortie Entrée
CTS (Clear To Send) 8 Entrée Sortie

RI (Phone Ringer) 9 Entrée Sortie

18
Chapitre II Les interfaces

Figure. II.4

II.5 Les interface des systèmes à microprocesseurs

II.5.1 Généralités

Dans le cadre des microprocesseurs, les interfaces d'entrées/sorties sont des circuits qui
permettent au CPU de communiquer avec l'environnement extérieur afin de contrôler des
périphériques.

Les interfaces d'E/S sont connectées au microprocesseur à travers les bus : adresses,
données et commandes.

Un circuit d’E/S possède des registres pour gérer les échanges avec les périphériques :
registre de configuration et les registre de données. À chaque registre est assignée une adresse
: le microprocesseur accède à un port d’E/S en spécifiant l’adresse de l’un de ses registres.

La compagnie Intel a développé plusieurs circuits intégrés de contrôle de périphérique

conçus pour soutenir la famille de processeurs 80x86 comme par exemple le 8255A
‘’Programmable Peripheral Interface (PPI)’’.

19
Chapitre II Les interfaces

II.5.2 L’interface parallèle PPI8255

Le rôle d’une interface parallèle est de transférer des données du microprocesseur vers un
périphérique et l’inverse en parallèle. Le 8255 est une interface (CI) parallèle programmable,
elle peut être configurée en entrée ou (/et) en sortie par programme.

Le 8255 fournit 24 lignes d’E/S qui peuvent être organisées en trois ports d’E/S (A, B, et
C) de 8 bits chacun. Aussi, le 8255 peut fonctionner selon 3 modes: mode 0, mode1 ou
mode2. Le brochage du PPI8255A est présenté par la Figure ci-dessous.

Tableau. II.3

Figure. II.5

Le schéma fonctionnel du PPI8255 est représenté sur la Figure. II.6. La structure du

registre de commande est montrée sur la Figure. II.7.

20
Chapitre II Les interfaces

Figure. II.6

Figure. II.7
21
Chapitre II Les interfaces

La Figure ci-dessus montre la manière de configurer le fonctionnement du PPI 8255 :

Lorsque le bit 7 = 0, mise à « 1 » ou « 0 » d’une ligne du PORTC

individuellement.
Lorsque le bit 7 = 1, l'un des modes 0, 1, ou 2 peuvent être programmés.

Mode 0 (E/S de base)

Ports A et B fonctionnent comme entrées ou sorties. Le port C est divisé en deux groupes de 4
bits qui peuvent être configurés comme entrées ou sorties (Figure. II.8).

Mode 1

Il est utilisé pour le dialogue avec des périphériques nécessitant un asservissement

(contrôle).Ports A et B fonctionnent comme des entrées ou sorties comme en mode 0. Port C
est utilisé pour le contrôle (Figure. II.8).

Mode 2

Le port A est bidirectionnel (entrée et sortie). Port C est utilisé comme signaux du contrôle.
Port B n’est pas utilisé (Figure. II.8).

Figure. II.8

22
Chapitre II Les interfaces

NOTE. Ces modes peuvent aussi être mélangés. Par exemple, le port A peut être programmé
pour fonctionner en mode 2, tandis que le port B fonctionne en mode 0.

II.5.3 Interfaçage de 8086 avec le 8255

On peut connecter le bus de données du PPI8255 sur les lignes de données de poids faible
du 8086 (D0 - D7) ou sur celles de poids fort (D8 - D15).

Donc l’un des deux signaux A0 ou BHE doit être utilise pour sélectionner le 8255 alors
les adresses des registres du 8255 se trouvent à des adresses paires (validation par A0) ou
impaires (validation par BHE).

Figure. II.9

23
Chapitre II Les interfaces

Tableau. II.4

Tableau. II.5

24