Systèmes logiques 1-2

Chapitre IV:

Les circuits séquentiels

I. Introduction:
Dans les circuits combinatoires, l'état de la sortie ne .dépend que de l'état présent des
entrées.
Dans les circuits séquentiels, l'état de .la sortie dépend, en plus de l'état présent des entrées,
de l'état précédent de la sortie, .ce qui veut dire qu'il faut intervenir le temps.

Si X n1 est la sortie d'un circuit .séquentiel d'entrées e0, …, ep-1 à l'instant tn-1

X n est la sortie à .l'instant tn

Alors, d'après la définition .du circuit séquentiel
X n  f (e0 , ... , e p1 , X n1 )
Tous les systèmes séquentiels sont construits .autour des bascules appelées aussi bistables.
Une bascule est un circuit possédant .deux états stables. Elle peut basculer d'un état vers
l'autre sous l'effet d'une action externe.

Chaque bascule possède deux sorties .complémentaires Q et Q

II. Bascules asynchrones:

II.1. Bascule RS
C'est une bascule qui possède. deux entrées R et S telles que:
 R: Reset : mise à l'état .de repos (remise à 0)
 S: Set : mise à l'état .de travail (mise à 1)

Le schéma bloc de. la bascule RS est:

Q
S
RS
R
Q
Soient:
Qn  Q(t n ) : L'état de la sortie Q .vant de mettre R et S
Qn1  Q(tn1 ) : L'état de la sortie Q après avoir mis R et S

39
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

La table de vérité est alors :

S R Qn+1
0 0 Qn  Conservation de l'état des sorties
0 1 0  Reset: mise à "0"
1 0 1  Set: mise à "1"
1 1 Indét  Etat indéterminé

La combinaison R=S=1conduit à une indétermination .de l'état des sorties et est donc
inutilisable.
Détermination de .l’équation de sortie simplifiée
Qn SR 00 01 11 10
0 0 0 - 1
1 1 0 - 1

𝑄𝑛+1 = 𝑆 + 𝑅 𝑄𝑛
D’où le logigramme suivant

𝑆
Q

𝑅
Q

La bascule RS présente .deux inconvénients:

 La commande simultanée. par deux entrées
 L'indétermination de . la sortie pour R=S=1

III. Bascules synchrones

Une bascule synchrone sera pilotée par .un signal externe appelé Horloge et .qui lui délivre
des impulsions périodiques. On dit qu'il y a synchronisation .des basculements sur les impulsions
d'horloge.
 H : horloge agissant pendant. toute la durée du niveau haut.
 H : horloge agissant pendant. toute la durée du niveau bas.
 H : horloge agissant pendant le front .montant.
 H : horloge agissant pendant le front descendant.


40
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

III.1. Bascule RSH:

C'est une bascule qui possède. trois entrées R , S et H, telles que:
 R: Reset : mise à l'état .de repos (remise à 0)
 S: Set : mise à l'état .de travail (mise à 1)
 H est appelé signal .ou impulsion d'horloge.
Le schéma bloc de. la bascule RSH est:

S Q

H RSH
R Q

On note:
Qn : L'état de la sortie Q avant. le signal de commande H
Qn1 : L'état de la sortie Q .après le signal de commande H

 Si H=0 : la bascule conserve son état Qn1  Qn : on dit que .la bascule est bloquée, la
sortie Q est indépendante .des éventuels changements de R et S
 Si H=1 : la bascule prend .un nouvel état suivant la table suivante:

S S
Q
H=1
R
Q
R
La table de vérité est alors :

S R Qn1
0 0 Qn
1 0 1
0 1 0
1 1 Indét

Remarques
On peut trouver des bascules RSH avec .deux entrées de forçage sans inverseuses:

41
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

 Clear(Rd): RAZ: Remise A Zéro: cette entrée met .Forçément la sortie Q = 0, quelque
soient les entrées R et S, .quand elle passe à 0.
 Preset(Sd): RAU: Remise A Un: cette .entrée met Forçément la sortie Q = 1, .quelque
soient les entrées R et S, .quand elle passe à 1.

SD

S Q
H RSH
R Q

RD
La table de vérité est alors :

SD RD H S R Qn+1 Commentaires Modes

0 0 H=0 0 0 Qn Mémorisation
0 0 ↓ 0 1 0 Mise à 0 Mode
0 0 ↓ 1 0 1 Mise à 1 Synchrone
0 0 ↓ 1 1 - Ne pas employer
1 0 x x x 1 Forçage à 1 Mode
0 1 x x x 0 Forçage à 0 Asynchrones
1 1 x x x - Etat instable

Les bascules RSH peut avoir deux entrées de .forçage avec des inverseurs
 Clear: RAZ: Remise A Zéro: cette entrée met Forçément la sortie Q à 1, quelque soient les
entrées R et S, quand elle passe à 1.
 Preset: RAU: Remise A Un: cette entrée met Forçément la sortie Q à 0, quelque soient les
entrées R et S, quand elle passe à 0.

SD

S Q
H RSH
R Q

42
ZARAI Omar- ISET Mahdia -AU : 2018/2019
RD
 Systèmes logiques 1-2

Remarque:
En fonctionnement normale en mode synchrone, ces .deux entrées sont maintenues à 1.
La table de vérité est alors :

SD RD H S R Qn+1 Commentaires Modes

1 1 H=0 0 0 Qn Mémorisation
1 1 ↓ 0 1 0 Mise à 0 Mode
1 1 ↓ 1 0 1 Mise à 1 Synchrone
1 1 ↓ 1 1 - Ne pas employer
1 0 x x x 1 Forçage à 0 Mode
0 1 x x x 0 Forçage à 1 Asynchrones
1 1 x x x - Etat instable

III.2. Bascule JKH :

La bascule JK permet de lever .l'indétermination de l'état de la sortie de la bascule RS.
C'est une bascule qui possède. trois entrées J, K et H, telles que:
 K: Reset : mise à l'état .de repos (remise à 0)
 J: Set : mise à l'état .de travail (mise à 1)
 H est appelé signal .ou impulsion d'horloge.
Le schéma bloc de. la bascule JKH est:

J Q

H JKH
K Q

IV.4.2. Table de vérité:

J K Qn1
0 0 Qn
0 1 0
1 0 1
1 1 Qn

43
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

L'entrée J est une .entrée de mise à 1, l'entrée K est .une entrée de mise à 0.
Il n'y a pas .d'indétermination de l'état de la sortie.
Détermination de .l’équation de sortie simplifiée
Qn JK 00 01 11 10
0 0 0 1 1
1 1 0 0 1

𝑄𝑛+1 = 𝐽𝑄𝑛 + 𝐾 𝑄𝑛

IV.4.2. Table de transition:

La table de transition donne les états dans .lesquels doivent être les entrées J et K pour
obtenir chacune .des quatre transitions possibles de la sortie Q.
A partir de la table de vérité, on peut .construire la table de transition de la bascule JK. En
effet:
 Pour obtenir la transition 0  1 de la sortie Q, on peut avoir:
 J=K=1 qui inverse .l'état de la bascule
 J=1 et K=0 qui charge .1 à l'état de la bascule
 J=1 et  K
 Pour obtenir la .transition 1  0 de la sortie Q, on .peut avoir:
 J=K=1 qui inverse .l'état de la bascule
 J=0 et K=1 qui charge 0 à .l'état de la bascule
  J et K=1
 Pour obtenir la. transition 1  1 de la sortie .Q, on peut avoir:
 J=K=0 qui conserve .l'état de la bascule
 J=1 et K=0 qui charge 1 à l'état de la bascule
  J et K=0
 Pour obtenir .la transition 0  0 de la .sortie Q, on peut avoir:
 J=K=0 qui conserve .l'état de la bascule
 J=0 et K=1 qui charge. 0 à l'état de la bascule
 J=0 et  K

44
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

Ainsi, la table de transition est:

Qn Qn1 Jn Kn
0 0 0 
0 1 1 
1 0  1
1 1  0

III.3. Bascule T:

T T
Q

La bascule T peut être obtenu à partir .de la bascule RS en réinjectant .les sorties Q et Q
comme entrées.

L’orsque l'entrée .T passe à 1, Qn1  Qn

L’orsque l'entrée .T passe à 0, Qn1  Qn

L'état de la bascule est inversé à chaque .cycle d'horloge. D'où, le diagramme .de temps
(Timing) suivant:

H
1

Q
1

45
ZARAI Omar- ISET Mahdia -AU : 2018/2019
 Systèmes logiques 1-2

III.4. Bascule D:
Une bascule D est obtenue à partir .de la bascule JK en envoyant .simultanément une donnée
sur l'entrée J .et son inverse sur l'entrée K.

SD

D J Q
H H JK
Q
K

RD

SD

D Q
D
H Q

RD

Nous pouvons écrire:

 H=0  Qn+1 = Qn
 Pour H=1  Qn+1=Dn
Ainsi, l'état de la bascule pendant .l'intervalle (n+1) est égal à la valeur de l'entrée D. pendant
l'intervalle (n).
Une bascule D agit comme une .unité à retard pour laquelle la sortie suit .l'entrée avec un
cycle de retard.

46
ZARAI Omar- ISET Mahdia -AU : 2018/2019