Vous êtes sur la page 1sur 5

Université Mohammed Khider de Biskra Biskra le : 2021/2022

Faculté des Sciences et de la Technologie 2éme Licence génie électrique


Département Sciences Techniques Module : TP Logique

TP 02 : Etude des circuits


combinatoires(II)

Noms et prénoms Professeur Superviseur :


Dr. Ouaghlent
- Hani Yagoub
- Ahmed amin gasmi
- Abdelmoula kateb
- Henouda mohamed Group 4: automatique

1
III. Travail de préparation : (très important)
Pour chaque circuit combinatoire vu précédemment :
a) Donner les expressions simplifiées des sorties ;
b) Donner le logigramme du circuit.

1- Comparateur :
Reprenons l'équation de la sortie  A=B , AB+
¿
¿AB

Nous savons que  A B+ A B+ A B+ A B=1car quel que soit les états


de A et B, l'une des quatre combinaisons vaut 1.

Nous en déduisons que  AB+¿¿ A B est le complément logique de  A B+ A B  


puisque la somme logique de ces deux expressions est 1.
Donc,  A B+ A B= A B+ A B

Nous sommes ainsi conduits au schéma logique de la figure 20 qui


fournit les trois signaux A < B, A = B et A > B à partir des bits A et B.

1
2- Demi-additionneur :
À partir de cette table de vérité on peut par exemple construire le circuit
suivant, appelé « demi-additionneur » :

Demi-additionneur (1 bit) où A et B sont les entrées, S la somme A ⊕ B


(A XOR B) et C la retenue (A ET B).

3- Additionneur complet :
Le circuit correspondant à l'additionneur complet, est composé de deux
demi-additionneurs en série accompagnés d'une logique pour calculer la
retenue (un OU entre les deux retenues générables par chacun des demi-
additionneurs) :

Un additionneur complet 1 bit.

4- Demi-soustracteur :

1
C'est un circuit capable de faire la soustraction de deux nombre binaires
d'un bit chacun. Le circuit aura deux entrées x, y et deux sorties S et B

 S: Sortie du bit de soustraction


 B: Retenue (borrow)

5- Soustracteur complet :

C'est un circuit capable de faire la soustraction de deux bits de rang n, (x n-


yn) tout en tenant compte de la retenue Bn-1 provenant de la soustraction
des bits de rang directement inférieurs. On aura deux sorties S n et Bn.

1
IV. Manipulation :
- Réaliser chaque circuit et vérifier le bon fonctionnement.
1-Comparateur :
2- Demi-additionneur :
A B S E I
A=B A>B A<B A B S C
0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 1 0
1 0 0 0 1 1 0 1 0
1 1 0 1 0 1 1 0 1
2- Additionneur complet :
3- Demi-additionneur :
Cin A B S Cout
0 0 0 0 0
0 0 1 1 0 A B S C
0 1 0 1 0 0 0 0 0
0 1 1 0 1 0 1 1 0
1 0 0 1 0 1 0 1 0
1 0 1 0 1 1 1 0 1
1 1 0 0 1
1 1 1 1 1

4- Demi-Soustracteur : 5- Soustracteur complet :


Bn-
X Y D/S Bout Xn Yn Sn Bn
1
0 0 0 0 0
0 0 0 0
0 0 1 1 1
0 1 1 1 0 1 0 1 1
1 0 1 0 0 1 1 0 1
1 1 0 0 1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Vous aimerez peut-être aussi