- Les bascules Latchs RS, D, et JK - La bascule Maître esclave - Les bascules Synchrones (Flip-Flop) D, JK, et T - Applications
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Limitation des systèmes combinatoires
Exemple1 Considérons le problème suivant : On souhaite contrôler à l'aide d' un système logique la vanne de remplissage d' un réservoir. Le réservoir dispose de deux capteurs 1 et 2 permettant de détecter le niveau maximal et le niveau minimal dans le réservoir. Le système devrait assurer que le niveau dans le réservoir ne soit jamais au dessus de niveau indiqué par le capteur 1, ni en dessous de niveau indiqué par le capteur 2.
Imaginons le réservoir plein, en train de se vider : Imaginons le réservoir vide, en train de se remplir :
Deux situations différentes pour les mêmes entrées (Non descriptible en logique combinatoire) Solution : Le système doit distinguer entre les 2 situations:Réservoir plein en train de se vider(vanne fermée) et réservoir vide en train de se remplir (vanne ouverte). mémoriser l’état passé du réservoir
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Exemple 2 On désire réaliser un circuit Marche-Arrêt avec 2 Tableau de fonctionnement : boutons poussoirs ma et ar. Si on appuie sur ma, la sortie passe à 1. Elle ne reviendra à 0 que si l'on appuie sur ar.
Problème : - Pour ma=ar=0 on a 2 combinaisons différentes pour S=1 et S=0
On ne peut donc pas résoudre ce problème en utilisant la logique combinatoire. Solution : on remarque que si l'on tient compte de Table de vérité : l'état de la sortie à l'instant précédent, on peut résoudre le problème . On appelle St-1 la sortie précédente.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Systèmes séquentiels Systèmes dans lesquels le temps intervient dans - Une boucle de Retour la définition des sorties - L’état du circuit Séquentiel : - (entrées, état courant) (sorties, prochain état) Un système séquentiel "garde la mémoire" du passé pour déterminer son état présent
Horloge Un signal périodique carré TTL de période TH Un front montant est l’instant du passage 01 Un front descendant est l’instant du passage 10 - Action sur Front. C’est la transition montante (ou descendante) qui constitue l’évènement et provoque éventuellement les changements d’états. La plupart des circuits logiques séquentiels possèdent une entrée horloge sur front. - Action sur niveau. Par exemple inactive à 0. Agit en permanence au niveau 1, redevient inactive au niveau 0. Il ne faut donc pas que les conditions de changement d’état se modifient pendant que H est au niveau 1, car alors le circuit peut évoluer sans cesse. Un circuit à horloge à action sur niveau rend délicate ou impossible la conception de systèmes synchrones. Emploi limité.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Système Asynchrone Les sorties des circuits logiques peuvent changer à tout moment dès qu’une ou plusieurs entrées se modifient, avec des temps de propagation variables. Elles ne changent donc pas toutes en même temps, les temps de propagation étant différents. Plusieurs horloges peuvent exister, à la limite une par circuit. Système synchrone Toutes les sorties devant se modifier changent d’état en même temps après l’évènement Horloge (signal noté Ck ou Clk ou H) - L’horloge est unique On observe un temps de propagation unique entre Le Ck et les transitions des variables. Ce temps est du à des raisons physiques évidentes, ordre de grandeur en électronique standard quelques ns.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Comment mettre en mémoire ?
Mémoire élémentaire : charge d’un condensateur
Problème : C se décharge dans la résistance de fuite C=10pF, r=100 MΩ t = 1 ms
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascules Les éléments mémoires sont des bascules: - Cellules binaires capables de stocker un bit d’information - Elles ont 2 sorties, une pour sauvegarder la valeur normale et l’autre pour son complément - Elles maintiennent un état binaire indéfiniment jusqu’à ce qu’un signal d’entrée le commute vers un autre état
Une bascule est un circuit, dont le rôle consiste à conserver l'apparition d'une information fugitive, même lorsque celle-ci disparaît. C'est une mémoire élémentaire
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule R.S. La bascule R.S. dispose de deux entrées R et S et d'une sortie Q. L'entrée R (Reset) est le signal d'effacement de la mémoire (Q = 0). L'entrée S (Set) reçoit l'information fugitive à mémoriser, la sortie Q passe. C’est aussi une mémoire élémentaire 1 bit. Exemple concret et tout simple d’application : Allumer une lampe en appuyant sur un bouton poussoir, et l’éteindre par un autre.
Symbôle
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Graphe d’évolution
Chronogrammes
Inconvénient Majeur : l’état d’indétermination
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Fonctionnement d’une bascule
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule RS avec Commande d’Activation
Une amélioration de la bascule R-S- consiste à la rendre sensible à l'état de ses entrées uniquement à certains moments, déterminés par l'état haut d'une entrée supplémentaire C :
L’état interdit n’est pas éliminé
La bascule est active sur niveau (C=1) pas sur Front Fonctionnement Si C est à 0, rien ne peut se passer. Si C est à 1, la bascule fonctionne comme une bascule R-S- sauf que les entrées sont actives à l'état 1, l'état de repos étant 00 et l'état généralement évité 11.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule RS avec preset et clear
Il est également possible d'ajouter à la bascule RS des entrées permettant de forcer l'état de la bascule, et ceci même en l'absence de signal C :
Les signaux Preset et Clear sont actifs à l'état bas et au repos à l'état 1.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule D Objectif : Eliminer l’état interdit RS=1 Les bascules RS possèdent un état que l'on essaye en général d'éviter lors d'un fonctionnement normal. Cet état peut être supprimé par construction, en n'utilisant qu'une seule entrée que l'on complémente
L’état mémoire 00 a disparu
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule D commandée Cette bascule est dérivée de la bascule R.S.Commandée, avec une seule entrée «D» pour positionner les sorties.
Fonctionnement Lorsque C = 1 : Q recopie l'état de D Lorsque C = 0 : L'état préalable de D est mémorisé en Q.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Chronogramme d'une bascule D
La bascule D est un verrou(Latch) : active sur niveau(pas sur front)
C=0 bascule en position mémoire: verrouillée (aucune action de l'entrée D sur la sortie Q). C=1 Q=D, sortie Q recopie l'entrée D: bascule D latch est transparente (verrou transparent) - Ces deux modes de fonctionnement (transparence et verrouillage) peuvent être symbolisés par un interrupteur qui serait commandé par l'entrée C.
Dans le mode «transparence», l'interrupteur fermé indique bien que Q suit l'entrée D. Dans le mode «verrouillage», l'interrupteur ouvert indique que Q ne suit pas l'entrée D. La sortie Q reste à l'état où elle était juste avant la transition négative de C.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule JK Structure obtenue à partir d’une bascules RS, avec rebouclage des sorties sur J et K avec quelques portes en plus afin d’éviter l’état interdit de RS
Chronogramme
L’état ‘11’ n’est plus ambigu mais provoque une sortie complément de l’ancienne sortie.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Limitations des bascules à horloge à niveau
Sensibilité aux parasites : Un signal parasite se présentant en entrée pendant la période de transparence se retrouve immédiatement en sortie. Circuits incontrôlables (registres à décalage) Pour réaliser un registre à décalage (chaîne de bascules dans laquelle l'information se propage d'un élément à l'autre à chaque commande). L'ouverture des latchs entraînera un décalage de l'information, qui n‘est pas contrôlé par les commandes. L’état à l’entrée de la cascade se propage presque instantanément sur la sortie
Circuits avec feedback instables (Bascule JK et compteurs)
Bascule JK : Les entrées J et K étant asservies aux sorties, lorsque J=K=1, la sortie Q va osciller pendant toute la durée du niveau haut de l’horloge Compteur 1 bit par rétroaction : 0 1 0 1 0 … Le montage oscille sans cesse très rapidement, donc impossibilité de faire des compteurs !
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
La Bascule Maître Esclave
Pour éviter ces limitations, on utilise une bascule composée de deux latchs l’un actif au niveau haut de H et l’autre actif au niveau bas de H .Cette bascule s'appelle maître/esclave. Fonctionnement Deux bascules RS montées en cascade et commandées par deux signaux (horloges) en opposition de phase réalisent la même fonction qu’une seule bascule qui ne fonctionne plus sur le niveau haut de l’horloge, mais sur son front descendant - sur le niveau bas de l’horloge, le premier étage (maître) fonctionne en mode « mémorisation », et le deuxième étage (esclave) est en mode RS; - sur le niveau haut de l’horloge, le maître fonctionne en mode RS, et l’esclave est dans l’état « mémorisation » - La période pendant laquelle la bascule est sensible aux parasites se résume donc à la durée de commutation de l’horloge du niveau haut au niveau bas (front descendant).
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
La Bascule "D" Maître Esclave
Synoptique Chronogrammes
L'entrée D de la bascule ESCLAVE est reliée à la sortie Qm de la bascule MAÎTRE (d’où la dénomination MAÎTRE et ESCLAVE). En effet, L'entrée D de l'ESCLAVE recopie la sortie Qm du MAÎTRE. Toute variation du niveau logique à la sortie du MAÎTRE se retrouve donc à l'entrée de l'ESCLAVE. L'ESCLAVE est bien asservi au MAÎTRE. On remarque que les entrées de commande des deux bascules se situent toujours à des niveaux logiques opposés. En effet, un inverseur est situé entre les deux entrées de validation H' et H. L'entrée de commande qui active les entrées H' et H est appelée ENTRÉE D'HORLOGE (CLOCK en anglais).
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
De l'extérieur, la bascule D MAÎTRE ESCLAVE
apparaît comme une bascule ayant une entrée de donnée D (DATA), une entrée d'horloge (CLOCK) et deux sorties complémentaires Q et . on peut ajouter une entrée de mise à 0 (RESET) et une entrée de mise à 1 (SET), La bascule D MAÎTRE ESCLAVE peut se représenter par la mise en série de deux interrupteurs commandés par l'entrée d'horloge.
Cette représentation conduit aux
schémas ci-contre selon que l'horloge est à l'état 0 ou à l'état 1.
Les bascules maître esclave sont très délicates à exploiter car il faut maintenir les entrées stables durant tout le niveau haut afin d’éviter la survenue des problèmes en cas de cascade ou de feedback .
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascules Synchrones Les bascules à niveau (latch) sont encore utilisés, le mode transparent peut parfois être utile. Mais beaucoup de montages numériques nécessitent des bascules dont les sorties commutent à un instant bien déterminé. Il est donc nécessaire de définir un nouveau circuit pour travailler correctement en logique synchrone : la bascule à horloge à front. Déclenchement sur front montant ou descendant du signal d’horloge Le problème de l’oscillation de la bascule J-K ou dans Détecteur Front Montant les compteurs lorsque le signal Clk est haut peut également être éliminé par l’utilisation d’un détecteur de front. Un tel circuit produit en coïncidence avec le front montant ou le front descendant du signal Clk une impulsion de largeur juste suffisante pour permettre un basculement d’état. Les figures çi-contre illustrent le principe d’un Détecteur Front Descendant détecteur de front montant et d’un détecteur de front descendant , où il est tenu compte d’un retard induit par l’inverseur.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule D déclenchée par Front du signal d’horloge
Ces bascules font l’acquisition de la donnée et réalisent la commande sur un front d’horloge . Ce sont les bascules actuellement utilisées pour la conception en logique séquentielle, et surtout en logique synchrone. Elles peuvent être actives sur le front descendant ou sur le front montant. Il suffit d’insérer un détecteur de front avant les deux premières portes NAND (figure ci- contre) pour obtenir une bascule D déclenchée par le front montant ou le front descendant du signal d’horloge. Preset et Clear sont des entrées asynchrones utilisés pour commander les bascules indépendamment du signal d’horloge, elles ont une priorité absolue sur toutes les autres entrées Les figures suivantes présentent les symboles d’une bascule déclenchée par le front montant et d’une bascule déclenchée par le front descendant du signal de commande
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Table de Vérité et chronogrammes DFF à front montant
Avantages des bascules à Déclenchement par front
Plus économiques et plus efficaces que les bascules à niveau, elles sont catactérisées par :
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule JK Synchrone
Chronogramme
T : lorsque J=K=1, la bascule JK est en mode Basculement (Toggle)
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Bascule T
Chronogramme
La bascule T réalise un diviseur de fréquence, la sortie T ayant une fréquence deux fois moindre que celle de l'entrée H.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Applications Mémoire mémorisation d’une information fugitive
Antirebond pour commutateur
Une application classique des bascules RS est l’élimination des rebonds des interrupteurs : Quand un interrupteur passe d’un état à un autre (ouvert ou fermé), il se produit généralement un régime transitoire oscillatoire où ces deux états se succèdent avant que l’un d’eux soit stable. Une solution classique consiste à remplacer les interrupteurs par des commutateurs(objets à deux états mécaniquement stables, 1 et 2, et un état mécaniquement instable où les deux contacts sont ouverts) deux résistances et une bascule RS.Comme Suit :
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Synchronisation
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Detection d’une séquence d’entrée
Exemple détection du sens de rotation d’un moteur
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Division de fréquence La division de fréquence par 2 (et donc 2N) peut être réalisée facilement à l’aide des différents registres.
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013 Introduction à la logique séquentielle
Compteurs binaires Les bascules permettent de générer de façon extrêmement simple des compteurs binaires synchrones. Un compteur binaire est une fonction séquentielle synchrone dont l’état interne est un nombre entier naturel codé en binaire dont chaque chiffre binaire est matérialisé par une bascule. A chaque transition active de l’horloge ce nombre est incrémenté de 1, quand le nombre maximum est atteint, toutes les bascules sont à 1, la séquence recommence à partir de 0. Si le nombre de bits utilisés est n, on parlera d’un compteur modulo 2n
Registres Mots mémoires de X bits (X bascules )
1ère Année EEA Systèmes Numériques 1 – Cours 6 Département Electronique ENP 2012/2013
