Vous êtes sur la page 1sur 17

Compte Rendu TP : Layout en

technologie CMOS
Transistors/Inverseur
Compte Rendu TP : Layout en technologie CMOS

Introduction :
Le but de ce TP est de vous familiariser avec les notions de layout en
technologie CMOS. Pour cela, on utilise un petit logiciel fonctionnant sous
Windows, nommé MICROWIND. Ce logiciel permet de designer et de simuler
des structures électroniques intégrées telles que des portes logiques, des
bascules ou bien encore de petits ASICs (CAN, Générateur d'impulsions,...).
Il est aussi possible de réaliser une extraction électrique du layout dessiné
afin d'en simuler le schéma.
Le logiciel se présente comme le montre la figure :

On constate que le programme propose une fenêtre en 4 parties:

 Une barre de menu permettant de lancer différents outils de


simulation, d'analyse et de compilation,
 Une barre d'outils permettant l'accès à des raccourcis les plus
couramment utilisés,
 Un menu flottant proposant différent outils (sélection des couches,
simulation, ...)
 Une feuille de travail sur laquelle seront dessinées (en vue de dessus)
les structures microélectroniques.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

1.1La barre d'outils :

Elle permet d'accéder rapidement aux fonctions les plus utilisées, en


particulier le dessin de boîte et l'effacement. On détaille ci-dessous les
différents icones.

1.2Le menu flottant :

Elle est constituée de 4 parties:

 Les contacts,
 La génération de composants (MOS, Résistances, Pad,...)
 Les signaux de simulations
 La palette permettant de choisir quelle couche, on désire réaliser.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

TP1. Dessin d'un transistor CMOS:


1) La valeur du λ est de l'ordre de grandeur de la longueur
minimale de la grille d'un transistor (5 à 10 fois la grille du
fondeur).
2) * n-well est utilisé dans toute location où crée
n-well doit être connecté à la puissance supplémentaire
VDD lorsqu’on utilise les pFETs.
*Active contact: active contact est une coupe dans Ox1 qui
permet à la première couche du métal de se connecter à
une région active n+ ou p+.

A- Procédure pour le dessin d’un transistor :

Un transistor NMOS qui correspond à la technologie 0.12 µm

B- couche et procédé :
On va faire une coupe du transistor en cliquant sur Simulate -> 2D Vertical

cross-section et en tirant une ligne sur toute sa largeur comme ci-


dessous. Déterminons l’épaisseur tox.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

Les règles de dessin pour la technologie CMOS 0.12µm :

Structure tridimensionnelle du de transistors sur 3 D :

Les étapes de procédé depuis l’implantation de substrat jusqu'la dernière


phase pour la construction de transistors :

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

Dernière étape :

C- caractéristique statique d’un transistor CMOS :

7) Niveau 1 :

8) avec le fichier Ne10*10.MES

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

9) Niveau 3

D- caractéristiques dynamique d’un transistor CMOS :


Pour observer le comportement dynamique, on applique une horloge à la grille
. du Nfet
Pour ce faire, on clique sur l’icône « horloge » dans la palette, puis sur la grille.
Dans la formulaire qui apparaît, on entre les caractéristiques suivantes : Time
low = 0.225 ns, Rise time = 0.5ps
.Time high = 0.225 ns, Fall time = 0.5 ps

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

 On ajouter une horloge 2 fois plus lente au drain. Cliquez sur l’icône
“horloge“, puis sur la région de diffusion à gauche de la grille. Changer le
nom du signal à vdrain. Pour générer une horloge ayant une période de 1ns, il
suffit de cliquer sur Assign (période de 1ns par défaut).
 On désire maintenant rendre la source visible en simulation : pour ce faire on
clique sur l’icône Visible node (l’œil) dans la palette, puis sur la région de
diffusion à droite de la grille. Cliquer immédiatement sur Assign.

10)

Les allures des tensions de la grille et du drain en fonction du temps (période =


1ns) :

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

11)

Représentation des tensions sur un même graphe (Vdd, Vgrille, s1) en


fonction de temps :

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

TP2. Inverseur

A-Dessin d'un Inverseur:

Définition :

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

Principe de fonctionnement de l’inverseur  :

La source du transistor canal P est à +Vcc et la source du transistor canal N


est au 0 Volt. Les gates les 2 transistors sont connectées ensemble à l'entrée
E.

 Si l'entrée E est à 1 logique (près de +Vcc), le transistor canal P a une


tension gate-source quasi nulle et il est bloqué. Alors que le
transistor canal N a une tension gate-source de quasi +Vcc, il est donc
conducteur (entre son drain et sa source). La sortie S est alors tirée
vers le 0 Volt par le transistor canal N.

 Si l'entrée E est à 0 logique (près de 0 V), le transistor canal P à une


tension gate-source de quasi -Vcc et il est conducteur (entre son
drain et sa source). Alors que le transistor canal N a une tension gate-
source quasi nulle, il est donc bloqué. La sortie S est alors tirée vers
le +Vcc par le transistor canal P.

Procédure pour le dessin du masque :

1) ouvrons le logiciel Microwind.

2) En utilisant le générateur de transistors, gênerons un transistor N-MOS et


un transistor P-MOS, tous deux de 2*10 λ (taille par défaut).

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

3) Utilisons ces transistors pour dessiner un inverseur CMOS selon les


conventions de dessin de cellule présentées dans la section “Description“.
Suivons les règles de conception suivantes : Les traces de poly silicium
doivent avoir une largeur d’au moins 2 λ, celles de métal 4 λ.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

4) Effectuer Analysis Design Rule Checker. Faites les modifications


nécessaire à votre tracé pour éliminer toutes les violations aux règles.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

B-Caractéristiques, charge
6) Appliquons une horloge de période 0.5 ns à l’entrée de l’inverseur.
Appliquez VDD et VSS aux rails d’alimentation. Rendez la sortie visible à la
simulation (référez-vous au texte du lab. la pour les détails de procédure).

7) Effectuons la simulation en sélectionnant Simulate → Run Simulation→


Voltage vs. Time Vérifier que l’inverseur fonctionne correctement, i.e. qu’il
satisfait sa table de vérité. Notez le temps de montée tr et le temps de
descente tf.

8) Faisons maintenaient une simulation Voltage, Current vs. Time. Noter la


valeur de IDDmax .

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

9) Faisons Simulate → Using model … → BSim4. Effectuez une simulation


statique voltage vs. Noter la valeur de vs.

10) Ajoutons un condensateur virtuel à la sortie de l’inverseur de


0.002pF.effectez un nouveau les étapes 7et 8, notez tr,tf et IDDmax .
Effacez le condensateur.*

11) Ajoutons un condensateur virtuel à la sortie de l’inverseur de


0.002pF.effectez un nouveau les étapes 7et 8, notez tr,tf et IDDmax .
Effacez le condensateur.

Génie Electrique
Compte Rendu TP : Layout en technologie CMOS

Génie Electrique

Vous aimerez peut-être aussi