Programmation d’un Multiplexage sur l

EPLD Lattice.

Mahamadou Oumarou Salifou

 A. OBJECTIFS :
Ce TP a pour objectif d’aider les étudiants à se familiariser avec les outils de description tant au niveau
matériel qu’aux niveaux logiciels.
Cette manipulation passe par des différentes étapes. Tout d’abord nous avons :

Compte rendu des TP

 B. Cahier de charge
 Programmation d’un Multiplexage sur l EPLD Lattice.

C. Matériels et logiciels nécessaires

Logiciel de programmation matériels IPS LEVER
EPLD Lattice

D. Travail à faire :
1. Multiplexeur
Ce travail consiste en l’étude d’un circuit logique combinatoire.

1. Le programme du circuit :
Pour le programme nous avons 3 entrées (A, B, sel) et une sortie S.

Compte rendu des TP

 b. Simulation temporelle

Tout d’abord il faut démarrer le logiciel de simulation. Pour cela il faut

 Cliquer sur « démarrer »,
 Cliquer sur « programme »,
 Cliquer sur « Lattice Semiconductor »,
 Cliquer sur « ispLEVER »,

Ensuite il faut ouvrir le fichier en suivant les étapes suivantes

* Cliquer sur « File »,
* Cliquer sur « Open Project »,
* Cliquer sur « C : », (par la fenêtre de sélection du chemin),
* Cliquer sur dms-ge,
* Cliquer sur Edd200,
* Cliquer sur Etudiant,
* Cliquer sur tp0,
* Cliquer sur Ouvrir,

Compte rendu des TP

Ensuite nous avons l’édition du fichier. pour cela nous allons ouvrir la fenêtre « Sources in Project :) » Puis
faire un double clique sur «TP0 (tp0.vhd) »
Nous avons les différentes zones du fichier tp0.vhd ci-dessus :
 Library ieee : inclusion de l librairie standard,
 Use ieee.std_ gic… : utilisation des ports d’entrées sorties standards,
 Entity : définitions des ports d’entrées sorties globaux,
Architect re : portion de description du comportement

Compilation du fichier VHDL.

Cliquer sur «TP0 (tp0.vVhd) »
Pour démarrer double cliquer sur : « Compile EDIF File »

Enfin nous avons la création du fichier de simulation

 Cliquer droit sur « M4A5-64/32-
10JC »,Sélectionner « new »
 Sélectionner « waveform stimulus

11
Sélectionner « M4A5-64/32-10JC »

12
Donner un nom au fichier de simulation (par exemple : « TP0_Simulate »)

Ensuite nous allons définir les entrées en sélectionnant « import_wave » dans le menu « Edit » du
Waveform Editor.
Sélectionner les entrées et cliquer sur « Add » afin de les insérer dans lafenêtre d’édition des
Stimulions. Cliquer sur « Show » puis fermer la fenêtre « Import »
Dans le menu « Objet », sélectionner « Edit Mode »

Retourner dans ISPLever Project NavigatorSe

positionner sur TP0_Simulate.wdl

13
Double-cliquer sur « Fonctionnal Simulation » La
fenêtre « Simulator Control Panel » s’ouvre

14
 c. Test du fonctionnement sur l’EPLD Lattice
Pour faire le test il faut une installation matérielle.
 Relier la carte EDD 200 000 au PC de développement VHDL par le câbl
imprimante,
 Connecter le boîtier alimentation sur la carte E D 200 000, (7 à 12 V AC
ou DC),
 Appuyer sur le bouton Marche Arrêt de la carte EDD 200 000, la lampe
témoin rouge doit s’allumer.
Ici on inverse la sortie du circuit

15
On peut voir que les valeurs sur le chronogramme correspondent à celles sur la carte.

2. Démultiplexeur :

16
 a. Le Programme

Pour le programme nous avons 3 entrées (A, B, sel) et une sortie S.

b. La simulation temporelle

On suit les même étapes que la première étapes

17
 c. La simulation sur Lattice :
On inverse la sortie du circuit

18
19
20
On peut voir que les valeurs sur le chronogramme correspondent à celles sur la carte

Conclusion :
Dans ce Travaux pratique nous avons vu comment programmer un circuit logique sur l’EPLD de Lattice.
En résumé on peut dire que la manipulation des circuits logique sur l’EPLD passe par plusieurs étapes. Tout
d’abord par la maitrise du logiciel en passant par le matériel

21
22