Une électrode qui injecte les porteurs dans la structure : la Source (S).
Une électrode qui recueille les porteurs : le Drain (D).
Une électrode ou est appliquée la tension de commande : la Grille (G) appelée aussi
GATE.
I.3 Type de JFET
Il existe deux type de structure des Transistors JFET:
JFET à canal N « NFET » les porteurs des charges majoritaires sont les électrons (é).
La grille et le canal forment une jonction PN ; la flèche correspondante est orientée dans le sens
passant de cette jonction.
JFET à canal P « PFET » les porteurs des charges majoritaires sont les trous (p).
S
Si la tension 𝑽𝑫𝑺 > 0 , un courant 𝑰𝑫 circule dans le canal dans le sens Drain vers la Source.
Si la grille est au même potentiel que la source 𝑽𝑮𝑺 = 0 , le courant 𝑰𝑫 qui passe dans le canal
est maximal et prend la valeur particulière notée 𝑰𝑫𝑺𝑺 (courant de saturation du tansistor)
Plus la valeur de |𝑽𝑮𝑺 | augmente, plus la zone de déplétion dépourvue d’électrons augmente
plus la résistance de canal 𝑹𝑫𝑺 augmente, par conséquence le courant 𝑰𝑫 diminue.
Quand 𝑽𝑮𝑺 = 𝑽𝑷 , le canal est complètement pincé est donc le courant 𝑰𝑫 = 0, (𝑽𝑷 est appelée
tension de pincement ).
Remarque
Pour le même type de transistor à effet de champs on a une dispersion importante des
paramètres: -8V ≤ 𝑽𝑷 ≤ -2V et 4mA ≤ 𝑰𝑫𝑺𝑺 ≤ 16mA
Sachant que 0 ≤ 𝑽𝑮𝑺 ≤ 𝑽𝑷 et 𝑰𝑫𝑺𝑺 ≥ 𝑰𝑫 ≥ 𝟎
Les paramètres 𝑰𝑫𝑺𝑺 et 𝑽𝑷 sont des caractéristiques des JFET.
zone linéaire dite résistive (O) : Le transistor JFET se comporte comme une résistance
ohmique variable contrôlée par 𝑽𝑮𝑺 obtenue pour des valeurs de 𝑽𝑫𝑺 faibles < 𝑽𝑷 .
Zone de saturation : dans cette zone le courant 𝑰𝑫 est maximal et reste constant. le
transistor est équivalent à un générateur de courant commandé par tension 𝑽𝑮𝑺
Pour une tension 𝑽𝑫𝑺 donnée, le courant de drain 𝑰𝑫 varie en fonction de la tension 𝑽𝑮𝑺 selon
l’équation suivante :
𝟐
𝑽𝑮𝑺
𝑰𝑫 =𝑰𝑫𝑺𝑺 (𝟏 − 𝑽 )
𝑮𝑺𝒐𝒇𝒇
La tension 𝑽𝑮𝑺 est toujours négative la jonction Grille-Source est polarisée en inverse donc
𝑰𝑮 ≈ 0 et la résistance entre G et la S est infini (circuit ouvert)
le Transistor à effet de champs est commandée par tension 𝑽𝑮𝑺 :
à 𝑽𝑮𝑺 = 0 , le courant 𝑰𝑫 qui passe dans le canal est maximal donc 𝑰𝑫 = 𝑰𝑫𝑺𝑺 =
courant de saturation du tansistor)
Quand 𝑽𝑮𝑺 = 𝑽𝑷 , le canal est complètement pincé est donc 𝑰𝑫 = 0, 𝑽𝑷 est appelée
tension de pincement
Les paramètres 𝑰𝑫𝑺𝑺 et 𝑽𝑷 sont des caractéristiques des JFET.
𝑽𝑷 ≤ 𝑽𝑮𝑺 ≤𝟎 Et 0 ≤ 𝑰𝑫 ≤ 𝑰𝑫𝑺𝑺
Pour le même type de transistor à effet de champs on a une dispersion importante des
paramètres : -8V ≤ 𝑽𝑷 ≤ -2V et 4mA ≤ 𝑰𝑫𝑺𝑺 ≤ 16mA
Figure 8
La grille est reliée à la masse par une résistance RG de forte valeur. Donc le courant grille est
nul (𝑰𝑮 = 0), le potentiel de grille est nul. (la tension aux bornes de 𝑹𝑮 est sensiblement nulle)
En utilisant loi des nœuds on a
𝐼𝑆 + 𝐼𝐺 = 𝐼𝐷 𝐼𝑆 = 𝐼𝐷 , 𝑐𝑎𝑟 𝐼𝐺 = 0
Le montage crée donc sa propre polarisation en utilisant la tension aux bornes de 𝑅𝑆 pour
polariser la grille en inverse.
𝑅𝐺 permet de réaliser une polarisation automatique.
Figure 10
i 1
Y11 = vG |vDS=0 = R : Admittance d’entrée du transistor
GS GS
i
Y12 =v G |vGS=0 ≈ 0
DS
i
Y21 =vD |vDS=0 = g m : La transconductance
GS
i 1
Y22 =v D |vGS=0 = R : Admittance de sortie du transistor
DS DS
1
𝑰𝑫 = 𝒈𝒎 𝑽𝑮𝑺 + 𝑽
𝑹𝑫𝑺 𝑫𝑺
Or : 𝑹𝑮𝑺 →∞ et dans la plupart des cas 𝑹𝑫𝑺 →∞, donc le schéma équivalent simplifié devient:
En entrée, on applique une tension VGS et le courant consommé est nul. En sortie le FET se
comporte comme un générateur de courant d’intensité 𝒈𝒎 𝑽𝑮𝑺.
III.2 Montages fondamentaux
Comme pour les transistors bipolaires, il existe 3 montages fondamentaux du transistor à effet
de champ. Le nom du circuit indique quelle borne du transistor est commune à l’entrée et à la
sortie du montage. Ces circuits sont présentés brièvement ci-dessous.
Transistor JFET Transistor Bipolaire
𝒗𝒔
L’impédance de sortie 𝒁𝒔 = |𝒆𝒈=0, à vide
𝒊𝒔
Pour calculer facilement la résistance d’entrée du montage, nous utilisons la méthode directe,
nous devons se placer au niveau de la tension d’entrée 𝑉𝑒
Donc 𝒗𝒔 = −𝑽𝑮𝑺
𝒗𝒔 −𝑽𝑮𝑺 𝟏
L’expression de 𝒁′𝒔 devient : 𝒁′𝒔 = -𝒈 =-𝒈 =𝒈
𝒎 𝑽𝑮𝑺 𝒎 𝑽𝑮𝑺 𝒎
𝟏
alors la résistance de sortie du montage CC est 𝒁𝒔 = 𝑹𝑺 // 𝒁′𝒔 = 𝑹𝑬 // 𝒈
𝒎
𝑣
Gain en tension : 𝐆𝐯 ou 𝑨𝐯 = 𝑣𝑠
𝑒
Pour calculer l’impédance d’entrée en utilisant la méthode directe, nous devons se placer au
niveau de la tension d’entrée 𝑉𝑒
𝑣𝑒 𝑣𝑒 −𝑉𝐺𝑆
𝒁′ 𝒆 = = =
𝒊 -𝒈𝒎 𝑽𝑮𝑺 -𝒈𝒎 𝑽𝑮𝑺
1
𝒁′𝒆 =
𝒈𝒎
𝟏
Alors l’impédance d’entrée du montage BC est 𝒁𝒆 =𝑹𝑺 // 𝒁′𝒆 = 𝑹𝑺 // 𝒈
𝒎
En utilisant la méthode directe, nous devons se placer au niveau de la tension d’entrée 𝑉′𝑠 .
Nous voyons que : 𝑍𝑠 =𝑅𝐷 //𝑍′𝑠 .
𝑣𝑠
Où 𝑍′𝑠 défini l’impédance du reste de circuit 𝒁′𝒔 = 𝒈
𝒎 𝑽𝑮𝑺
Or on a : 𝑽𝑮𝑺 = 𝟎
𝑣𝑠
D’où 𝒁′𝒔 = 𝒈 →∞
𝒎 𝑽𝑮𝑺
Gain en tension 𝑨𝐯 (𝑹 // 𝑹𝑼 ) 𝒈𝒎 𝑨𝐯
𝑨𝐯 = 𝟏+(𝑹𝑺 ≈
// 𝑹𝑼 ) 𝒈𝒎
= −(𝑹𝑫 // 𝑹𝑼 ) 𝒈𝒎 𝑺 = (𝑹𝑫 // 𝑹𝑼 ) 𝒈𝒎
1
Impédance d’entrée Très Elevée Elevée Faible
𝐙𝐞 = 𝐑 𝑮 𝐙𝐞 = 𝐑 𝑮 1
𝐙𝐞 = R S //
𝒈𝒎
Impédance de sortie Assez élevée Très faible Moyenne
𝒁𝒔 = 𝑹 𝑫 1 𝒁𝒔 = 𝑹𝑫
R S //
𝒈𝒎
Utilisation Amplificateur Adaptateur Rarement utilisé (à
De tension d’impédance cause de son Ze
Son fonctionnement repose sur deux types de Son fonctionnement repose sur un seul type
porteurs les trous et les électrons de porteurs les trous ou les électrons:
Transistor unipolaire
Impédance d’entrée faible (vue le montage Impédance d’entrée très forte (vue le
base commune) montage grille commune)
Tout amplificateur possède une plage d’utilisation limitée en fréquence due principalement aux
condensateurs (interne ou externe)
Le schéma équivalent du transistor en basse fréquence est identique à celui utilisé en moyenne
fréquence.
Or : 𝑹𝑮𝑺 →∞ et dans la plupart des cas 𝑹𝑫𝑺 →∞, donc le schéma équivalent simplifié devient:
Nous prendrons comme exemple le montage Source commune. On néglige l’influence des
condensateurs de liaison 𝐶2 et de découplage 𝐶𝑆
𝒗 𝒗 𝒗′ 𝒆
𝑨𝒗 = 𝒗𝒔 = 𝒗′𝒔 ∗ (a)
𝒆 𝒆 𝒗𝒆
𝑣
calcul de 𝑣′𝑠
𝑒
𝒐𝒏 𝒂 𝒗𝒔 = -R’𝒈𝒎 𝑽𝑮𝑺 𝑬𝒕 𝒗′𝒆 = -𝑽𝑮𝑺
𝒗 𝑹′𝒈𝒎 𝑽𝑮𝑺
Donc 𝒗′𝒔 = − = −𝑹′𝒈
𝒆 𝑽𝑮𝑺 𝒎
𝑣
calcul de 𝑣′𝑒
𝑒
En appliquant le diviseur de tension au niveau de la maille d’entrée on a :
𝑹𝑮 𝑣′𝑒 𝑅𝐺 𝑗𝑅𝐺 𝑪𝟏 𝝎
𝒗′𝒆 = 𝒗𝒆 donc = 1 =
𝑹𝑮 +𝒁𝑪 𝑣𝑒 𝑅𝐺 + 𝑗𝑅𝐺 𝑪𝟏 𝝎+1
𝒋𝑪𝟏 𝝎
𝟏
On pose ω0 =
RG 𝐂𝟏
𝛚
𝑣′𝑒 j
𝛚0
l’expression devient = 𝛚
𝑣𝑒 1+j
𝛚0
𝝎
𝒗𝒔 𝒗′ 𝒆 𝒋
𝝎𝟎
D’où l’expression du gain en tension est 𝑨𝒗 (𝝎)=𝒗′ ∗ = 𝑨𝒗 (𝝎)=−𝑹′𝒈𝒎 ∗ 𝝎
𝒆 𝒗𝒆 𝟏+𝒋
𝝎𝟎
Or on a 𝑨𝒗 (𝑴𝑭) = −𝑹′𝒈𝒎
𝝎
𝑗 𝛚𝟎
𝝎0
Donc 𝑨𝒗 (𝝎)=𝑨𝒗 (𝑴𝑭) ∗ 𝝎 avec 𝐟𝐁 =
1+𝑗 𝟐𝛑
𝝎0
décade
Les condensateurs de liaison et de découplage sont considérés comme des fils en haute
1
fréquence. Car 𝑍𝐶 = 𝐣𝐂𝛚 →0
Si on néglige la résistance de contact 𝑹𝐷𝑆 Le schéma équivalent du transistor JFET est donné
par:
Dans ce cas précis, il convient d'appliquer le théorème de Miller qui permet de répartir la
capacité 𝐶𝐺𝐷 entre l'entrée G et la sortie D de l'amplificateur. Pour cela, nous devons d'abord
calculer le gain miller de l'étage (gain maximum dans la bande passante, sans les capacités).
En débranchant les capacités 𝐶GD et 𝐶GS le schéma équivalent devient
En utilisant Miller la capacité 𝑪GD peut se décomposer en deux capacités 𝑪𝑒𝑚 à l’entrée de
l’amplificateur et 𝑪𝑠𝑚 à la sortie de l’amplificateur suivant les deux relations suivants:
1
𝑍𝐺𝐷 1 𝑗𝜔𝐶𝐺𝐷
Zem = ==𝑗𝜔𝐶 = 1−𝐴 donc 𝑪𝒆𝒎 = 𝑪𝑮𝑫 (𝟏 − 𝑨𝒗𝟎 )
1−𝐴𝑣0 𝑒𝑚 𝑣0
1
𝑍𝐺𝐷 ∗𝐴𝑣0 1 ∗Av0
jωC𝐺𝐷
Zsm = = ==jωC = donc 𝑪𝒔𝒎 ≈ 𝑪𝑮𝑫
𝐴𝑣0 −1 sm Av0 −1
L’effet Miller est déterminer par la grande capacité donc par la capacité d’entrée (Car 𝑪𝒆𝒎 =
𝐂𝐺𝐷 (1 + Av0 ) > 𝑪𝒔𝒎 = 𝐂𝐺𝐷 )
En négligeant l’effet de la capacité de sortie 𝑪𝒔𝒎 , on a
Figure 23: Le schéma équivalent total du montage EC en haute fréquence en appliquant MILLER
Or on a 𝒗 𝒆 = 𝒗𝑮𝑺
𝐄𝐓 𝐯𝐬 = −𝐠 𝐦 𝐯𝐆𝐒 ∗ 𝑹′
𝐯𝐬
donc =−g m ∗ R′
𝐯𝐞
𝒗
calcul de 𝒆 𝒆
𝒈
On pose 𝐙𝐞𝐦 = 𝐑 𝐆 // 𝐙𝐂 le schéma équivalent devient :
Zem
En appliquant le diviseur de tension au niveau de la maille d’entrée on a : 𝐯𝐞 = e
Zem +𝑅 g
1
RG ∗ R
jCe ω
avec Zem = 𝑅𝐺 // 𝑍𝐶 = 1 = 1+jRG C
RG + G eω
jCe ω
RG
ve 1+jRG Ce ω RG RG 1
Donc = RG = = ∗ R ∗𝑅
eg +𝑅 𝑅+j(RG ∗𝑅)Ce ω+RG RG +𝑅 1+j G Ce ω
1+jRG Ce ω RG +𝑅
𝑅∗R
On pose R T =𝑅//R G = 𝑅+RG
G
RG 𝟏
On pose G0 =−g m R′ ∗ R et ωH =
G +R 𝐑 𝐓 Ce
1
L’expression du gain devient : 𝑨𝒗𝒄 (𝑯𝑭)= 𝑮𝟎 ∗ 𝝎
𝟏+𝒋
𝝎𝑯