Compte rendu : TP Electronique Numérique

Université CADI AYYAD

Ecole Supérieure de Technologie

Filière : License professionnelle en Mécatronique.

Préparé par : Encadré par :

- ABID Ayoub - Mr. SOULMANI

- BEN ZIDIA Adil
- EL HMAMSI Khalid
- EL OUAFI Ismail

Année universitaire : 2019/2020

1
 Compte rendu : TP Electronique Numérique

Sommaire
Introduction : ----------------------------------------------------------------- 3
I. Système de développement CIC-310 CPLD/FPGA -------------- 4
II. Les FPGA (Field Programmable Gate Array) ------------------ 5
1. Implantation : -------------------------------------------------------------------------------------------------------- 5
2. Avantages et inconvénients : ------------------------------------------------------------------------------------ 5
3. Liste d'expériences : ------------------------------------------------------------------------------------------------ 5
4. Structure d’une FPGA ---------------------------------------------------------------------------------------------- 6

III. LOGICIEL MAX+PLUS ------------------------------------------ 7

1. Début du projet : ---------------------------------------------------------------------------------------------------- 7
2. Saisie de schéma électronique : --------------------------------------------------------------------------------- 8
3. Compilation de la description : ---------------------------------------------------------------------------------- 9
4. Assigner les broches avec éditeur de plan : ------------------------------------------------------------------ 9
5. Chargement des données de configuration et gestion des fichiers : --------------------------------- 10

IV. Conception des systèmes combinatoires ---------------- 11

1. Objectifs ------------------------------------------------------------------------------------------------------------- 11
2. Les portes logiques de base ------------------------------------------------------------------------------------ 11
3. Décodeur de 2 à 4 Ligne : --------------------------------------------------------------------------------------- 11
4. Multiplexeur de 4 à 1 Ligne------------------------------------------------------------------------------------- 12
5. Sélecteur de données -------------------------------------------------------------------------------------------- 13
6. Unité logique : ----------------------------------------------------------------------------------------------------- 14
7. Additionneur complet : ------------------------------------------------------------------------------------------ 14
8. Additionneur complet de 4 bits : ------------------------------------------------------------------------------ 15

Conclusion : ----------------------------------------------------------------- 16

2
 Compte rendu : TP Electronique Numérique

Introduction :

3
 Compte rendu : TP Electronique Numérique

I. Système de développement CIC-310 CPLD/FPGA

En détail, l’arrangement des différents composants sur la carte d’expérimentation :

7- Segment LED Display

16- Segment LED

LED Display Display

5 x7
Dot Display

Matrix
Keypad Logic
Switch

Pulse Generator Signal Generator

Le système de développement CIC-310 CPLD / FPGA est un système autonome qui

contient des alimentations CC stabilisées, une carte de développement et une carte
d'expérimentation. Il fournit également des concepteurs de systèmes numériques
pour la vérification du matériel, ce qui permet aux étudiants d'apprendre efficacement
la conception de systèmes numériques

4
 Compte rendu : TP Electronique Numérique

Le CIC-310 permet d’apprendre la conception et la vérification de systèmes numériques de manière

efficace, tel que la :

 La conception de circuits logique combinatoire (encodeur/Décodeur, multiplexeur/

démultiplexeur...)
 conception de circuits logiques séquentiels
 conception de circuits à bascule (compteurs/ registres à décalage...)
 conception des unités arithmétiques et logique (ALUs).

II. Les FPGA (Field Programmable Gate Array)

Ces systèmes programmables sont initialement destinés au prototypage de systèmes
numériques complexes. Ilssont une bonne alternative aux circuits spécifiques, les ASIC
(Application Specific Integrated Circuit), pour des petites ou moyennes séries.

Il existe plusieurs grands fabricants : ALTERA, ACTEL (composants spécialisés) et

XILINX.

1. Implantation :
Chaque fabricant propose aussi des composants de taille variable : de 100.000 à
10.000.000 portes logiques. Par comparaison, les portes standards commerciales
possèdent entre 2 et 8 portes logiques pour une surface de silicium quasiment identique.

Quel que soit la technologie utilisée, aucune porte logique n’est réellement
implantée. Il s’agit en fait de blocs logiques programmables, mais très versatiles
(RAM), et d’une mer de connexions programmables. Chez Xilinx, ces blocs logiques
sont appelés CLB (Common Logic Blocks).

2. Avantages et inconvénients :
 Très haute densité
 Grande vitesse (100 MHz à quelques GHz)
 Très grand nombre d’entrées/sorties (boîtiers BGA)
 Prix élevé (mais en baisse)
 Alimentation difficile (plusieurs tensions, courants élevés, connexions multiples)
 Volatiles (cellules RAM)
 Circuits imprimés (PCB - Printed Circuit Board) multicouches

3. Liste d'expériences :

 Conception d'un circuit logique combinatoire

 Concevoir un circuit logique séquentiel
 Concevoir un circuit de tongs
 Compteurs de conception et applications
 Concevoir des ALU et des applications
 Conception d'encodeur / décodeur et multiplicateurs / démultiplicateurs
 Concevoir un synthétiseur de fréquence et des registres à décalage
 Production et application de circuits numériques

5
 Compte rendu : TP Electronique Numérique

4. Structure d’une FPGA

Le passage d'un bloc logique à un autre se fera par un nombre de points de

connexion (responsables des temps de propagation) fonction de la position relative des
deux blocs logiques et de l'état "d'encombrement" de la matrice. Ces délais ne sont donc
pas prédictibles (contrairement aux CPLDs) avant le placement routage. De la phase de
placement des blocs logiques et de routage des connexions dépendront donc beaucoup
les performances du circuit en terme de vitesse. Sur la figure suivante, pour illustrer le
phénomène, on peut voir :

 Une liaison entre deux blocs logiques (BA et BL) éloignés, mais passant par peu de
points de connexion, donc introduisant un faible retard.

 Une liaison entre deux blocs proches (BD et BH) mais passant par de nombreux
points de connexion, donc introduisant un retard important.

6
 Compte rendu : TP Electronique Numérique

III. LOGICIEL MAX+PLUS

Voici comment se présente le logiciel Max+plus de la société Altera lors du lancement du
programme :

Ce logiciel permet la programmation des circuits reprogrammables ALTERA.

La programmation d’un circuit en utilisant le logiciel Altera se décompose en 4 phases :
 saisie de la description du circuit. Pour cela 3 outils sont utilisables :
 description sous la forme d’un schéma électronique,
 description textuelle en utilisant un langage de programmation (VHDL ou AHDL),
 description sous la forme de chronogramme.
 vérification de la description par compilation du circuit,
 vérification du bon fonctionnement de la description par simulation logico-temporelle. A ce
stade, il peut être nécessaire de reprendre à la 1ère phase,
 programmation du circuit physique. Nous verrons, par la suite, toutes ces phases en détail.
1. Début du projet :
Pour débuter un projet, il faut sélectionner un nom de projet et une directory ou seront
stockés les fichiers. La spécification 1 (c :\users\altera\tp_feux\feu_~945) stockera tous les
fichiers dans la directory c :\users\altera\tp_feux, les fichiers s’appelant ‘feu_~945.extension’.

7
 Compte rendu : TP Electronique Numérique

Il est possible d’utiliser les icônes qui se trouvent sur la barre de taches de Max+plus II et
en cliquant sur l’icône signalée on obtient le même résultat que par les menus déroulants :

2. Saisie de schéma électronique :

Tout d’abord il faut créer un fichier (ou par Menu File Open)

Et préciser que c’est un fichier graphique :

Nous pouvons ensuite utiliser l’éditeur graphique dont voilà la représentation :

12
3
4

5
6
7

8
9

10

11

12

La barre d’icônes verticale qui se trouvent sur la gauche a les fonctions suivantes :

1 : fonction désignation pour le pointeur (cette fonction permet de sélectionner les entités,
de tracer des connexions,..., et donc de pratiquement tout faire) ;

2 : fonction écriture pour le pointeur (on ne peut qu’écrire !) ;

8
 Compte rendu : TP Electronique Numérique

3 : fonction tracée de connexion pour le pointeur ;

4  6 : fonction tracée de connexion aux formes bizarre ;

7  8 : modification du zoom ;

9 : affichage de tout le dessin dans la page ;

10 : fonction connexion pour le pointeur ;

11 : dans ce mode, les connexions entre symboles suivent lorsqu’on déplace un élément ;

12 : dans ce mode, les connexions ne suivent pas lorsqu’on déplace un élément.

3. Compilation de la description :

Une fois la description du schéma faite, il faut vérifier que cette description est
correcte et pour cela on utilise la phase de compilation.

Vous devez sélectionner le circuit que vous désirez programmer. Il faut alors dans le
menu :

Assign ’Device selection’, sélectionner le bon circuit. Une fois que cette sélection
est faite, il suffit de cliquer sur START pour compiler le circuit.

Si des erreurs apparaissent, utilisez le ‘locate’ et ‘Help on message’ qui est alors a
votre disposition.

Lorsque la compilation se passe sans erreur, il est alors possible de vérifier le

comportement logique du circuit fabriqué.

4. Assigner les broches avec éditeur de plan :

 Choisir ‘Floo rplan Editor’ du menu Max plus II pour ouvrir la fenêtre de ‘Floor
plan Edito’. On choisit la commande ‘Device View’ dans le menu ‘Layout’ avec
glisser disposer
 Assigner les broches d’entrée et de sortie de FPGA à partir de champs ‘Unsigned
Nodes & Pines’ aux broches de FPGA.

9
 Compte rendu : TP Electronique Numérique

5. Chargement des données de configuration et gestion des fichiers :

Le type EPF828ALC84 de FPGA contient intérieurement la mémoire de 5kB pour stocker
les données de configuration des conceptions de projet de l’ordinateur d’hôte via le port série
de RS-232 (COM 1 et COM 2).

Pour accélère la transmission, le programme DNLD3 compresse les fichiers de dessin et

les transmet à SEEPROM.

Le bouton ADD est utilisé pour écrire les fichiers spécifiques dans SEEPROM. Le DEL est
utilisé pour supprimer les ficher spécifiques de SEEPROM. Et pour le bouton ACT est
d’établir un fichier auto exécutable, un nom de ficher avec *, existait dans SEEPROM.

Lorsque le connecteur J6 de Exe mode es fermé et la puissance est allumée, le système de

développement CIC310 CPLD/FPGA exécute automatiquement le ficher auto exécutable.

10
 Compte rendu : TP Electronique Numérique

IV. Conception des systèmes combinatoires

1. Objectifs
L'objectif de cette partie est de se familiariser avec les outils de programmation des
composants logiques programmables. Nous utiliserons pour cela celui de la firme ALTERA :
le logiciel MAX+PLUS II (version 10.1), associé à la carte de développement CIC-310. Nous
synthétiserons dans cette première séance, sur un circuit cible, les fonctions logiques de bases.
Nous aurons besoins pour cela d’implanter les portes logiques NOT, AND, OR et X

2. Les portes logiques de base

3. Décodeur de 2 à 4 Ligne :

11
 Compte rendu : TP Electronique Numérique

Voilà le symbole du circuit Décodeur de 2 vers 4 :

4. Multiplexeur de 4 à 1 Ligne

12
 Compte rendu : TP Electronique Numérique

Voilà le symbole du circuit Multiplexeur de 4 à 1 ligne :

5. Sélecteur de données :

Voilà le symbole du circuit sélecteur de données :

13
 Compte rendu : TP Electronique Numérique

6. Unité logique :

7. Additionneur complet :

Voilà le symbole du circuit additionneur :

14
 Compte rendu : TP Electronique Numérique

8. Additionneur complet de 4 bits :

Voilà le symbole du circuit additionneur complet 4bits :

15
 Compte rendu : TP Electronique Numérique

Conclusion :

16