Circuitos Integrados Lineales I

Parte III. Diseo de circuitos con OP-AMPs

Dr. Luis Javier Morales Mendoza
lmorales@salamanca.ugto.mx

Diseo con OPAMPs

Objetivo: Realizar diseos con amplificadores operacionales que combine las entradas inversoras con las entradas no-inversoras como se muestra en la Figura 3.1.

Figura 3.1.
Dr. Luis Javier Morales Mendoza 2

Diseo con OPAMPs (cont.)

La ecuacin lineal deseada para el problema de diseo en la salida de la Figura 3.1. Se puede expresar como se muestra a continuacin:
vo = ( X 1v1 + X 2 v2 + X 3v3 ... + X n vn ) (Ya va + Yb vb + Yc vc + ... + Ym vm )

(1)

donde, las variables X1, X2, X3,...,Xn son las ganancias deseadas en las entradas no inversoras, y Ya, Yb, Yc,...,Ym son las ganancias en las entradas inversoras en el Amplificador Operacional. La (1) puede ser fcilmente representada como se muestra el circuito de la Figura 3.1. y la demostracin es como se muestra a continuacin: Primero, se debe de aplicar el teorema de super-posicin en el circuito de la Figura 3.1. anulando los voltajes de alimentacin de las entradas inversoras y aplicando la ley de corrientes de Kirchhoff (LCK) como se muestra en la Figura 3.2., es decir,
Dr. Luis Javier Morales Mendoza 3

Diseo con OPAMPs (cont.)

RA = Ra || Rb || Rc || ... || Rm || R y
IA + I f = 0
v v vo1 + =0 RA Rf

(2) (3)

R vo1 = v f + 1 R A

(4)

Para el 2do nodo:

I1 + I 2 + I 3 + ... + I n + I x = 0
v + v1 v + v2 v + v3 v + vn v + + + + ... + + =0 R1 R2 R3 Rn Rx

(5)

Figura 3.2.

Dr. Luis Javier Morales Mendoza

Diseo con OPAMPs (cont.)

1 vn 1 1 1 1 v1 v2 v3 v+ + R R + R + ... + R + R = R + R + R + ... + R 2 3 n x 1 2 3 n 1

v v v v v + = (R1 || R2 || R3 || ... || Rn || Rx ) 1 + 2 + 3 + ... + n R R R Rn 2 3 1

(6)

Aplicando que v+ = v e introduciendo la (6) en (4) se llega a:

R v v v v vo1 = (R1 || R2 || R3 || ... || Rn || Rx ) f + 1 1 + 2 + 3 + ... + n R R R R Rn 2 3 A 1

(7)

Ahora, aplicando la misma estratgia de super-posicin (anulando los voltajes de las entradas no inversoras) como se muestra en la Figura 3.3. Y aplicando la LCK se llega a:
Dr. Luis Javier Morales Mendoza 5

Diseo con OPAMPs (cont.)

RB = R1 || R2 || R3 || ... || Rn || Rx

(8) (9)

IB = 0
v+ =0 RB

Para el 2do nodo:

I a + I b + I c + ... + I m + I y + I f = 0

(10)

v va v vb v vc v vm v v vo2 + + + ... + + + =0 Ra Rb Rc Rm Ry Rf

Figura 3.3.

Dr. Luis Javier Morales Mendoza

Diseo con OPAMPs (cont.)

1 1 1 1 1 1 v + + + ... + + + R R R Rm R y R f b c a va vb vc vo v = + + + ... + m + 2 R R R Rm R f a b c

Pero, v = v+ y como v+ = 0 se llega a:

v v v v vo2 = R f a + b + c + ... + m Ra Rb Rc Rm

(11)

Finalmente, la salida del amplificador operacional con multiples entradas inversoras y no-inversoras esta dado como:
R v v v v vo = (R1 || R2 || R3 || ... || Rn || Rx ) f + 1 1 + 2 + 3 + ... + n R A R1 R2 R3 Rn

v v v v R f a + b + c + ... + m R R R Rm b c a
Dr. Luis Javier Morales Mendoza

(12)
7

Diseo con OPAMPs (cont.)

R Req = f + 1(R1 || R2 || R3 || ... || Rm || Rx ) R A
v v v v v v v v vo = Req 1 + 2 + 3 + ... + n R f a + b + c + ... + m R R R R R R Rn Rm 2 3 b c 1 a

(13) (14)

Finalmente, se considera que las alimentaciones en las mltiples terminales de entradas y salidas del amplificador operacional son nulas como se muestra en la Figura 3.4. Este anlisis se lleva acabo para verificar el balance de ganancias entre ambas entradas del operacional, por lo cual, se puede obtener la siguiente expresin: (R1 || R2 || R3 || ... || Rn || Rx ) = (Ra || Rb || Rc || ... || Rm || Ry || R f ) (15)
Dr. Luis Javier Morales Mendoza 8

Diseo con OPAMPs (cont.)

Ra || Rb || Rc || ... || Rm || R y || R f

Figura 3.4b.
R1 || R2 || R3 || ... || Rn || Rx

Figura 3.4a.
Dr. Luis Javier Morales Mendoza 9

Diseo con OPAMPs (cont.)

Desarrollando la (15) se llega a:
1 1 = 1 1 1 1 1 1 1 1 1 1 1 + + + ... + + + + + + ... + + Ra Rb Rc Rm Ry R f R1 R2 R3 Rn Rx

1 1 1 1 1 1 1 1 1 1 1 + + + + ... + + = + + + ... + + R R R R1 R2 R3 Rn Rx a Rm R y R f b c

(16)

Introduciendo la (2) en (16) se obtiene

1 1 1 1 1 1 1 + + + ... + + = + R1 R2 R3 Rn Rx RA R f

(17)

Multiplicando ambos trminos por RA se llega a

1 1 1 1 1 RA RA + R R + R + ... + R + R = 1 + R 2 3 n x f 1
Dr. Luis Javier Morales Mendoza

(18)
10

Diseo con OPAMPs (cont.)

Despejando la (18) se obtiene
R RA = 1 + A (R1 || R2 || R3 || ... || Rn || Rx ) R f

(19)

Aplicando la (13) dentro de (19) se llega:

RA Req 1 + RA = R Rf f 1+ RA

(20)

Resolviendo la (20)
Req RA = R R 1+ A 1+ f Rf RA
RA R f R R = eq A R f + RA RA + R f
Dr. Luis Javier Morales Mendoza

R f = Req

(21)

11

Diseo con OPAMPs (cont.)

Por lo tanto, debido a que Req = Rf la (14) se puede escribir como sigue:
vo = Rf R1 v1 + Rf R2 v2 + Rf R3 v3 + ... +
n

Rf Rn

vn R f
m

Rf Ra

va

Rf Rb

vb

Rf Rc

vc ...

Rf Rm

vm

vo =
i =1

Rf Ri

vi
j =1

Rf Rj

vj

(22)

donde, las ganancias de las terminales inversoras y no-inversoras del amplificador operacional definidas en (1) y en (22) se llega a:

Xi =

Req R f = Ri Ri

Yj =

Rf Rj

(23)

Dr. Luis Javier Morales Mendoza

12

Diseo con OPAMPs (cont.)

La relacin de desvo de la polarizacin en el operacional puede ser definido a travs de (15) e introduciendo
1 = 1 1 + R R i =1 i x
n

1 1 1 1 R +R +R j =1 j f y
m

(24)

R
j =1

1
j

n 1 1 1 1 + = + R f R y i =1 Ri Rx

(25)

Sustituyendo la (23) dentro de (25) se llega a:

1 Rf

Y
j =1

1 1 1 + = R f Ry R f

X
i =1

1 Rx

(26)

Dr. Luis Javier Morales Mendoza

13

Diseo con OPAMPs (cont.)

Se define la ganancia total en forma inversora y no-inversora en el amplificador operacional como:
X = Xi
i =1 n

Y = Yj
j =1

(27)

Finalmente se llega a:
Y 1 1 X 1 + + = + R f R f R y R f Rx

(28)

En el diseo de amplificadores con mltiples entradas puede ser llevado acabo a travs de (28) con la suposicin de tres casos espesficos de diseo. Para el primero caso, se realiza la suposicin de que Rx tienda a infinito (Rx ), para el segundo caso, se realiza tambin la suposicin que Ry tienda a infinito (Ry ) y por ltimo, la suposicin de eliminacin de ambas resistencias (Ry, Rx ).
Dr. Luis Javier Morales Mendoza 14

Diseo con OPAMPs (cont.)

Caso I. Si Rx la (28) se vuelve

X 1 1 Y = + + R f R f Ry R f

1 X Y 1 = Ry Rf

(29)

Definase: z = X Y 1 entonces, la (29) se convierte en:

1 z = Ry R f

(30)

Donde z debe ser positiva para que Ry sea fsicamente realizable. Si z es negativa, el caso I no se aplica. Por lo tanto, el valor de las resistencias son:

Ri =

Rf Xi

Rj =

Rf Xj
(31)
15

Dr. Luis Javier Morales Mendoza

Diseo con OPAMPs (cont.)

Caso II. Cuando Ry
Y 1 X 1 + = + R f R f R f Rx

, la (28) se vuelve
1 Y + 1 X ( X Y 1) (32) = = Rx Rf Rf 1 z = Rx R f

Por lo tanto, introduciendo el valor de z queda: (33)

donde, z debe ser negativa. Caso III. Cuando Rx y Ry

X 1 Y = + Rf Rf Rf

, la (28) se convierte en
0= X Y 1 z = Rf Rf

(34)

Por tanto, z = 0. En la Tabla 1 se resume estos tres casos.

Dr. Luis Javier Morales Mendoza 16

Diseo con OPAMPs (cont.)

z >0 <0 =0 Ry
Rf z

Rx
Rf z

Ri

Rj

Rf Xi

Rf Yj

Tabla 1. Resumen de diseo del amplificador sumador

Dr. Luis Javier Morales Mendoza

17

Diseo con OPAMPs (cont.)

Ejer. 1. Disee un sumador con amplificador operacional para obtener la siguiente relacin de entrada-salida:

vo = 10v1 + 6v2 + 4v3 5va 2vb

Solucin:

X = X i = 10 + 6 + 4 = 20
i =1

Y = Yi = 5 + 2 = 7
j =1

z = X Y 1 = 20 7 1 = 12
Aqu, podemos observar que z > 0 por lo que se trata del caso I, donde Rx es un circuito abierto. Para determinar cada uno de los valores de los resistores, se debe de determinar el valor correspondiente a Rf como se muestra a continuacin.
Dr. Luis Javier Morales Mendoza 18

Diseo con OPAMPs (cont.)

Si se desea que la resistencia mnima sea de 10K en cualquiera de las entradas, entonces el factor de multiplicacin, K, debe ser el mayor de Xi, Yi y z. Por tanto K = 12 y Rf = 10K 12 = 120K. Nota: Los resistores utilizados en el diseo de circuitos con amplificadores operacionales deben estar entre 1K y 1M. Ahora calculando cada uno de los resistores de entrada se tiene:
R1 = R2 = R3 = Rf X1 Rf X2 Rf X3 = = 120 K = 12 K 10 120 K = 6 Ra = Rb = Rf Xa Rf Xb = = 120K = 5 120K = 2

24 K
60 K 10 K
19

20 K

120 K 30 K = 4

Ry =

R f 120K = = z 12

Dr. Luis Javier Morales Mendoza

Diseo con OPAMPs (cont.)

Figura 3.5. El circuito desarrollado para el ejemplo 1 se muestra en la Figura 3.5., donde su ecuacin de salida dada como:

vo = 10v1 + 6v2 + 4v3 5va 2vb

Dr. Luis Javier Morales Mendoza 20

10

Diseo con OPAMPs (cont.)

Ejer. 2. Disee un sumador con amplificador operacional para obtener la siguiente relacin de entrada-salida:

vo = 4v1 + v2 8va 6vb

Solucin:

X = X i = 4 +1 = 5
i =1

Y = Yi = 8 + 6 = 14
j =1

z = X Y 1 = 5 14 1 = 10
Aqu, podemos observar que z < 0 por lo que se trata del caso II, donde Ry es un circuito abierto. En este caso, se desea que la resistencia equivalente en las terminales + y sea de 10K, entonces, el factor de multiplicacin debe ser el mayor de X Y + 1. Esto hace que K = 15 y Rf = 10K 15 = 150K .
Dr. Luis Javier Morales Mendoza 21

Diseo con OPAMPs (cont.)

R1 = R2 = Rf X1 Rf X2 = = 150 K = 4 150 K = 1

37.5K 150 K
Rx =

Ra = Rb =

Rf Xa Rf Xb

= =

150K = 8 150K = 6

18.75K 25 K

R f 150K = = z 10

15K

Figura 3.6.

vo = 4v1 + v2 8va 6vb

Dr. Luis Javier Morales Mendoza

22

11

Diseo con OPAMPs (cont.)

Ejer. 3. Disee un sumador con amplificador operacional para obtener la siguiente relacin de entrada-salida:

vo = 5v1 + 7v2 8va 3vb

Solucin:

X = X i = 5 + 7 = 12
i =1

Y = Yi = 8 + 3 = 11
j =1

z = X Y 1 = 12 11 1 = 0
Aqu, podemos observar que z = 0 por lo que se trata del caso III, donde tanto Ry como Rx son circuitos abiertos. En este caso, se desea que la resistencia equivalente en las terminales + y sea de 10K, entonces, el factor de multiplicacin debe ser el mayor de X Y. Esto hace que K = 12 y Rf = 10K 12 = 120K .
Dr. Luis Javier Morales Mendoza 23

Diseo con OPAMPs (cont.)

R1 = R2 = Rf X1 Rf X2 = = 120 K = 5 120 K = 7

24 K 17.14 K

Ra = Rb =

Rf Xa Rf Xb

= =

120K = 8 120K = 3

15K 40 K

Figura 3.7.

vo = 5v1 + 7v2 8va 3vb

Dr. Luis Javier Morales Mendoza

24

12

Diseo con OPAMPs (cont.)

Tarea: Disear los amplificadores sumadores que definan las siguientes ecuaciones as como tambin realice los circuitos correspondientes.

vo = v1 + 10v2 30va 100vb vo = 8v1 + 8v2 4va 9vb vo = 6v1 + 8v2 3va 12vb vo = 3v1 + v2 + 6v3 4va 5vb

Rmin = 5 K Rmin = 10 K Rmin = 8 K Rmin = 12 K

Dr. Luis Javier Morales Mendoza

25

13