Chapitre III Circuits Séquentiels

×
Recherche (
Chapitre iii circuits ! " #

séquentiels
Sana Aroussi
16 jan. 2014 • 21 j’aime • 24 912 vues
$ % 68 sur 101 & '
Formation
Publicité
Suggestions
Systèmes de logiques
séquentielles-Bascules
Hatem Jebali
4.5k vues • 21 diapositives
Circuits séquentiels v5
linuxscout
Exos de logique
séquentielle
Mo Ur Ad Es-se
Compteur synchrone
Mo Ur Ad Es-se
Bascules
Soufiane Aggour
C4 logique sequen
ghislane
859 vues • 11 diapositives
Pdf compteur
Ashràf Ku
2k vues • 11 diapositives
TP Les bascules -
logique combinatoire
bilal001
Publicité
Plus De Contenu Connexe

Diaporamas pour vous
Tp n6 les compteurs
Hatem Jebali
Présentation
logique_sequentielle
toumed
Logique
Mahmoud Hakmouni
Chap05
Nadiyoussef
Regulation PI
Hamza Lagueneb
Polycop synchrone
omar971638
Les utilisateurs ont également aimé
Chapitre ii circuits
combinatoires
Sana Aroussi
Logiques sequentielle
AbdelAm20
Structure machine : Les

registres
linuxscout
Circuits logiques
combinatoire
linuxscout
Le grafcet cours &

exercices corrigés
toumed
Chapitre 2 complexité
Sana Aroussi
Publicité
Similaire à Chapitre iii circuits

séquentiels
Programmation En
Langage Pl7 2
youri59490
Exercices vhdl
yassinesmz
µP
Denis Kouznetsov
ELE2611 Classe 8 -
Circuits non-linéaires
dynamiques,…
oscillateurs
Jerome LE NY
124776153 td-
automatique-1 a-jmd-
2011
sunprass
Les symboles des

portes logiques
morin moli
Plus par Sana Aroussi
Chapitre 1 rappel
Sana Aroussi
Gestion des threads

Sana Aroussi
2k vues • 296 diapositives
Chapitre 1 arbres de
recherche
Sana Aroussi
Chapitre 1 rappel
Sana Aroussi
Chapitre 4 récursivité
Sana Aroussi
Chapitre 1 rappel
Sana Aroussi
Publicité
Plus récents
1.pptx
AbirNour1
Culture numérique -
2/4.pdf
MedBechir
2.pptx
AbirNour1
Maintenance des
ouvrages électriques
du réseau de…
distribution.pptx
amine538483
DC1_1ére2_2020.pdf
HocineHocine13
Cours Initiation à
WordPress.pdf
MedBechir
! Chapitre iii circuits séquentiels

1. Université Saad Dahleb de Blida Faculté des Sciences
Département d’Informatique Licence Génie des
Systèmes Informatique (GSI) Semestre 3 (2ème année)
CONCEPTION DE MACHINES DIGITALES CHAPITRE III:
CIRCUITS SÉQUENTIELS AROUSSI 2013 - 2014
Disponible sur https://sites.google.com/a/esi.dz/s-
aroussi/
2. PLAN DU CHAPITRE Introduction Bascules
Registres Compteurs 2
3. INTRODUCTION Circuits Combinatoires Les
fonctions de sortie s’expriment Circuits Séquentiels
Les fonctions de sortie dépendent selon des
expressions logiques des non seules variables d’entrée.
variables d’entrée mais également de Circuit
Combinatoire seulement de l’état des l’état antérieur
(passé) certaines variables de de sortie (propriétés de
mémorisation). Circuit Séquentiel 3
4. NOTION D’HORLOGE Une horloge, noté par H ou ck
(clock), est une variable logique qui passe
successivement de 0 à 1 et de 1 à 0 d’une façon
périodique. Niveau Haut « 1 » Niveau Bas « 0 » Front
Montant Période T Front Descendant Fréquence = 1/T =
nombre de changement par seconde en hertz (Hz)
Horloge Période 1 Hz 1 seconde 1 Méga Hz 1
milliseconde 1 Giga Hz 1 nanoseconde 4
5. INTRODUCTION Circuits Asynchrones Les variables
du système évoluent librement cours du temps. au
Circuits Synchrones L’évolution des variables dépend
d’une impulsion d’horloge comme un des signaux
d’entrée. Circuit Asynchrone H Circuit Synchrone 5
6. PARTIE 1: 6 BASCULES
7. BASCULES Une bascule (flip flop): est un circuit
séquentiel élémentaire permettant de mémoriser une
information binaire (bit). peut être synchrone ou
asynchrone. possède deux sorties complémentaires
Q et Q. Q- = Q (t) Q+ = Q (t+1) = F (Ei, Q-) Q E0 .... En
Bascule Q 7
8. BASCULE RS Q R (Reset) Bascule RS S (Set) Q R S Q+ 0
0 Q- État mémoire 0 1 1 Mise (Set) à 1 1 0 0 Remise
(Reset) à 0 1 1 X État interdit 8
9. BASCULE RS CHRONOGRAMME R S Q 9 Mémoire
10. BASCULE RS STRUCTURE INTERNE Q R (Reset) S
(Set) Bascule RS Q R S Q- Q+ 0 0 0 0 0 0 1 1 0 1 0 1 R S Q+
0 0 Q- État mémoire 0 1 1 Mise (Set) à 1 0 1 1 1 1 0 0
Remise (Reset) à 0 1 0 0 0 1 0 1 0 1 1 0 X 1 1 1 X 1 1 X État
interdit 10
11. BASCULE RS STRUCTURE INTERNE R S Q- Q- Q+ Q+ 0
0 0 1 0 1 Q- 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 0 1
1 0 1 0 0 1 1 1 0 1 X X 1 1 1 0 X X RS 00 01 11 10 0 1 X 0 1 1
X 0 Q+ = S + R QRS 00 01 11 10 Q0 0 0 X 1 1 1 0 X 1 Q+ = R
+ S Q- 11
12. BASCULE RS STRUCTURE INTERNE Exercice 1:
Réaliser la bascule RS en utilisant seulement des portes
NAND. S R Q Q 12
13. BASCULE RSH R Q H Bascule RSH S Q La bascule
RSH est une bascule RS synchronisée par un signal
d’horloge H. H R S Q+ 0 X X Q- 1 0 0 Q- 1 0 1 1 1 1 0 0 1 1 1
X Mémorisation Bascule RS 13
14. BASCULE RSH CHRONOGRAMME H R S Q 14
15. BASCULE RSH R H S Q Bascule RSH Q Exercice 2:
Donner le circuit de cette bascule en utilisant la bascule
RS. R R Q S Q H S 15
16. BASCULE D LATCH C’est une bascule synchrone
sur niveau Haut ou niveau Bas. D Q Bascule D Latch H D
Q Q Bascule D Latch H Sur niveau Haut « 1 » Sur niveau
Bas « 0 » Si H = 1 alors Q+ = D Q Si H = 0 alors Q+ = D H/H
D Q+ H/H Q+ 0 0 Q- 0 Q- 0 1 Q- 1 D 1 0 0 1 1 1 16
17. BASCULE D LATCH CHRONOGRAMME (NIVEAU
HAUT) H D Q Q 17
18. BASCULE D LATCH Exercice 3: Transformer une
bascule RSH pour qu’elle agisse comme une bascule D
Latch (niveau haut). D Q+ 0 0 Q- 0 1 Q- 1 0 0 1 1 1 H R S
Q+ 0 X X Q- 1 0 0 Q- 1 0 1 1 1 1 0 0 1 H 1 1 X HD = HRSH, R
= D ; S = D 18
19. BASCULE D C’est une bascule synchronisée sur
front montant ou descendant D D Q Bascule D H Q Q
Bascule D H Q Sur front descendant Sur front
montant H D Q+ H Q+ 0/1/ 0 Q- 0/1/ Q- 0/1/ 1 Q-
D 00 1 1 19
20. BASCULE D CHRONOGRAMME (FRONT MONTANT) H
D Q Q 20
21. BASCULE T La bascule T (Toggle) bascule à
chaque impulsion d’horloge (front montant ou
descendant) lorsque son entrée T est active. T H T Q
Bascule T Q H Q Bascule T Q Sur front descendant Sur
front montant T H Q+ 0 X Q- 1 0/1, Q- 1 Q- 21
22. BASCULE T CHRONOGRAMME (FRONT MONTANT) H
T Q Q 22
23. BASCULE T Exercice 4: Transformer une bascule D
pour qu’elle agisse comme une bascule T (front
montant). H 0/1/ T D H Q- 0/1, Q- 1 D X 1 Q- Q+ 0
Q+ H Q- Q Bascule D Q 23
24. BASCULE JK ASYNCHRONE C’est une bascule
variante de RS où on prend en compte le cas ou R=S=1
Q J Bascule JK Asynchrone K J K Q+ 0 0 Q- État
mémoire 0 1 0 Remise à 0 1 0 1 Q Remise à 1 24 1 1 Q-
Basculement
25. BASCULE JK Exercice 5: Réaliser une bascule JK
asynchrone en utilisant une bascule RS. R S Q- Q+ J K
Q- Q+ 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0
1111000100010101010110X1101111X11
1 0 25
26. BASCULE JK Exercice 5: Réaliser une bascule JK
asynchrone en utilisant une bascule RS. J K R Q S Q 26
27. BASCULE JK SYNCHRONE C’est une bascule avec
deux entrées J et K et une horloge (front montant ou
descendant) J H K J Q Bascule JK Synchrone Sur front
montant H Q K H J K Q+ 0/1, XX0001101 1 1 Q-
Sur front descendant 0 Q Q- Bascule JK
Synchrone Q- Q 27
28. BASCULE JK CHRONOGRAMME (FRONT
DESCENDANT) H 1 1 J 0 0 0 1 K 0 0 0 1 1 0 1 0 Q Q 28
29. BASCULE JK Exercice 6: Transformer une bascule
JK synchrone en une bascule D. D Q+ 0/1 0 Q- 0/1 1 Q-
00 1 1 H J K Q+ 0/1 X X Q- 0 0 Q- 010 101 H1
1 Q29 HJK = HD, J = D ; K = D
30. BASCULE JK Exercice 7: Transformer une bascule
JK pour qu’elle agisse comme une bascule T (front
descendant). T H Q+ H J K Q+ 0 X Q- 0/1, X X Q- 1 0/1,
Q- 0 0 Q- 1 Q- 010 101 1 1 Q30 HT = HJK, J
=K=T
31. INITIALISATION DES BASCULES Les bascules RSH,
D, T, et JK ont un fonctionnement synchrone par
rapport à un signal d’horloge (H). Pour le
fonctionnement d’un système, il est souvent nécessaire
que ces bascules soient initialisées, c’est à dire que leur
sortie Q soit à 1 ou à 0 et ce indépendamment du signal
d’horloge. C’est le rôle de ces deux entrées
supplémentaires : Preset : mise à 1 de la sortie Q C
„ lear : mise à 0 de la sortie Q. 31
32. INITIALISATION DES BASCULES Clear (Cl) et Preset
(Pr) sont deux entrées asynchrones qui : fonctionnent
avec la logique négative sont plus prioritaire que
l’horloge Clear 0 Preset 0 H X Q État interdit 0 1 X 1 1 0 X
011 Bascule 32
33. INITIALISATION DES BASCULES BASCULE JK
Exercice 8: Donner la table de vérité de la bascule JK
avec les entrées Clear et Preset. Pr J H K Q Bascule JK Q
Cl Sur front descendant 33
34. Cl Pr H J K Q+ 0 0 X X X X État interdit 0 1 X X X 1
Remise à 1 1 0 X X X 0 Remise à 0 1 1 0/1 X X Q- État
mémoire 1 1 0 0 Q- 1 1 0 1 0 Remise à 0 1 1 101
Remise à 1 34 1 1 1 1 Q- Basculement
35. PARTIE 2: 35 REGISTRES
36. REGISTRES DÉFINITION On appelle registre un
ensemble de bascules avec une même commande
d'horloge. Les registres permettent de réaliser
certaines opérations: la mémorisation, le décalage et le
transfert d’une suite de bits. 36
37. REGISTRES TYPE Il existe plusieurs types de
registres : Registre à Entrées Parallèles et Sorties
Parallèles (EP-SP). Registre à Entrée Série et Sortie
Série (ES-SS). Registre à Entrée Série et Sortie
Parallèle (ES-SP). Registre à Entrée Parallèle et Sortie
Série (EP-SS). 37
38. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES
PARALLÈLES (EP-SP) En E1 E0 ................ H Registre EP-
SP ................ Sn S1 S 0 Les registres EP-SP sont des
registres de mémorisation: Si H = : Lecture des bits
d’entrée. Sinon: État mémoire. 38
PARALLÈLES (EP-SP) Quelle est la bascule approprié
pour construire les registres EP-SP? Bascule D car
c’est une bascule synchronisé (sur front montant)
permettant la lecture et la mémorisation d’un bit. 39
PARALLÈLES (EP-SP) Exemple: Un registre EP-SP (à 4
bits) en utilisant des bascule D. 40
PARALLÈLES (EP-SP) Exercice 9: Registre Élémentaire
L’entrée W ordonne l’écriture des entrées dans le
registre, l’entrée R ordonne la lecture des valeurs
mémorisées (Si R = 0 alors les sorties sont à 0). Réaliser
un tel registre. E3 E2 E1 E0 W R Registre élémentaire 41
S 3 S2 S1 S 0
PARALLÈLES (EP-SP) Exercice 9: Registre Élémentaire
42
43. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-
SS) E H Registre ES-SS S Les registres ES-SS sont des
registres à décalage (gauche, droite ou circulaire) 43
SS) 44
SS) 45
46. REGISTRES À ENTRÉE SÉRIE ET SORTIES
PARALLÈLES (ES-SP) E H Registre ES-SP Sn ................ S1
S0 Les registres ES-SP sont des registres de décalage :
à gauche: la séquence de sortie est Qn-1 .... Q1 Q0 E
à droite: la séquence de sortie est E Qn .... Q2 Q1 46
47. REGISTRES À ENTRÉE SÉRIE ET SORTIES
PARALLÈLES (ES-SP) Exemple: Un registre ES-SP (à 4
bits) permettant un décalage à droite. 47
48. REGISTRES À ENTRÉES PARALLÈLES ET SORTIE
SÉRIE (EP-SS) En ................ E1 E0 H X Registre EP-SS ES
S X Fonctionnement Sortie 0 Décalage avec l’entrée
série (ES) E0 ou En selon 1 Chargement avec les entrées
parallèle (E0, ..., le type de En) décalage 48
49. REGISTRES À ENTRÉES PARALLÈLES ET SORTIE
SÉRIE (EP-SS) Exemple: Un registre EP-SS avec un
décalage à droite. 49
SS) Exercice 10: Registre Universel Le registre
universel est une association de bascules permettant
quatre modes de fonctionnement commandés par
deux variables C1 et C2. Réaliser un tel registres avec
des bascules et des multiplexeurs. E3 E2 E1 E0 ES C2 C1
Fonctionnement 0 0 Mémoire 0 1 Décalage à droit 1 0
Décalage à gauche 1 1 Chargement parallèle H C2
Registre Universel C1 50 S3 S2 S1 S0
SS) Exercice 10: Registre Universel C1 S3 S2 S1 S0 0 0
Q3 Q2 Q1 Q0 Mémoire 0 1 ES Q3 Q2 Q1 Décalage à
droite 1 0 Q2 Q1 Q0 ES Décalage à gauche 1 C0 1 E3
E2 E1 E0 Chargement parallèle Pour permettre ces
quatre modes de fonctionnement, chacune des bascule
est précédée d’un multiplexeur. L’entrée D de chaque
bascule est ainsi en fonction du mode C1C0. 51
SS) Exercice 10: Registre Universel 52
53. REGISTRES Exercice 11: Faire l’étude du registre
décrit par le fonctionnement suivant Entrées parallèles
E3 E2 E1 E0 Commandes asynchrones ES Raz Chg
Registre Universel H Dg Dd Commandes synchrones 53
S3 S2 S1 S0
décrit par le fonctionnement suivant Raz Chg Dg H
Fonctionnement 1 X X X X Remise à 0 les sorties 0 1 X X X
Chargement des entrées parallèles 0 0 1 X Décalage à
gauche avec l’entrée série ES 0 0 0 1 Décalage à droite
avec l’entrée série ES 0 Dd 0 0 0 X Lecture des états
mémoires Raz et Chg sont des commandes
asynchrones 54
décrit par le fonctionnement suivant Raz Dg Dd H Q3
Q2 Q1 Q0 1 X X X X 0 0 0 0 0 1 X X X E3 E2 E1 E0 0 0 1 X
Q2 Q1 Q0 ES 0 0 0 1 ES Q3 Q2 Q1 0 Chg 0 0 0 X Q3 Q2
Q1 Q0 Raz et Chg sont des commandes asynchrones 55
56. REGISTRES Exercice 11: Utilisation de bascule D
avec les entrées d’initialisation (Clear et Preset) Cl 0 Pr
0 H X Pr Q+ X 0 1 X 1 1 0 X 0 1 1 0/1/ Q- 1 1 DDHQ
Bascule D Q Cl 56
57. PARTIE 3: 57 COMPTEURS
58. COMPTEURS DÉFINITION H Compteur Qn-1
................ Q1 Q0 Un compteur est une association de
n bascules permettant de décrire, au rythme d’une
horloge, une séquence déterminée: S0 S1
S2 ...... Sm-1 58 Cette séquence est appelée cycle
du compteur
59. COMPTEURS DÉFINITION H Compteur S0 S1
S2 ...... Sm-1 Qn-1 ................ Q1 Q0 Une
combinaison de sortie d’un compteur (Qn-1 ....... Q1Q0)
est appelée état. Le nombre d’états di!érents (Si)
pour un compteur est appelé le modulo (m) de ce
compteur: m<2n 59
60. COMPTEURS EXEMPLES Compteur modulo 4
(cycle complet) Nombre d’impulsion (H) Sorties Q1 Q0
Valeur décimale 0 0 0 0 1 0 1 1 2 1 0 2 3 1 1 3 4 0 0 0 5 0 1
1 0 3 1 2 60
61. COMPTEURS EXEMPLES Compteur modulo 8 (cycle
complet) n=3 Compteur modulo 6 (cycle incomplet)
n=3 Compteur modulo 10 (cycle incomplet) n=4
Compteur modulo 4 Cycle quelconque n=3 61
62. COMPTEURS TYPE Selon le cycle des compteurs,
nous distinguons entre: Les compteurs modulo 2n (
cycle complet): n=3 : 0,1,2,3,4,5,6,7,0 modulo 8
n=2 : 0 ,1,2,3,0 modulo 4 n=4 :
0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0 modulo 16 Les
compteurs modulo N ( cycle incomplet ) Pour
N=5 : 0,1,2,3,4,0 n=3 Pour N= 10 : 0,1,2,3,4,5,6,7,8,9,0
n=4 Les compteurs à cycle quelconque : 0,2,3,6,0
0,2,5,6,7,8,10,0 n=3 62 n=4
63. COMPTEURS TYPE H Compteur Qn-1 ................ Q1
Q0 Selon l’horloge des bascules, nous distinguons
entre : Les Compteurs Asynchrones: les bascules
possèdent des horloges di!érentes. Les Compteurs
Synchrones: les bascules possèdent63la même
horloge.
64. PARTIE 3.A: COMPTEURS 64 ASYNCHRONES
65. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR
MODULO 23 États présents États suivants Q2 Q1 Q0 Q2+
Q1+ Q0+ 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1
0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 65
MODULO 23 H Q0 0 1 0 0 1 0 0 0 1 1 1 1 0 1 Q2 0 1 0 0 0 1
Q1 1 1 1 0 66 0 1 2 3 4 5 6 7
67. COMPTEURS ASYNCHRONE MODULO 2N PRINCIPE
DE FONCTIONNEMENT De manière générale, seule la
première bascule reçoit le signal d'horloge. Toutes les
bascules qui suivent celle-ci sont commandées par la
bascule précédente. Bascule n-1 Qn-1 Hn-1 Qn-2
Bascule n-2 Hn-2 Bascule 1 ...... Q1 H1 Bascule 0 H =H0
Q0 67
68. COMPTEURS ASYNCHRONES BASCULES
APPROPRIÉES Quelles sont les bascules appropriées
pour construire les compteurs? 68
69. COMPTEURS ASYNCHRONES BASCULES
APPROPRIÉES Quelles sont les bascules appropriées
pour construire les compteurs? Les bascules
synchrones sur front qui permettent de réaliser l’état de
basculement Q+ = Q1 D Pr H Cl 1 1 Q Q 1 H T Pr Cl 1 1 Q
Q 1 H Q J Pr K Cl 1 Q 69
MODULO 23 (BASCULE D) 1 Q2 Q2 Pr2 D 2 Cl2 1 Q1 Q1 1
Q2 Pr1 D 1 Cl1 1 Q0 Q0 1 Q1 Pr0 D 0 Cl0 H 1 Q0 70
MODULO 23 (BASCULE T) 1 Q2 Pr2 T 2 1 1 Q1 Pr1 T 1 1 1
Q0 Cl2 Cl1 Cl0 1 Q2 1 Pr0 T 0 1 H 1 Q1 Q0 71
MODULO 23 (BASCULE JK) 1 Q2 Pr2 J1 K1 1 1 Q1 Pr1 J1
K1 1 1 Q0 Pr0 J 0 K0 Cl2 Cl0 1 Q2 Cl1 1 1 H 1 Q1 Q0 72
73. COMPTEURS ASYNCHRONES MODULO N PRINCIPE
DE FONCTIONNEMENT Qn-1 Pour réaliser un
compteur asynchrone modulo N, il faut agir sur les
entrées d’initialisation (Clear et Preset) lorsque la
combinaison correspondant au modulo N se produit
sur les sorties du compteur. Prn-1 Bascule n-1 Cln-1
Prn-2 Hn-1 Qn-2 Bascule n-2 Pr1 Hn-2 Bascule 1 ......
Cln-2 Pr0 H1 Cl1 Q1 Bascule 0 Cl0 Q0 H =H0 73
MODULO 6 Dessiner la table de transition de ce
compteur (modulo 6) 74
MODULO 6 États présents États suivants Q2 Q1 Q0 Q2+
Q1+ Q0+ Cli Pri 0 0 0 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1
011100111001011110111011110000101
1 1 X X X 1 1 Détection de l’état 110 et remise à zéro
asynchrone 75
MODULO 6 H Q0 0 1 Pri 0 0 0 0 0 0 1 1 0 0 1 Q2 0 1 0 0 0 1
Q1 1 1 1 0 0 0 0 1 Détection de l’état 110 et remise à zéro
asynchrone 76
MODULO 6 1 Q2 Cl2 T 2 1 1 Q1 Pr2 Cl1 T 1 1 1 Q0 Pr1 1
Cl0 T 0 Pr0 H 77 Q2 Q1 Q0
78. COMPTEURS ASYNCHRONES MODULO N Exercice
12: Réaliser un compteur asynchrone décimale (
modulo 10) 78
79. COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE Soit le compteur ayant le cycle suivant 0 0 6
Détecter le 7 et forcer à 0 2 Détecter le 1 et forcer à 2 7 1
6 3 Détecter le 4 et forcer à 6 2 4 3 Pour forcer le
compteur d’un état à un autre, il faut 79 agir sur les
entrées asynchrone Cli et Pri des bascules
80. COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE Q2 Q1 Q0 Q2+ Q1+ Q0+ Cl2 Pr2 Cl1 Pr1 Cl0 Pr0
000001111111001010110110010011111
111011100111111100110110111110111
1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 0 1 0 80

Langue

Chapitre III Circuits Séquentiels

Transféré par

Informations du document

Titre original

Copyright

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Chapitre III Circuits Séquentiels

Transféré par

Droits d'auteur :

×

Chapitre iii circuits ! " #

16 jan. 2014 • 21 j’aime • 24 912 vues

$ % 68 sur 101 & '

Plus De Contenu Connexe

Les utilisateurs ont également aimé

Structure machine : Les

Le grafcet cours &

Similaire à Chapitre iii circuits

Les symboles des

Plus par Sana Aroussi

Gestion des threads

! Chapitre iii circuits séquentiels

Vous aimerez peut-être aussi