Transistores nMOS e pMOS

CMOS (complementary metal oxide semiconductor) a tecnologia padro dos circuitos integrados lgicos atuais. Os componentes ativos bsicos so transistores de efeito de campo de canal N (nMOS) e de canal P (pMOS). Smbolos conforme Figura 01 (a).

Fig 01 Esses transistores operam de forma complementar, isto , considerando tenso positiva Vcc como nvel lgico alto (1) e 0 V como nvel zero, o nMOS conduz se a porta tem nvel 1 e no conduz se a porta tem nvel 0. E o inverso ocorre para o tipo pMOS. A parte (b) da figura d o circuito de um inversor lgico. Obs: conforme j comentado em outras pginas, quando se diz que Vcc nvel 1 e 0 V nvel 0, subentendem-se faixas de valores. Exemplo: 3 a 5,5 V para 1 e 0 a 1,0 V para 0.

Estrutura bsica de uma memria em CI

A Figura 01 d um arranjo tpico para uma memria em circuito integrado. Os conceitos bsicos so os mesmos mencionados em pginas anteriores. Mas o arranjo fsico alterado, para dar uma idia mais aproximada da disposio real dos componentes. Neste caso considera-se que as clulas elementares de memria (CM) tm entrada e leitura de dados no mesmo local. H k entradas de endereo A0, A1, ... Ak-1 que podem selecionar 2k posies.

Fig 01 Pela disposio em linha, cada posio de memria chamada linha de palavra (do ingls word line). Portanto, o circuito seleo de palavras (um gerador de produtos cannicos) leva a linha endereada ao nvel 1, ativando as respectivas clulas. O circuito seleo de bits permite trabalhar com os bits armazenados na linha de palavra ativa. De forma similar s linhas, com m entradas B0, B1, ..., Bm-1, possvel selecionar 2m bits. Pode-se imaginar, por exemplo, um multiplex que comuta a entrada dados para cada clula da linha ativa. Mas deve ter outras funes para permitir as operaes distintas de leitura e escrita. Esse apenas um arranjo bsico e variaes devem existir.

Clula de memria: princpio de operao

Um circuito simples capaz de armazenar um bit de informao dado na Figura 01. So dois inversores contrapostos. A realimentao mtua mantm os valores (inversos) em cada lado enquanto houver alimentao eltrica para os circuitos dos inversores.

Fig 01 As chaves indicam uma comutao de acordo com o estado da linha de palavra: se 0, elas esto abertas e o dado mantido. Se 1, as chaves esto fechadas e as operaes de leitura ou escrita podem ser feitas pelas colunas de bits. Nota-se que as colunas de bits

devem ser duplas, X e X para cada posio de bit dada na figura do tpico anterior.

Clula de memria: circuito bsico CMOS

O circuito da Figura 01 o bsico anterior com a substituio das chaves e blocos inversores por circuitos reais com transistores nMOS e pMOS mencionados no segundo tpico.

Fig 01 Isso representa o circuito mais simples para uma clula de memria esttica. Portanto, cada bit de informao requer um mnimo de 6 transistores. Por serem de acesso aleatrio, as memrias estticas so usualmente denominadas SRAM (do ingls static RAM).

Clula SRAM: leitura e escrita

Consideram-se as colunas complementares de bits (X e X) dotadas dos transistores pMOS T1 e T2 entre elas e a tenso da fonte Vcc. C1 e C2 so as capacitncias parasitas das colunas. Se a linha de palavra W est em nvel 0, os transistores T5 e T6 no conduzem e o dado mantido mantido na clula. Os capacitores C1 e C2 so carregados por T1 e T2 respectivamente. Se a linha de palavra W vai para nvel 1, os transistores T5 e T6 passam a conduzir, permitindo operaes de escrita ou de leitura.

Fig 01 Para escrever 0 na clula, a coluna X forada a nvel zero e, portanto, o lado esquerdo Q assume o valor 0 e o lado direito (Q) 1. Para escrever 1, a coluna X forada a zero e, assim, o lado direito Q assume o valor 0 e o lado esquerdo (Q) 1. Na operao de leitura ocorrem as situaes: a) se o valor armazenado 1 (Q = 1 e Q = 0), Q est no mesmo potencial de X e a carga em C1 se mantm. Mas Q est com potencial perto de zero e, portanto, a carga em C2 diminui. b) se o valor armazenado 0 (Q = 0 e Q = 1), Q est com potencial perto de zero e a carga em C1 reduzida. Mas Q est com mesmo potencial de X e, portanto, a carga em C2 se mantm. Resumindo, se o valor armazenado 1, o potencial de X maior que o de X e viceversa. E um amplificador diferencial alimentado por X e X pode detectar o valor.

OBS: As memrias estticas j vistas usam, em cada clula elementar, um flip-flop e outros
quatro blocos lgicos. Isso implica, na prtica, um nmero relativamente alto de componentes por bit armazenado. Nesta pgina so dadas informaes sobre a configurao e circuitos reais, usados nos dispositivos integrados, que procuram minimizar o nmero de componentes e, assim, aumentar a capacidade de armazenamento.