Académique Documents
Professionnel Documents
Culture Documents
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Mquina que acepta datos de entrada, efecta con ellos unas operaciones aritmticas y/o lgicas y produce resultados de salida, todo ello sin intervencin de un operador humano
Entrada
Concepto de computador
Computador
Tema 2 - 1
Salidas
Tema 2 - 2
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Impulsados por ganar la 2 Guerra Mundial, USA construye un computador de 15x2.5 metros, 5 toneladas y 800 km de cables
Los programas se introducan en el computador estableciendo manualmente conexiones fsicas entre las unidades Los programas eran cableados Haba un panel frontal de conexiones Cambiar el programa implicaba cambiar las conexiones
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 3
Tema 2 - 4
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
1943-1955: ENIAC
1945: John von Neumann escribe un trabajo sobre el EDVAC, una nueva arquitectura de computador
Varias unidades funcionales independientes conectadas permanentemente y controladas por otra unidad ideada para tal fin Una memoria almacena programas y datos
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Lee de Forest
Tema 2 - 5
Tema 2 - 6
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
1947: UNIVAC I
UNIVersal Automatic Computer Primer ordenador comercial Se vendieron 46 mquinas a ms de 1 milln de dlares cada una Realizaba 1,905 operaciones por segundo
1951: UNIVAC II
Mas rpida Ms memoria
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Diseo de Von Neumann 4000 vlvulas de vacio Memoria de 1024 palabras de 44 bits
Tema 2 - 7
Tema 2 - 8
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
1947: Transistores
Reemplazan a las vlvulas de vacio Ms integrables Ms pequeos William Shockley (Laboratorios Bell) Menor disipacin de calor Ms baratos Hechos de silicio (arena)
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 9
Estaba sentado en un escritorio, probablemente pas ah ms tiempo de lo normal. La mayor parte del invento se form claramente durante ese da. Cuando termin tena algunos dibujos en un cuaderno; se los mostr a mi supervisor, cuando regres haba un poco de escepticismo pero bsicamente se dio cuenta de la importancia del descubrimiento
Tema 2 - 10
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Generaciones de computadores
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 11
Tema 2 - 12
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Ley de Moore:
Gordon Moore (cofundador de Intel) Rige el aumento de densidad de circuitos en un chip a lo largo del tiempo El nmero de transistores en un chip se duplica cada 18 meses Costo de un chip ha permanecido sin cambio
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 13
Tema 2 - 14
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 15
Pentium (1993)
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Ejemplo de ordenador que podamos tener en casa: Intel Core 2 Duo 2.33 GHz 2 GB 250 GigaBytes
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 17
Tema 2 - 18
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
No exista la memoria los programas se introducan estableciendo manualmente conexiones fsicas entre las unidades (los programas eran cableados) Para cambiar el programa cambiar las conexiones Haba un panel frontal de conexiones
Memoria almacena programas y datos varias unidades funcionales independientes conectadas permanentemente y controladas por una unidad ideada para tal fin Los programas pasan a ser almacenados (no cableados)
Esta idea sigue vigente, aunque con algunas modificaciones. Von Neumann establece 5 unidades funcionales bsicas: - Unidad de Control (UC) - Unidad de Entrada - Unidad de Memoria
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Datos e instrucciones
ENTRADA
UNIDAD DE CONTROL
Tema 2 - 19
MEMORIA PRINCIPAL
(Datos e Instrucciones)
(UC)
SALIDA
ALU
Tema 2 - 20
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Perifrico de E/S
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Perifrico de E/S
ROM
Bus de datos
Recibe datos e instrucciones desde el mundo exterior Devuelve los resultados al mundo exterior
Unidad de memoria
Unidad de control
Recibe seales de estado del resto de unidades Emite seales de control al resto de unidades
Tema 2 - 21
Tema 2 - 22
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
La interconexin entre la CPU y el resto de unidades funcionales del computador se realiza mediante hilos conductores en paralelo, que transmiten simultneamente informacin, denominados buses
Bus de datos Transporta los datos que se transfieren entre las unidades Suele ser bidireccional Bus de direcciones Transporta la direccin de la posicin de memoria o del puerto perifrico que interviene en el trfico de informacin Suele ser unidireccional Bus de control Contiene hilos que transportan las seales de control y las seales de estado indicando La direccin de transferencia de datos Temporizacin de la transmisin Seales de interrupcin
Memoria principal
Acceso a la memoria: Las lneas de RD (lectura) y WR (escritura) indican a la memoria la operacin a realizar Con la seal READY la memoria indica que la operacin ha terminado Estas lneas forman parte del bus de control
RD WR READY
Bus de direcciones
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 23
Memoria
Decod
0 0 0 1 1 0 0 0 0 0 1 0
0 0 1 0 0 1 0 0 0 0 0 0
0 0 0 0 0 1 1 0 0 0 1 0
1 1 1 0 0 1 1 0 0 0 0 0
1 1 1 0 0 1 1 1 0 1 1 0
1 1 1 1 0 1 1 0 0 0 1 0
0 1 0 0 0 1 1 1 0 1 0 1
1 0 1 0 1 1 1 1 0 0 0 0
0 1 2 3 4 5 6 7
28 29 30 31
Bus de datos
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
1 KByte 1 MByte (Megabyte) 1 GByte (Gibabyte) 1 TByte (Terabyte) 1 PByte (Petabyte) 1 EByte (Exabyte)
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Circuito conbinacional capaz de sumar, restar, efectuar operaciones lgicas y de desplazamiento de bits.
Operacin
REGISTRO DE ESTADO
SR
ACARREO 0 No 1 Si
Ejercicio: Calcular cuanto valdra SR despus de ejecutar: A= FF B= 1 ADD A,B ; SUMA AY B NOTA: Suponemos una ALU de 8 bits Tema 2 - 26
SR: Registro de estado. Informa sobre el resultado de la ltima operacin realizada por la ALU.
Tema 2 - 25
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Unidad de Control: recibe seales de estado del resto de unidades enva las seales para controlar el funcionamiento del resto de unidades capta de memoria las instrucciones del programa y genera las seales de control necesarias para su ejecucin
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Qu es un microprocesador?
Tema 2 - 27
Un microprocesador es una CPU implementada en un nico circuito integrado Un microprocesador realiza las funciones tpicas de cualquier CPU
Tema 2 - 28
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Perifrico de E/S
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Perifrico de E/S
Interfase
Interfase
Tema 2 - 29
Qu es un microcontrolador?
Un microcontrolador es un circuito integrado que contiene , total o parcialmente los cinco elementos bsicos de un computador completo (UC, ALU, E/S Y Memoria)
Tema 2 - 30
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Programa: conjunto de instrucciones almacenadas en la MP que se ejecutan secuencialmente (salvo saltos) y realizan una tarea especfica Cada instruccin se trae de la MP a la CPU, junto con los operandos correspondientes Esquema general de conexin CPU - MP
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
MAR. PC IR
MDR R0 R1 ...
Control
CPU UC ALU Registros Especficos IR (Instruction Register, Registro de Instruccin): instruccin que actualmente se est ejecutando PC (Program Counter, Contador de Programa): direccin de la siguiente instruccin que debe ejecutarse. MAR (Memory Address Register, Registro de Direcciones de Memoria): direccin de memoria a la que se est accediendo MDR (Memory Data Register, Registro de Datos de Memoria): datos ledos/escritos de/en memoria Generales: almacenamiento temporal de datos Buses: lneas para la comunicacin entre las distintas unidades. Bus del sistema: comunica CPU con MP Bus de direcciones: conecta MAR con MP Bus de datos: conecta MDR con MP Bus de control: gobierna (controla) la comunicacin entre CPU y MP
C.P.U.
Tema 2 - 31
Tema 2 - 32
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
X1 X2 R E SE T O U T SOD SID T RA P RST 7.5 RST 6.5 RST 5.5 INTR INTA AD 0 AD 1 AD 2 AD 3 AD 4 AD 5 AD 6 AD 7 V SS
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
V CC
R E SE T IN READY IO / M S1
Conexin UC Memoria
M e m o r ia
U n id a d d e C o n tro l
W R
M A R
Tema 2 - 33
R D
R E A D Y
D e c o d
B u s d e
d ir e c c io n e s
B u s d e
d a to s
Memoria
D0-D7 A0-A15
RD WR READY
D0-D7
Bus de datos
8 Bus de direcciones
A0-A15
RD WR READY
16
Tema 2 - 34
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Memoria Ante una seal de RD Recoger direccin de memoria del bus de direcciones Decodificar direccin Copia palabra decodificada al bus de datos Activar seal READY Esperar desactivacin de RD Desactivar READY Operacin de escritura
CPU Poner direccin de memoria a leer en MAR Activar RD Esperar READY Recoger el dato del MDR Desactivar RD Operacin de lectura
READY WR RD
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Decod
Memoria Ante una seal de WR Recoger direccin de memoria del bus de direcciones Decodificar direccin Copia el contenido del bus de datos en la palabra decodificada Activar READY Esperar desactivacin de WR Desactivar READY
CPU Poner direccin de memoria a escribir en MAR Poner dato a escribir en MDR Activar WR Esperar READY Desactivar WR
CPU
Memoria
Unidad
de Control
MDR
MAR
Bus de direcciones
READY WR RD
Tema 2 - 35
Decod
Bus de datos
Tema 2 - 36
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Captacin o bsqueda de instruccin Cada instruccin se almacena en una o ms palabras de memoria MAR PC, RD PC PC+1 ;esperar a memoria RI MDR
Fase de ejecucin Se realizan las operaciones especficas correspondientes al cdigo de operacin de la instruccin almacenada en IR [Rn OPERANDO] Genera seales de control necesarias
Tema 2 - 38
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
T e c la d o
8
R E A D Y
D e c o d
2 2 3 3
8 9 0 1
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
P a n ta lla
C P U
M A R P C IR U C
R 0 R 1 R 2 R 3
M D R
R a u x
A L U
Supngase una computadora con el siguiente lenguaje mquina: Instruccin Instrucci ENT Rx SAL Rx CAR M(m) ALM M(m) MOV Rx,Ry SUM Rx,Ry c digo 000xx--001xx--010mmmmm 011mmmmm 100xxyy101xxyyDescripcin__ Descripci Rx teclado pantalla Rx R0 memoria memoria R0 Rx Ry Rx Rx+Ry
Las instrucciones tienen un tamao de 8 bits y la memoria de esta computadora tiene 32 palabras de 8 bits Tema 2 - 39
Lenguaje mquina:
T e c la d o
8
IN
R E A D Y
D e c o d
2 8 2 9 3 0 3 1
P a n ta lla
Programa que guarde en memoria 2 nmeros introducidos por el teclado, los sume y saque el resultado por pantalla.
C P U
M A R P C M D R R a u x IR U C
Nemotcnicos
O U T
00000000 01100000
codigo mquina
R 0 R 1 R 2 R 3
comentarios
A L U
Tema 2 - 40
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Existen varias magnitudes que determinan las prestaciones de las distintas unidades que componen un computador. Veremos:
Es la posibilidad de una unidad para almacenar datos o instrucciones de forma temporal o fija La capacidad de la memoria se expresa en Bytes (MB, GB, TB, )
Tema 2 - 41
Es el intervalo de tiempo que transcurre desde que se proporciona la direccin que se quiere leer (o escribir) hasta que se obtiene (o graba) el contenido.
Nmero de bits que forman las palabras de memoria. Es un trmino confuso. En muchos computadores las palabras de memoria son de 32 bits pero se accede a nivel de Bytes (es decir cada direccin apunta a un Byte)
Ancho de Banda
Cantidad de informacin transferida por segundo entre una unidad y otra Ejemplo: El ancho de banda entre la CPU y la Memoria puede ser de 2GB/seg
Tema 2 - 42
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
; F es la frecuencia
Velocidad de funcionamiento
Suele darse en MIPS (Millones de instrucciones por segundo) O en Mflops (Millones de operacin con datos de coma flotante por segundo) Lo anterior es un poco ambiguo porque depende del tipo de programa La comunidad cientfica ha establecido Computadores de referencia como el Sun SPARC 10/40 Conjuntos de programas de pruebas (benchmarks) Uno de los ms conocidos es el SPEC95
Tema 2 - 43
El Pentium Pro de 200 Mhz tiene un valor SPEC95 de 8 para enteros y 7 para reales Quiere decir que se considera 8 veces ms rpido que el procesador Sun citado en aplicaciones que utilicen nmeros enteros y 7 en el caso de nmeros reales.
En la actualidad se utiliza el SPEC CPU2000 que utiliza como referencia un computador UltraSPARC10 e incluye 19 aplicaciones de prueba nuevas (compresin de datos, procesamiento de textos, juego de ajedrez, ..) no incluidas en el SPEC95
Tema 2 - 44
PD
F T ra n sf o
rm
w.
A B B Y Y.c
om
Microprocesador Ao 4004 8008 8085 8086 80286 80386 80486 Pentium Pentium II Pentium III Pentium 4 1971 1972 1976 1981 1984 1988 1990 1993 1996 1999 2000
Tamao Tamao Capacidad palabra Direccin Direccionamiento (bits) (bits) 100 KHz. 4 10 640 bytes 200 KHz. 8 14 16 KBytes 1 MHz. 8 16 64 KBytes 5-10 MHz. 16 20 1 MByte 8-16 MHz. 16 24 16 MBytes 16-33 MHz. 32 32 4 GBytes 25-66 MHz. 32 32 4 GBytes 66-200 MHz. 32 32 4 GBytes 233-450 MHz. 32 36 64 GBytes 450 MHz-1GHz. 32 36 64 GBytes 1.3 3.06 GHz. 32 36 64 GBytes Frecuencia
PD
F T ra n sf o
rm
er
er
ABB
ABB
bu
bu C lic k he re to
w
y
w.
A B B Y Y.c
3.0
3.0
lic
he
re
to
om
Tema 2 - 45