Prctica: 1 PRCTICA 1 ENUNCIADO:

Horas: 5

Realizado fecha: 3111999 Corregido fecha:

Nota:

A/ Implementar con workbench un multiplexor 41 con multiplexores 21. Obtener con workbench la tabla de verdad, la funcin que realiza y la funcin lgica minimizada. B/ Implementar la funcin F=(1,2,3,4,5,7,9,10,12,13,15) sin minimizar, y minimizada con mapas de Karnaught. Comprobar con Workbench que dicha minimizacin es correcta. C/ Conclusiones. INTRODUCCIN: En esta memoria detallamos el proceso, componentes y desarrollo paso a paso de una serie de elementos, que a partir de unos conceptos bsicos vamos a ser capaces de disear e incluso construir. En el transcurso de esta prctica vamos a implementar, es decir, dibujar y disear un multiplexor 41 (con cuatro entradas y una salida), por medio de multiplexores 21 (con dos entradas y una salida). Un multiplexor es un circuito combinacional M.S.I. (escala de integracin media) con 2n entradas de datos, n entradas de control y 1 (2) salidas. Su funcin es la de elegir entre todas las seales de entrada una y ponerla en la salida. Mediante una seal de seleccin o de control, una entrada se transfiere a la salida. El multiplexado es una tcnica utilizada en comunicaciones y operaciones de entrada y salida para transmitir simultneamente a travs de un nico canal o una sola lnea varias seales diferentes. Para mantener la integridad de cada una de las seales a lo largo del canal, el multiplexado permite separarlas por tiempo, espacio o frecuencia. Tambin debemos generar en el programa Workbench la funcin lgica del circuito y la tabla de verdad de dicho multiplexor que contiene para cada combinacin de los valores lgicos de las variables, el valor de la funcin. Tambin aprenderemos a implementar a partir de una funcin lgica dada un circuito, tanto si est minimizada como si no. La minimizacin se realiza a partir de mapas de Karnaught, que es un sistema el cual reduce al mnimo los componentes de los circuitos. DESARROLLO: .IMPLEMENTAR CON WORKBENCH UN MULTIPLEXOR 41 CON MULTIPLEXORES 21 *A continuacin se muestra tres esquemas de los distintos pasos seguidos, en la obtencin del multiplexor 41. Figuras 1,2,3.

Fig.1 A:\Figuras\MUX41A.ca4 *Visin global del multiplexor 41 con sus correspondientes entradas y salidas

Fig.2 A:\ Circuitos\MUX41B.ca4 *Multiplexor 41 obtenido a partir de la combinacin de tres multiplexores 21

Fig.3 A:\Circuitos\MUX41C.ca4

*Esquema del multiplexor 41 obtenido a partir de la combinacin de seis puertas AND y tres puertas NOR. OBTENER CON WORKBENCH LA TABLA DE VERDAD, LA FUNCIN QUE REALIZA Y LA FUNCIN LGICA MINIMIZADA. FUNCIN LGICA MINIMIZADA AE'F'+BE'F+DEF'+CEF *Funcin lgica minimizada del multiplexor 41, obtenida en Workbench. FUNCIN LGICA SIN MINIMIZAR

A'B'C'DEF'+A'B'CD'EF+A'B'CDEF'+A'B'CDEF+A'BC'D'E'F+A'BC'DE'F+A'BC'DEF'+A'BCD'E'F+A'BCD' *Funcin lgica sin minimizar del multiplexor 41, obtenida en Workbench TABLA DE VERDAD

A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

B 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1

D 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0

E 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

F 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Y 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 1 0 3

0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1

*Tabla de verdad del multiplexor 41 obtenida en Workbench.

Funcin AE'F'+BE'F+DEF'+CEF ANLISIS MORFOLGICO La morfologa del circuito combinacional MSI de la figura 1 es la de un multiplexor 41 en el que se observan cuatro entradas de datos A,B,C,D, dos entradas de control E,F y una salida Y. La figura 2 muestra el mismo multiplexor 41 generado a partir de dos multiplexores 21 conectados adecuadamente. En la figura 3 a partir de puertas lgicas AND y NOR generamos el mismo circuito combinacional. ANLISIS FUNCIONAL Segn los dgitos en las entradas de control aparecer en la salida lo que haya en la entrada activada por aquellas. Es un dispositivo que permite la transmisin simultnea de varias comunicaciones sobre un mismo canal. El multiplexor adems de cumplir su funcin propia, lleva la faceta de conmutador, con lo que se frenan los costos de canales y hardware y se facilita la operacin de control de la conmutacin y multiplado. IMPLEMENTAR LA FUNCIN F=(1,2,3,4,5,7,9,10,12,13,15) SIN MINIMIZAR, Y MINIMIZADA CON MAPAS DE KARNAUGHT. COMPROBAR CON WORKBENCH QUE DICHA MINIMIZACIN ES CORRECTA. TABLA DE VERDAD DE LA FUNCIN A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1

*Tabla de verdad hecha a mano de la funcin: A'B'C'D+A'B'CD'+A'B'CD+A'BC'D'+A'BC'D+A'BCD+AB'C'D+AB'CD'+ ABC'D'+ABC'D+ABCD. FUNCIN LGICA SIN MINIMIZAR A'B'C'D+A'B'CD'+A'B'CD+A'BC'D'+A'BC'D+A'BCD+AB'C'D+AB'CD'+

ABC'D'+ABC'D+ABCD *Funcin lgica sin minimizar hecha a mano. F=(1,2,3,4,5,7,9,10,12,13,15) FUNCIN LGICA IMPLEMENTADA SIN MINIMIZAR

Figura 4. A:\Circuitos\CircuitB.ca4 *Esquema implementado de la funcin F(1,2,3,4,5,7,9,10,12,13,15). MAPAS DE KARNAUGHT AB/CD 00 01 11 10 00 0 1 1 0 01 1 1 1 1 6

11 1 1 1 0 10 1 0 0 1 *Mapa de Karnaught de la funcin F(1,2,3,4,5,7,9,10,12,13,15). FUNCIN MINIMIZADA CON MAPAS DE KARNAUGHT A'B'D+B'CD'+BCD+AB'C'D+BC' *Minimizacin de la funcin F(1,2,3,4,5,7,9,10,12,13,15) obtenida a partir de mapas de Karnaught. FUNCIN MINIMIZADA CON WORKBENCH A'D+B'CD'+BC'+C'D+BD *Minimizacin de la funcin F(1,2,3,4,5,7,9,10,12,13,15) obtenida a partir en Workbench. COMPROBAR CON WORKBENCH QUE DICHA MINIMIZACIN ES CORRECTA. Las dos funciones de los apartados anteriores, al introducirlas en Workbench, generan un circuito lgico idntico, por lo que de esa forma compruebo que dicha minimizacin es correcta. ANLISIS MORFOLGICO El circuito lgico de la figura cuatro est generado con puertas lgicas AND, OR, NEGACIONES. Est formado por cuatro entradas A,B,C,D y una salida Y. ANLISIS FUNCIONAL En el circuito de la figura 4 formado por cuatro entradas, se introduce un nmero en binario y en la salida, en funcin de dicho nmero se genera un bit, 0 1. CONCLUSIONES Hasta este punto, se ha descrito del modo ms fiel posible, mediante esquemas, tablas, aclaraciones, archivos de Workbench la construccin de dos circuitos lgicos. Hasta ahora el resultado ha sido segn mi punto de vista, bastante satisfactorio, he tenido algunos problemillas a la hora de manejar workbench ya que no conoca totalmente sus funciones, pero a medida que he avanzado en la prctica los he resuelto. A la hora de comprobar que la minimizacin de la funcin del apartado B y comparar la que he obtenido simplificando con mapas de Karnaught y la que generaba Workbench he descubierto que no eran iguales, pero comparando sus tablas de verdad y los sus circuitos correspondientes me he dado cuenta que si que era la misma funcin con una minimizacin distinta pero no por ello incorrecta. He considerado que la prctica estara un poco incompleta sin una descripcin bsica de los circuitos y su funcionamiento, por lo que he aadido un anlisis morfolgico y un anlisis funcional. SI SE DESEA LA VISUALIZACIN Y SIMULACIN DE LOS CIRCUITOS ADJUNTO UN DISCO CON LOS ARCHIVOS LISTADO DE PROGRAMAS Y BIBLIOGRAFA 7

La implementacin de las funciones lgicas se ha realizado con el programa Electronic Workbench 4.0d que simula y reproduce los resultados de las funciones lgicas. Las tablas las he realizado con Microsoft Access 7.00 aplicacin independiente y base de datos de Microsoft Office. El texto y el resto de datos lo he agrupado en Microsoft Word, aplicacin independiente y procesador de texto de Microsoft Office. Para obtener informacin sobre algunos puntos he consultado el diccionario temtico GRANVOX de la editorial BIBLOGRAF (informtica). PRCTICA 2 ENUNCIADO: A/ Implementar utilizando full over, sumadores completos, un sumador de 4 bits, que sume dos nmeros de cuatro bits cada uno . Observar las salidas en un analizador. Representar Qu podemos decir acerca del retraso? Cunto tarda en ser vlida la salida? B/ Repetir el apartado anterior utilizando un generador de carry look ahead que previamente habremos implementado. C/ Realizar las modificaciones necesarias para que el circuito funcione como sumador o restador a voluntad. INTRODUCCIN: En esta memoria detallamos el proceso, componentes y desarrollo paso a paso de una serie de elementos, que a partir de unos conceptos bsicos vamos a ser capaces de disear e incluso construir. En el transcurso de esta prctica vamos a implementar, es decir, dibujar y disear un sumador completo utilizando sumadores full over, un sumador completo utilizando un generador carry look ahead, y realizando las modificaciones precisas un sumadorrestador. Un sumador es un circuito combinacional M.S.I. (escala de integracin media), el cual suma nmeros de uno o ms bit. El sumador semisumador, efecta la suma binaria de dos bits. El sumador completo, que suma nmeros de ms de un bit, aade una entrada ms para el acarreo de la etapa anterior, mientras que las salidas siguen siendo las mismas que el semisumador. Para formar una palabra de x bits necesitaremos tantos sumadores como bits tenga la palabra. En el sumador con carry look ahead, se reduce considerablemente el tiempo de retardo, al conocer antes de finalizar las sumas los acarreos iniciales de cada etapa. El sumadorrestador, es un circuito, el cual a voluntad y mediante la conmutacin de una entrada hace las veces de sumador o de restador, segn la posicin del conmutador. Este, tambin permite la conmutacin de los nmeros sumados o restados. DESARROLLO:

 IMPLEMENTAR UTILIZANDO FULL OVER, SUMADORES COMPLETOS, UN SUMADOR DE 4 BITS, QUE SUME DOS NMEROS DE CUATRO BITS CADA UNO. FIGURA 1: Sumador completo implementado mediante la combinacin de semisumadores. OBSERVAR LAS SALIDAS EN UN ANALIZADOR LGICO Fgura 2: Salidas del circuito sumador completo de la figura 1. Figura 3: Nmeros binarios generados en el generador lgico y que son sumados en el sumador completo. QU PODEMOS DECIR ACERCA DEL RETRASO? En los sumadores completos, el acarreo se produce en serie, y en cada etapa se produce un pequeo retraso por lo que al final habr que esperar la suma de esos pequeos retrasos hasta que el resultado sea correcto. CUNTO TARDA EN SER VLIDA LA SALIDA? La salida ser vlida cuando pase el tiempo, que es la suma de los retrasos producidos en cada etapa. El retardo total es igual al nmero de semisumadores mas uno por el retardo producido en cada semisumador. REPETIR EL APARTADO ANTERIOR UTILIZANDO UN GENERADOR DE CARRY LOOK AHEAD QUE PREVIAMENTE HABREMOS IMPLEMENTADO. Figura 4: Sumador con Carry Look Ahead Figura 5: Sumador con Carry Look Ahead. REALIZAR LAS MODIFICACIONES NECESARIAS PARA QUE EL CIRCUITO FUNCIONE COMO SUMADOR O RESTADOR A VOLUNTAD. Figura 6: Circuito Sumador/Restador. ANLISIS MORFOLGICO y FUNCIONAL La morfologa del circuito combinacional de la figura 1 es la de un sumador completo full adder, construido con tres semisumadores adecuadamente conectados. Se observan ocho entradas para introducir dos nmeros binarios de cuatro bits A y B. En las salidas S1, S2, S3, S4, S5 se genera un nmero de cinco bits, que se representa con las bombillas, o en el analizador lgico, resultado de la suma de los nmeros A y B. Ci es la entrada del acarreo de la etapa anterior y Co es la salida del acarreo hacia la siguiente etapa. Este circuito tiene un problema ya que va acumulando retrasos. El carry look ahead es un circuito formado por tres puertas AND y dos OR, que conectado al sumador reduce notablemente el retardo, al conocer de antemano los acarreos iniciales de cada etapa. El sumadorrestador es un circuito igual que el sumador, al que cual conecta cuatro puertas XOR a las entradas del nmero A y una puerta and al primer carry in y al ltimo carry out. Hay un conmutador alimentador con un generador (S/R) de cinco voltios, cambiando su posicin suma o resta. Si restamos nmeros positivos, no hay ningn problema, ahora bin, el problema que se plantea en este sumador es a la hora de restar nmeros cuyo resultado sea negativo, el resultado sale complementado a 2. Esto quiere decir que cuando el resultado salga 1111 el resultado complementado a 1 ser en binario el 0000. Para complementarlo a 1 en binario solo hay que invertir los ceros por unos y viceversa. El carry de salida sirve como bit de paridad.

CONCLUSIONES Hasta este punto, se ha descrito del modo ms fiel posible, mediante esquemas, tablas, aclaraciones, archivos de Workbench la construccin de tres circuitos lgicos. Hasta ahora el resultado ha sido segn mi punto de vista, bastante satisfactorio, he tenido algunos problemillas a la hora de implementar y de crear el carry look ahead y el sumador/restador. He considerado que la prctica estara un poco incompleta sin una descripcin bsica de los circuitos y su funcionamiento, por lo que he aadido un anlisis morfolgico y un anlisis funcional. LISTADO DE PROGRAMAS Y BIBLIOGRAFA La implementacin de las funciones lgicas se ha realizado con el programa Electronic Workbench 4.0d que simula y reproduce los resultados de las funciones lgicas. Las tablas las he realizado con Microsoft Access 7.00 aplicacin independiente y base de datos de Microsoft Office. El texto y el resto de datos lo he agrupado en Microsoft Word, aplicacin independiente y procesador de texto de Microsoft Office. Para obtener informacin sobre algunos elementos he consultado el diccionario temtico GRANVOX de la editorial BIBLOGRAF (informtica) y le libro de clase ARQUITECTURA DE EQUIPOS Y SISTEMAS INFORMTICOS de la editorial PARANINFO. PRCTICA 3 ENUNCIADO: A/ Realizar los subcircuitos necesarios para visualizar en un display de siete segmentos los operandos y el resultado del sumadorrestador. Utilizar decodificadores 7447 y 7448, segn sean necesarios. Realizar si es necesario con puertas lgicas los decodificadores de binario a BCD necesarios. B/ Realizar un display de 4 cifras, en el cual no se vean los ceros no significativos. C/ Modificar el circuito anterior para que si el nmero a representar es 0000 solo aparezca el ltimo cero. INTRODUCCIN: Los displays de siete segmentos, estn formados Diodos emisores de luz. Un diodo es un componente electrnico a travs del cual la corriente pasa en un solo sentido. Los diodos emisores de luz (LED, acrnimo de LightEmitting Diode) son semiconductores que generan luz al pasar una corriente a travs de ellos. Se emplean en numerosos dispositivos comunes, como el sintonizador de un aparato de radio. Cada segmento, el cual est identificado por una letra, es un diodo LED. Una disposicin de siete diodos LED en forma de ocho puede utilizarse para presentar cualquier nmero del 0 al 9. Esta disposicin suele emplearse en calculadoras y relojes digitales. En la actualidad los indicadores de cristal lquido estn desplazando a los de diodos. Al display de siete segmentos se debe conectar un decodificador BCD de 7 segmentos y otro tipos , que lo que hace recoge una entrada de 4 bits para nmeros en BCD y activa una salida correspondiente a la representacin hexadecimal de la en entrada BCD. 10

 DESARROLLO: REALIZAR LOS SUBCIRCUITOS NECESARIOS PARA VISUALIZAR EN UN DISPLAY DE SIETE SEGMENTOS LOS OPERANDOS Y EL RESULTADO DEL SUMADORRESTADOR. UTILIZAR DECODIFICADORES 7447 Y 7448, SEGN SEAN NECESARIOS. REALIZAR SI ES NECESARIO CON PUERTAS LGICAS LOS DECODIFICADORES DE BINARIO A BCD NECESARIOS. Este circuito tiene un inconveniente: tenemos cuatro entradas, los nmeros binarios son diez de cero a nueve. Por lo que si en la entrada del decodificador introducimos un nmero mayor que nueve, aparecen smbolos distintos a los nmeros normales. SUBCIRCUITO DE LA FIGURA 1: El inconveniente del circuito anterior se ve subsanado con un display en el cual se generan nmeros de dos cifras. Los sumandos y el resultado se observan en seis displays conectados de la forma siguiente: SUBCIRCUITOS FIGURA 2.1: DECENAS Y UNIDADES: Decodificador 7147 conectado a cuatro puertas NOR y a un decodificador de BCD. ENTRADA: Decodificador 74159 conectado a una puerta AND de 6 entradas. PUERTA: Cinco puertas AND. CIRCUITO, SUMADOR, ENTRADAS: Circuito que forman parte del circuito sumador restador. BATERA: Alimentacin de los circuitos. REALIZAR UN DISPLAY DE 4 CIFRAS, EN EL CUAL NO SE VEAN LOS CEROS NO SIGNIFICATIVOS. MODIFICAR EL CIRCUITO ANTERIOR PARA QUE SI EL NMERO A REPRESENTAR ES 0000 SOLO APAREZCA EL LTIMO CERO. Modificaciones respecto a la figura 3: En la figura 4 hemos realizado ciertas modificaciones respecto la figura 3 para que solo aparezca un cero al representar 0000. Hemos conectado el ltimo RBI a la batera. SUBCIRCUITOS DE LA FIGURA 3 Y 4:

11

ANLISIS MORFOLGICO y FUNCIONAL Los displays son dispositivos formados por elementos electrnicos llamados diodos LED, conectados segn los siguientes esquemas:

12