Buses

El bus es un dispositivo en comn entre dos o ms dispositivos, si dos dispositivos transmiten al mismo tiempo seales las seales pueden distorsionarse y consecuentemente perder informacin. Por dicho motivo existe un arbitraje para decidir quin hace uso del bus. Por cada lnea se pueden trasmitir seales que representan unos y ceros, en secuencia, de a una seal por unidad de tiempo. Cada lnea tiene un uso especifico, y hay una gran diversidad de implementaciones, pero en general podemos distinguir 3 grandes grupos de buses. Bus de datos: Por estas lneas se transfieren los datos, pueden ser de 8, 16, 32 o ms lneas( no s realmente en cuanto andan hoy en da), lo cual nos indica cuantos datos podemos transferir al mismo tiempo, y es muy influyente en el rendimiento del sistema. Bus de direcciones: Por estas lneas se enva la direccin a la cual se requiere hacer referencia para una lectura o escritura. Bus de control: Estas lneas son utilizadas para controlar el uso del bus de control y del bus de datos. Se transmiten ordenes y seales de temporizacin. las ordenes son muy diversas las ms comunes son:

Escritura en memoria. Lectura de memoria. Escritura de E/S. Lectura de E/S. Transferencia reconocida. Peticin del bus. Cesin del bus. Peticin de interrupcin. Interrupcin reconocida. Seal de reloj. Inicio..

Las seales de temporizacin indican la validez de los datos que estn en el bus en un momento dado..

Todo elemento que est conectado al bus tiene que saber reconocer si la direccin que est en el bus de datos le corresponde, tiene que reconocer algunas rdenes transmitidas por el bus de control, y puede emitir algn tipo de seal por el bus de control (seal de interrupcin, seal de reconocimiento de alguna peticin, etc.). Jerarqua de buses: Para mejorar el rendimiento del bus, las jerarquas de buses fueron implementadas cada vez ms, una primera aproximacin a una jerarqua de bus bsica sera la siguiente:

Primero tenemos un bus local, de alta velocidad que conecta el procesador a la cache, el controlador de la cache tambin puede acceder al bus del sistema, con esta

implementacin, la mayor parte de los datos a los que va a acceder el procesador, que estn en la cache, sern entregados a una alta velocidad, otro punto a destacar de esta parte es que los accesos a memoria por parte de la cache no van a interrumpir el flujo de datos entre procesador y cache. Tambin se ve la posibilidad de conectar un dispositivo de entrada salida al bus local. Luego tenemos el bus del sistema, al cual est conectada la memoria y por debajo el bus de expansin, al cual se pueden conectar una amplia diversidad de dispositivos, entre el bus del sistema y el bus de expansin se encuentra una interfaz, que entre las principales tareas est la de adaptar las velocidades de transmisin, por ejemplo para un dispositivo muy lento conectado al bus de expansin la interfaz podra acumular una cierta cantidad de datos y luego transmitirla a travs del bus del sistema. Existen varios parmetros y elementos en los buses con los cuales podemos clasificarlos. Tipos de buses: Una clarificacin que podemos hacer es segn la funcionalidad de este, los podramos dividir en dedicados o multiplexados.. Un ejemplo comn de dedicados serian el bus de datos y el bus de direcciones, cada uno se utiliza solo para una funcin especfica. Esta situacin de bus de datos y de direcciones dedicados es lo ms comn, pero podra llegar a implementarse con un solo bus multiplexado el tiempo. Esto funcionaria a grandes rasgos de la siguiente forma: Al comienzo de la transferencia se sita en el bus la direccin de donde se quiere leer o a donde se desea escribir, luego se emite por el bus de datos una seal indicando que en el bus se encuentra una direccin valida. A partir de ese momento se dispone de una unidad de tiempo para que los dispositivos identifiquen si es su direccin, luego de esto se pone en el mismo bus los datos y se realiza la transferencia en el sentido que lo indique una orden emitida por el bus de control. Ventaja de este mtodo es la reduccin de la cantidad de lneas, lo cual ahorra espacio y costos, la desventaja son que para poder implementar es forma de operar la circuitera en cada modulo tiene que ser ms compleja, y que el rendimiento del sistema ser menor por no poder transmitir los datos simultneamente, en paralelo (datos y direccin). Otro tipo de clarificacin podra ser segn su dedicacin fsica: Podramos poner como ejemplo el bus de E/S, el cual se encarga de conectar solo los dispositivos de E/S, este bus se conecta al bus principal mediante algn adaptador, la ventaja est en que al ser dedicado solo a E/S, el rendimiento de este va a ser mejor, ya que solo van a operar con l los mdulos de E/S, y no va a haber tanta competencia por el bus, este ejemplo lo voy a explicar ms detalladamente cuando llegue a la parte de E/S. Mtodo de arbitraje:

Por la razn de que en un momento dado solo puede usar el bus un solo dispositivo, debe existir un mtodo para decidir quin hace uso de l. Todos los mtodos que existen en general pueden ser clasificados en 2 grandes grupos: Arbitraje centralizado: Una parte del hardware del sistema denominada controlador del bus se encarga de decidir el uso del bus en cada momento, este dispositivo puede ser un modulo separado o puede estar incorporado al procesador. Arbitraje distribuido: En este esquema no existe un controlador centralizado, en su lugar, cada dispositivo que hace uso del bus tiene que tener incorporada la lgica necesaria para poder interactuar con los dems dispositivos y decidir quin hace uso del bus. Temporizacin: La temporizacin clasifica al mtodo utilizado para coordinar los eventos dentro del bus. Segn la temporizacin usada podemos clasificar los buses en 2 grupos. Temporizacin sncrona: Todos los eventos del bus se rigen a travs del reloj del computador. Una de las lneas del bus transmite continuamente una seal de reloj, simplemente una secuencia de unos y ceros, la cual puede ser leda por todos los dispositivos conectados al bus. Al intervalo transcurrido en la emisin de un uno y un cero se lo llama ciclo de reloj, todo los eventos ocurridos dentro del bus comienzan el principio del ciclo y pueden durar uno ms . Las lneas solo pueden tener uno de dos estados, uno o cero. La velocidad en el ritmo que se alterna de un uno a un cero en la lnea del reloj nos da la velocidad del bus, y como todas las operaciones se van a realizar al ritmo del reloj, al aumentar la velocidad del ciclo vamos a aumentar la velocidad del sistema.

Temporizacin asincrnica: Ac los eventos no se rigen por la lnea del reloj, en general todo evento es disparado por otro evento anterior. El procesador pone en el bus de direcciones la direccin a ser leda y en el bus de control por la lnea correspondiente seal de lectura, luego de un breve tiempo para que las seales elctricas se estabilicen, se manda seal por la lnea MSYN (sincronizacin del maestro) indicando que hay seales validas en el bus de direccin y de control, el modulo correspondiente reconocer su direccin, pone el dato solicitado en el bus de datos y emite una seal (SSYN sincronizacin del esclavo) por la el bus de control indicando en las seales del bus de datos son validas(son los datos solicitados) La temporizacin sncrona es ms fcil de implementar y comprobar, pero es menos flexible que la sncrona. Por ejemplo, en el caso de que hubiesen varios dispositivos

conectados al bus, de distintas velocidades, todos tienen que funcionar a la velocidad del reloj, si hay uno ms rpido, este tiene que bajar su velocidad: En cambio con el asncrono, cada uno funcionaria a su velocidad, en el mismo bus se trabajara a distintas velocidades, cada transferencia se hara con la velocidad ptima de sus dos partes (maestro-esclavo). Anchura del bus: La anchura del bus ya lo he explicado, es simplemente la cantidad de lneas que posee, y est directamente relacionado con el rendimiento del sistema, cuanto ms ancho el bus de direcciones, mayor va a ser la cantidad de direcciones posibles utilizadas para direccionar memoria y dispositivos de E/S, y cuanto ms ancho el bus de datos, mayor ya a ser la cantidad de bis que se va a poder transmitir en paralelo. Tipo de transferencia de datos: Todos los buses permiten la transferencia de datos, ya sea para escritura como para lectura.

En el grfico tenemos ejemplificado una escritura y una lectura, en este caso el bus esta multiplexado en el tiempo, primero se utiliza para transmitir la direccin y luego los datos. En el segundo diagrama se puede apreciar un periodo nombrado con "Access time", ese tiempo es el necesario para acceder al medio en donde se encuentra el dato (disco rgido, memoria principal, etc.) y ponerlo en el bus. Para optimizar el rendimiento existen algunas operaciones combinadas en las cuales se pasa la direccin una sola vez, por ejemplo "lectura-modificacin-escritura", seria la

lectura del dato, se le aplica alguna modificacin y luego se escribe nuevamente. Todo esto es una sola operacin, nadie puede acceder al bus en el medio de la operacin, se utiliza para proteger los recursos de memoria compartida en sistemas con multiprogramacin para mantener la integridad de los datos. Otra instruccin es "lectura despus de escritura" que servira para comprobar el resultado. Otra operacin muy comn es la transferencia por bloque, se pasa al principio de la operacin la direccin inicial y luego se realiza lectura o escritura a las siguientes direcciones, la cantidad de direcciones siguientes tambin es un parmetro que hay que pasar.