Vous êtes sur la page 1sur 4

Electrnica Digital II.

Pgina 1

1. Teora de Mquinas de Estado (FSM, Finite-state-machine).


La teora de mquinas de estado (tambin llamadas autmatas de estado) es el nombre con el que se conocen los mtodos de Anlisis y Diseo de Circuitos Secuenciales. Las mquinas de estado son circuitos secuenciales que se encuentran constituidos por una etapa combinatoria y una etapa de memoria, relacionadas de tal forma que conforman un sistema secuencial para algn propsito especial. La funcin de un circuito secuencial puede representarse en forma grfica mediante un diagrama de estados con los siguientes componentes: - Crculos que denotan los estados. - Flechas dirigidas de los estados presentes a los estados siguientes, las cuales indican las transiciones. - Etiquetas que en cada flecha que indican las entradas que producen cada transicin, as como otras que indican las salidas generadas. El lugar en donde se colocan las etiquetas para las salidas cambia segn se trate de una mquina de estado de Mealy o de Moore, que son los dos tipos de mquinas de estado que existen. Hasta ahora los circuitos secuenciales que se han estudiado son del primer tipo, y en ellos las salidas se indican sobre las flechas. En los circuitos de Moore, las salidas se denotan dentro de los crculos, y a continuacin se vera porqu.

Mquinas de Estado de Mealy y Moore.


Una mquina de estado de Mealy es aquella cuyas entradas y salidas son un pulso. Como puede observarse en la figura 1.1, este tipo de autmata consta de dos circuitos combinacionales, el primero maneja las seales de memoria y el segundo las seales de salida. De tal forma, las seales de salida dependen, no solamente de los estados presentes, sino tambin de los pulsos de entrada. Razn por la cual las salidas se indican sobre las flechas que denotan las entradas, y que ligan los estados. La figura 1.1 tambin ejemplifica un diagrama de estados y una tabla de estados para un autmata de Mealy.

Tabla de estados Entradas Edo. presente x1 x2 A B/0 A/0 B B/0 C/0 C B/0 A/1 estado sig. / salida

Figura 1.1. Autmata de estado de Mealy, y ejemplos de un diagrama y tabla de estados.

Electrnica Digital II.

Pgina 2

Por otra parte, en una mquina de estado de Moore las entradas son pulsos y las seales de salida son de nivel. Para los autmatas de este tipo las seales de salida dependen exclusivamente de los estados presentes, y no resultan de una combinacin con las entradas, como se muestra en la figura 1.2, en donde adems se muestran ejemplos de una tabla y un diagrama de estados para un autmata de Moore.

Tabla de estados. Entradas Salida Edo. presente x1 x2 x3 z A B A A 0 B B C A 0 C B A D 0 D D A D 1 Edo. sig.

Figura 1.2. Autmata de estado de Moore, y ejemplos de un diagrama y tabla de estados. Es evidente que la diferencia entre un diagrama de estado para uno u otro tipo de autmata deriva en que las tablas de estado sean tambin un poco distintas (en la manera en que se indican las salidas), pero aparte de este punto los pasos de diseo y anlisis para las mquinas de estado de Moore son los mismos que se han usado para los autmatas de Mealy. Ejemplo de diseo de un autmata de Moore. Disee un comparador de n-bits, usando un autmata de Moore. Realice el diagrama de estados tanto para un autmata de Mealy como para uno de Moore. El debe tener dos entradas, y tres salidas y funciona de la z1, mayor siguiente forma: - si el nmero binario de la primera entrada es mayor que el de la segunda se da un 1 en la primera salida, y 0 en las otras, - si el nmero binario de la primera entrada es menor que el de la segunda se da un 1 en la segunda salida, y 0 en las otras, - si el nmero binario de la primera entrada es igual al de la segunda se da un 1 en la tercera salida, y 0 en las otras.
A Comparador B CLK (n bits) z2, menor z3, igual B CLK

Suponiendo que ambas entradas estn en cero originariamente (RESET), el estado inicial es Q 0, y corresponde con el resultado IGUAL. - Las combinaciones de entrada 00 y 11 mantienen este resultado, y deben quedarse en el mismo estado.

Electrnica Digital II.

Pgina 3

- Si la combinacin de entradas es 10 el resultado ser MAYOR y se producir la transicin al estado Q1 que corresponde con ese resultado. - De manera semejante, si la combinacin de entradas es 01 se deber dar el resultado MENOR y producir la transicin al estado Q2. Una vez que las entradas presentan bits diferentes, y el resultado es MAYOR que corresponde al estado presente es Q1: - Las combinaciones de entrada 00, 10 y 11 mantienen este resultado, y deben quedarse en el mismo estado. - Si la combinacin de entradas es 01 se deber dar el resultado MENOR y producir la transicin al estado Q2. Cuando ya estamos fuera del estado inicial, o sea que las entradas han presentado al menos un bit diferente una de otra, y el estado presente es Q2, que corresponde con el resultado MENOR: - Las combinaciones de entrada 00, 01 y 11 mantienen este resultado, y deben quedarse en el mismo estado. - Si la combinacin de entradas es 10 se deber dar el resultado MAYOR y producir la transicin al estado Q1.

Diagrama de estados (Mealy).

Diagrama de estados (Moore)

Para el autmata de Moore, la tabla de estados quedara: Estado siguiente Estado Salida presente A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1 IGUAL IGUAL MENOR MAYOR IGUAL 001 MAYOR MAYOR MENOR MAYOR MAYOR 100 MENOR MENOR MENOR MAYOR MENOR 010 Para representar los tres estados resultantes se necesitan 2 FFs. La asignacin de estados que se propone ser: IGUAL=10, MAYOR=01, MENOR=00 e irrelevante=11. Tabla de excitacin del Estado Estado siguiente Q1+Q0+ Salida FF J-K. presente A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1 z1z2z3 Qt Qt+1 J K Q1Q0 0 0 0 x 10 10 00 01 10 001 0 1 1 x 01 01 00 01 01 100 1 0 x 1 00 00 00 01 00 010 1 1 x 0 11 xx xx xx xx xxx Se utilizarn FFs J-K, cuya tabla de excitacin se muestra a continuacin, a partir esa tabla junto con la taba de estados se llenan los mapas de Karnaugh para J1, K1, J0, K0, z1, z2 y z3.

Electrnica Digital II.

Pgina 4

- J1 y K1 dependen de la transicin de Q1 a Q1+ para cada combinacin de entrada. - J0 y K0 dependen de la transicin de Q0 a Q0+ para cada combinacin de entrada. - z1, z2 y z3 dependen de los estados presentes.

As las funciones quedan: J0 = A B K0 = AB J1 = 0 K1 = A B + AB z 1 = Q0 z2 = Q1 Q 0 z 3 = Q1 Y el comparador de n-bits queda como sigue (Q=q):