ARQUITECTURA DE SISTEMAS

Asignatura Clave: COM005 Nmero de Crdito: 10 Terico: 8 Prctico: 2

INSTRUCCIONES PARA OPERACIN ACADMICA:

El Sumario representa un reto, los Contenidos son los ejes temticos, los Activos una orientacin inicial para resolverlo y la sntesis concluyente, como Posibilidad de integracin conceptual corresponder a lo factible de un punto de vista temtico amplio. La visin global de los asuntos resueltos como Titular Acadmico, te ofrecer oportunidades de discusin que se enriquecern en la medida que intensificas las lecturas, asistes a tu comunidad de estudio, te sirves de los asesores y analizas la ciberinformacin disponible posicionndote de los escenarios informativos adecuados. Los periodos de evaluacin son herramientas de aprendizaje. La acreditacin es un consenso de relacin con el nivel de competencia. Mantn informado a tu tutor de tus avances acadmicos y estado de nimo. Selecciona tus horarios de asesoras. Se recomienda al titular (estudiante) que al iniciar su actividad de dilucidacin, lea cuidadosamente todo el texto guin de la asignatura. Para una mejor facilitacin, el documento lo presentamos en tres mbitos: 1.Relacin de las unidades, 2.- Relacin de activos y 3.- Principia Temtica consistente en informacin inicial para que desarrolles los temas.

COMPETENCIAS:
Conocer ms a fondo las diferentes arquitecturas de equipos de cmputo existentes. Profundizar en la comprensin de la evolucin que ha tenido la computadora y sus sistemas.

SUMARIO: Fundamentacin tecnolgica de la diversidad de modelos y

familias de microprocesadores. Evolucin de Microprocesadores Intel y Motorola 68K. Arquitectura, Importancia y caractersticas de procesadores CISC y RISC. Interfases de Memoria y de Entrada y Salida. Interfaces de Comunicaciones y Dispositivos Perifricos.

ARQUITECTURA DE SISTEMAS CONTENIDO:

Unidad I Unidad II Unidad III Unidad IV Unidad V Interfaces de Memoria y de Entrada-Salida Interfaces de Comunicaciones y Dispositivos Perifricos Microprocesadores bsicos de Intel (8086) y de Motorola (6800) Fundamentos de Procesadores CISC Fundamentos de Procesadores RISC

ACTIVOS

UNIDAD I Interfaces de Memoria y de Entrada-Salida

I.1.- Interface de Entrada-Salida I.2.- Transferencia Sncrona y Asncrona de Datos I.3.- Organizacin de la Memoria

UNIDAD II Interfaces de Comunicaciones y Dispositivos Perifricos

II.4.- Interface de Comunicacin Asncrona II.5. Modos de Transferencia II.6.- Dispositivos perifricos

UNIDAD III Microprocesadores bsicos de Intel (8086) y de Motorola (6800)

III.7.- Arquitectura e Historia de los Microordenadores III.8.- El Microprocesador Intel 8086/88, 286, 386, 486 y pentium III.9.- Los Microprocesadores Motorola 68K

UNIDAD IV Fundamentos de Procesadores CISC

IV.10.- Introduccin a la Arquitectura de Computadoras IV.11.- Qu es un Procesador CISC IV.12.- Caractersticas CISC

UNIDAD V Fundamentos de Procesadores RISC

V.13.- Qu es un Procesador RISC V.14.- Caractersticas RISC V.15.- Aplicaciones de Procesadores RISC

ESCENARIOS INFORMATIVOS:

Asesores Locales Asesores Externos Disposicin en Internet Puntualidad en Intranet Fuentes Directas e Indirectas Bibliografa

BIBLIOGRAFA:
ALCALDE, E. et.al. 1991 Arquitectura de Ordenadores, Editorial Mc Graw Hill Espaa, 285 pp.STLLINGS, William 1997 Organizacin y Arquitectura de Computadores, Editorial Prentice may, Espaa, 687 pp.

MANO, Morris M. 1993 Arquitectura de Computadoras, Editorial Prentice Hall Mxico, 563 pp.

Tamdenbaum Andrew S., 1992 Organizacin de Computadoras, Un Enfoque Estructurado, McGraw Hill, Mxico. Hennessy John L., Patterson David A. 1993 Arquitectura de Computadoras, Un enfoque Cuantitativo, Mcgraw Hill, Espaa

Sitios Web:

Informacin de Procesadores Intel: http://atc.ugr.es/docencia/udigital/index.html Procesadores Motorola 68K: http://cipres.cec.uchile.cl/~dkottow Arquitectura RISC vs CISC : http://www-azc.uam.mx/enlinea2/num1/12.htm

ARQUITECTURA DE SISTEMAS PRINCIPIA TEMATICA:

I.1.- Interface de entrada-salida. Principales diferencias entre la computadora central y los perifricos. Canal de E/S y modulos de interface. (Mano, 1994:411-414).

I.2.- Transferencia asncrona de datos. Pulso de Habilitacin. Reconocimiento mutuo. Diagrama de Temporizacin. Trasmisin serial sncrona y asncrona. (Mano, 1994:418-425). I.3.- Jerarqua de la memoria. Memoria principal. Memoria auxiliar. Memoria asociativa. Memoria cach. Memoria virtual. (Mano, 1994:477-511). II.4.- Interfase de comunicacin asncrona. (Mano, 1994:425-428). II.5.- Modos de transferencia. E/S programada. E/S iniciada por interrupcin. Acceso directo a memoria. (Mano, 1994:430-450). II.6.- Perifricos. Definicin. Clasificacin segn las funciones. Objetivos que deben cumplir los perifricos. Partes de un perifrico en cuanto a su misin y funcionamiento. (Urea, 1999:55-83). III.7.- Arquitectura Von Newman. El Microprocesador. Breve Historia del Ordenador Personal. ( http://atc.ugr.es/docencia/udigital/02.html ) III.8.- Caractersticas generales. Registros del 8086 y del 286. Registros de Datos. Registros de segmento. Registro puntero de pila. Registro de ndices. Registro de estado. Registros de procesadores 386 y superiores. Modos de direccionamiento. La pila. ( http://atc.ugr.es/docencia/udigital/03.html ) III.9.- La familia de los procesadores motorola 68K. (http://cipres.cec.uchile.cl/~dkottow/) IV.10.-Introduccin a la Arquitectura de Computadoras. (http://www-azc.uam.mx/enlinea2/num1/1-2.htm) IV.11.- Qu es un Procesador CISC? (Mano, 1994: 300-301). IV.12.- Caractersticas CISC (Mano, 1994: 301-302). V.13.- Qu es un Procesador RISC? (Mano, 1994: 300-301). V.14.- Caractersticas RISC. Ventanas de registros traslapados. (Mano, 1994: 302-306). Arquitectura Paralela RISC. (Mano, 1994: 337-342). V.15.- Aplicaciones de Procesadores RISC. (http://www-azc.uam.mx/enlinea2/num1/1-2.htm)

INTEGRACION CONCEPTUAL: (El Titular Acadmico conocer las respuestas), La evolucin de los microprocesadores. El conocimiento de las arquitecturas de microprocesadores actuales RISC y CISC, comparacin, aplicaciones y caractersticas. Comunicacin del microprocesador con la memoria, interfaces de entrada-salida y dispositivos perifricos. Comprensin de la jerarqua de la memoria.

------------------------------------------------------------------------------------------------------------REPORTES CRTICOS O SUGERENTES A: Ing. Manuel de Jess Valdez Acosta, Secretario General. Universidad Autnoma Indgena de Mxico (Correo electrnico ingvaldez@uaim.edu.mx ); MC Ernesto Guerra Garca, Coordinador General Educativo. (Correo electrnico: eguerra@uaim.edu.mx ) Benito Jurez No. 39, Mochicahui, El Fuerte, Sinaloa, Mxico. C.P. 81890, Tel. 01 (698) 8 92 00 42. ------------------------------------------------------------------------------------------------------------UNIVERSIDAD AUTNOMA INDGENA DE MXICO Mochicahui, El Fuerte, Sinaloa Jurez 39, C.P. 81890. Tel y fax: (698)8 92 00 42 y 8 92 00 23 Correo electrnico:_ uaim@uaim.edu.mx Pgina Web: http//www.uaim.edu.mx