Académique Documents
Professionnel Documents
Culture Documents
Automatisme S5 GESI
Automatisme S5 GESI
Automatismes
Licence : GESI
S M
B.P / Contact :
𝑥 𝑥̅
Normalement ouvert Normalement fermé
X
Relais Après une commande on a X = 1 et x qui passe à 1
𝑥
Attention : Il y a une différence entre l’état physique et l’état logique des contacts.
Normalement ouvert : Etat physique = Etat logique
Normalement fermé : Etat physique opposé à Etat logique
Ex1 :
e
(Normalement ouvert) V
0 – 5 – 1 Chronogramme
C’est une représentation schématique/modélisation temporelle de l’évolution des variables (entrées
et sorties) d’un système.
Pour l’exemple 1 on a :
1
e
0
1
V
0
temps
e
(Normalement fermé) V
1
e
0
1
e
0
1
V
0
temps
0 – 5 – 2 Table de vérité
C’est une représentation sous forme de tableau qui fait apparaître les différents états possibles des
entrées et des sorties (0 et 1)
Ex1 : Ex2 :
e V e V
0 0 0 1
1 1 1 0
V=e V=e
1 - Les fonctions logiques
Ce sont des opérations logiques, c'est-à-dire qu’en fonction d’une ou de plusieurs variables
(d’entrées) données, il va correspondre une sortie particulière.
Algèbre de BOOLE : « Partie des maths, de la logique (électronique) qui s’intéresse aux opérations et
aux fonctions sur les variables logiques. »George BOOLE (1815-1864) mathématicien Anglais.
1 – 1 Fonction identité
(Fn équivalence, OUI, égalité)
1 – 2 Fonction Complémentaire
(Fn Pas, NON)
Equation : 𝑆 = 𝑎 ou 𝑆 ≡ 𝑎.
Table de vérité : Chronogramme :
1
Symboles a
a logiques (logigramme)
S :
0
0 1
1 0 1
S
0
temps
Symboles logiques (logigramme) : En LADDER :
a
S
1
a S
S
=
S Remarques : 0 = 1 et 1 = 0 ;
Propriété d’involution : a = a
1 – 3 Fonction ET
(Fn AND ; Intersection ; produit logique)
𝑆 = 𝑎 . 𝑏 ou 𝑆 ≡ 𝑎 . 𝑏 ou 𝑆 = 𝑎 𝑒𝑡 𝑏 ou 𝑆 = 𝑎 ∩ 𝑏
On dit 𝑆 est égale à 𝑎 et 𝑏.
Remarque :
𝑆 = 𝑎 . 𝑏. 𝑐
Il existe aussi des portes ET à 3 entrées:
1 – 4 Fonction OU
(Fn OR ; Union ; somme logique)
𝑆 = 𝑎 + 𝑏 ou 𝑆 ≡ 𝑎 + 𝑏 ou 𝑆 = 𝑎 𝑜𝑢 𝑏 ou 𝑆 = 𝑎 ∪ 𝑏
On dit 𝑆 est égale à 𝑎 ou 𝑏.
Remarque :
𝑆 = 𝑎 . 𝑏. 𝑐
Il existe aussi des portes OU à 3 entrées:
1 – 5 Fonction NAND
(Fn NON-ET)
𝑆 = ̅̅̅̅̅
𝑎 . 𝑏 ou 𝑆 ≡ ̅̅̅̅̅
𝑎 . 𝑏 ou 𝑆 = 𝑎 ↑ 𝑏
Remarque : La fonction NAND est une fonction universelle, c'est-à-dire que les fonctions OUI, NON,
ET, OU peuvent être réalisées qu’avec des fonctions NAND
S 𝑎̅ S
&
𝑏̅
S Contact en parallèle
a b c
̅̅̅̅̅
𝑎 .𝑏
𝑎 .𝑏 𝑆
1 – 6 Fonction NOR
(Fn NON-OU)
𝑆 = ̅̅̅̅̅̅̅
𝑎 + 𝑏 ou 𝑆 ≡ ̅̅̅̅̅̅̅
𝑎 + 𝑏 ou 𝑆 = 𝑎 ↓ 𝑏
Remarque : La fonction NOR est aussi une fonction universelle,
S 𝑎̅ 𝑏̅ S
≥1
Contact en série
a b c
̅̅̅̅̅̅̅
𝑎+𝑏
𝑎+𝑏 𝑆
1 – 7 Fonction XOR
(Fn OU-Exclusif)
La sortie vaut 1 si l’une des deux entrées est à 1 mais pas les deux.
𝑆=𝑎 ⊕ 𝑏
Table de vérité : Chronogramme :
1
Symboles logiques a
a b (logigramme)
S : 0
0 0 0
0 1 1 1
b
1 0 1 0
1 1 0
1
S
𝑆 = 𝑎𝑏̅ + 𝑎̅𝑏 0
temps
S
S
⊕
Porte XOR 𝑎̅ b
S
Le «0» est l’élément neutre de la somme logique Le «0» est l’élément absorbant du produit
logique
𝑎+1=𝑎 𝑎 .1 = 1
a
a
Le «1» est l’élément absorbant de la somme Le «1» est l’élément neutre de la somme logique
logique.
𝑎+𝑎 =𝑎 𝑎 .𝑎 = 𝑎
a
a a
𝑎+𝑎 =1 𝑎 .𝑎 = 0
a
a a
a
1 – 9 Opérations en algèbre logique
L’algèbre logique (1854) permet de mettre en équations des propositions logiques hors du cadre de
l’algèbre classique.
Idempotence :
𝑎 .𝑎 = 𝑎
𝑎+𝑎 =𝑎
𝑎 .𝑎 .𝑎 ……𝑎 .𝑎 = 𝑎
𝑎 + 𝑎 + 𝑎 ……𝑎 + 𝑎 = 𝑎
Commutativité :
Associativité :
𝑎 . (𝑏 . 𝑐) = (𝑎 . 𝑏). 𝑐 = 𝑎 . 𝑏 . 𝑐
𝑎 + (𝑏 + 𝑐) = (𝑎 + 𝑏) + 𝑐 = 𝑎 + 𝑏 + 𝑐
Distributivité :
𝑎 . (𝑏 + 𝑐) = 𝑎 . 𝑏 + 𝑎 . 𝑐
𝑎 + (𝑏 . 𝑐) = 𝑎 + 𝑏 . 𝑎 + 𝑐
Complémentarité :
𝑎 . 𝑎̅ = 0
𝑎 + 𝑎̅ = 1
Involution :
𝑎̿ = 𝑎
1 – 9 – 2 Théorème De Morgan
Le complément d’un produit logique de variables est égal à la somme logique des compléments de
chaque variable :
̅̅̅̅̅̅
𝑎 . 𝑏 = 𝑎̅ + 𝑏̅
̅̅̅̅̅̅̅̅̅̅
𝑎 . 𝑏 . 𝑐 = 𝑎̅ + 𝑏̅ + 𝑐̅
Le complément d’une somme logique de variables est égal au produit logique des compléments de
chaque variable :
̅̅̅̅̅̅̅̅
𝑎 + 𝑏 = 𝑎̅ . 𝑏̅
̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑎 + 𝑏 + 𝑐 = 𝑎̅ . 𝑏̅ . 𝑐̅
Vérification par table de vérité :
𝒂 𝒃 ̅
𝒂 ̅
𝒃 𝒂+𝒃 ̅̅̅̅̅̅̅
𝒂+𝒃 ̅
̅ .𝒃
𝒂 𝒂 .𝒃 ̅̅̅̅̅̅
𝒂 .𝒃 ̅
̅ .𝒃
𝒂
0 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 0 0 1 1
1 0 0 1 1 0 0 0 1 1
1 1 0 0 1 0 0 1 0 0
𝑎̅ S a b X
ou
𝑥̅ S
𝑏̅
𝑎̅ X
ou
𝑎̅ 𝑏̅ S
𝑏̅
𝑥̅ S
1 – 9 – 3 Identités remarquables
(𝑎 + 𝑏) . (𝑎 + 𝑐) = 𝑎 + 𝑏𝑐
Démonstration algébrique:
(𝑎 + 𝑏) . (𝑎 + 𝑐) = $𝑎𝑎
⏟ + 𝑎𝑐 + 𝑏𝑎
⏟ + 𝑏𝑐
𝑎 𝑎𝑏
= $𝑎 . (1
⏟ + 𝑏 + 𝑐) + 𝑏𝑐
=1
= $𝑎 . 1 + 𝑏𝑐
= $𝑎 + 𝑏𝑐
Démonstration par fonction complémentaire:
On part de:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑎 + 𝑏)(𝑎 + 𝑐) = ̅̅̅̅̅̅̅
𝑎 + 𝑏 . ̅̅̅̅̅̅̅
𝑎+𝑐
= 𝑎̅ . 𝑏̅ + 𝑎̅ . 𝑐̅
= 𝑎̅ . (𝑏̅ + 𝑐̅)
On suite on a
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑎 + 𝑏)(𝑎 + 𝑐) = $(𝑎 ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿
+ 𝑏)(𝑎 + 𝑐)
̅̅̅̅̅̅̅̅̅̅̅̅̅
= $𝑎̅. (𝑏̅ + 𝑐̅)
= $𝑎̿ + ̅̅̅̅̅̅̅̅̅
(𝑏̅ + 𝑐̅)
= $𝑎 + 𝑏𝑐
𝑎 + 𝑎̅𝑏 = 𝑎 + 𝑏
Démonstration algébrique:
D’après l’identité précédente on a:
(𝑎 + 𝑏) . (𝑎 + 𝑐) = 𝑎 + 𝑏𝑐
Et on a :
(𝑎 + 𝑎̅) . (𝑎 + 𝑏)
𝑎 + 𝑎̅𝑏 = ⏟
=1
Donc
𝑎 + 𝑎̅𝑏 = 1 . (𝑎 + 𝑏) = 𝑎 + 𝑏
𝑎 + 𝑎̅𝑏 = ̿̿̿̿̿̿̿̿̿̿
𝑎 + 𝑎̅𝑏
̅̅̅̅̅̅̅̅̅̅
𝑎 + 𝑎̅𝑏 = $𝑎̅ . ̅̅̅̅̅̅̅̅
(𝑎̅ . 𝑏)
= $𝑎̅ . (𝑎 + 𝑏̅)
̅̅̅̅̅̅̅̅̅̅
𝑎 + 𝑎̅𝑏 = $𝑎
⏟̅. 𝑎 + 𝑎̅ . 𝑏̅
=0
= $𝑎̅ . 𝑏̅
Donc
𝑎 + 𝑎̅𝑏 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑎̅ . 𝑏̅ = 𝑎 + 𝑏
Identité de Blake : 𝑎𝑏 + 𝑎̅𝑐 + 𝑏𝑐 = 𝑎𝑏 + 𝑎̅𝑐
𝑎𝑏 + 𝑎̅𝑐 = ̿̿̿̿̿̿̿̿̿̿̿
𝑎𝑏 + 𝑎̅𝑐
Prenons :
̅̅̅̅̅̅̅̅̅̅̅
𝑎𝑏 + 𝑎̅𝑐 = $(𝑎̅ + 𝑏̅)(𝑎 + 𝑐̅)
̅ . 𝑎 + 𝑎̅ . 𝑐̅ + 𝑏̅ . 𝑎 + 𝑏̅ . 𝑐̅
⏟
= $𝑎
=0
Ce qui implique :
̅̅̅̅̅̅̅̅̅̅̅
𝑎𝑏 + 𝑎̅𝑐 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
= $𝑎𝑏̅ + 𝑎̅𝑐̅ + 𝑏̅𝑐̅
Selon la première identité
= $(𝑎̅ + 𝑏) ⏟(𝑎 + 𝑐)(𝑏 + 𝑐)
𝑐+𝑎𝑏
= $(𝑎̅ + 𝑏)(𝑐 + 𝑎𝑏)
= 𝑎̅𝑐 + 𝑎̅𝑎𝑏
⏟ + 𝑏𝑐 + 𝑏𝑎𝑏
⏟
=0 =𝑎𝑏
= $𝑎̅𝑐 + 𝑏𝑐 + 𝑎𝑏
𝑎𝑏 + 𝑎̅𝑐 = $𝑎𝑏 + 𝑎̅𝑐 + 𝑏𝑐
Démonstration algébrique :
a a a a
≡
a a a a a
≡
a a
a
a+b a+b
≡
b
b b
a a a a
≡
a a a a a
≡
a a a+b a+b
a+b ≡
b b
a a
a
a.b a.b
≡
b
b b
L’associativité du OU-exclusif :
Démonstration :
D’un point de vue matériel (pour réaliser les fonctions), chacune des opérations (Complément,
somme, produit, ou-exclusif, NAND, NOR, …) basiques nécessite l’utilisation des circuits, des portes
et des composants logiques.
Donc pour économiser le matériel et avoir une meilleure compréhension, on a intérêt à simplifier au
maximum les équations logiques.
Elle est constituée de sommes de produits de facteurs ou somme de mintermes. Elle s’obtient
directement d’une table de vérité. La fonction vaut 1 si un des mintermes égale à 1.
Elle est constituée de produit de somme de facteurs ou produit de maxtermes. Elle s’obtient moins
directement par la complémentation de la 1ère forme canonique
̅
Ex : 𝐿̅ = (𝑎̅ + 𝑏̅ + 𝑐̅). (𝑎̅ + 𝑏̅ + 𝑐). (𝑎̅ + 𝑏 + 𝑐)
Ex de simplification :
𝐿̅ ̅
= $(𝑎̅ + 𝑏̅ + 𝑐̅). (𝑎̅ + 𝑏̅ + 𝑐). (𝑎̅ + 𝑏 + 𝑐)
̅
= $[(𝑎̅ + 𝑏̅) + 𝑐̅𝑐]. (𝑎̅ + 𝑏 + 𝑐)
= $(𝑎̅ + 𝑏̅)(𝑎̅ + 𝑏 + 𝑐) ̅
Soit 𝑣 = 𝑏 + 𝑐̅ et soit 𝑉 = 𝐿̅ = (𝑎̅ + 𝑏̅)(𝑎̅ + 𝑣), on échange les ET et les OU sans toucher aux
termes :
𝑉 ∗ = 𝑎̅𝑏̅ + 𝑎̅𝑣
On factorise :
𝑉 ∗ = 𝑎̅(𝑏̅ + 𝑣)
On échange de nouveau les ET et les OU entre eux sans toucher aux termes
𝑉 = 𝑎̅ + 𝑏̅𝑣
Ce qui implique :
𝐿̅ = 𝑎̅ + 𝑏̅(𝑏 + 𝑐) = 𝑎̅ + 𝑏̅𝑐̅
𝐿 = 𝐿̿ = ̅̅̅̅̅̅̅̅̅̅̅
̅ = 𝑎(𝑏 + 𝑐)
(𝑎̅ + 𝑏̅𝑐)
Le code de Gray, également appelé binaire réfléchi, est un type de codage binaire permettant de ne
modifier qu'un seul bit à la fois quand un nombre est augmenté d'une unité. Le nom du code vient du
nom de l'ingénieur américain Frank Gray qui déposa un brevet sur ce code en 1953.
Codage décimal Codage binaire classique Codage Gray ou binaire réfléchi
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
Pour passer d'une ligne à la suivante, on inverse le bit le plus à droite possible conduisant à un
nombre nouveau.
1 – 10 – 2 – 2 Introduction :
La méthode du tableau de Karnaugh va nous permettre d’effectuer des simplifications beaucoup plus
rapidement sans avoir à écrire de longues équations.
Dans l’exemple ci-dessous, le nombre de variable est de 4 puisque le Tableau contient 24 = 16 cases.
S
ab cd 00 01 11 10
00 𝑎̅𝑏̅𝑐̅𝑑̅ 𝑎̅𝑏̅𝑐̅𝑑 𝑎̅𝑏̅𝑐𝑑 𝑎̅𝑏̅𝑐𝑑̅
01 𝑎̅𝑏𝑐̅𝑑̅ 𝑎̅𝑏𝑐̅𝑑 𝑎̅𝑏𝑐𝑑 𝑎̅𝑏𝑐𝑑̅
11 𝑎𝑏𝑐̅𝑑̅ 𝑎𝑏𝑐̅𝑑 𝑎𝑏𝑐𝑑 𝑎𝑏𝑐𝑑̅
10 𝑎𝑏̅𝑐̅𝑑̅ 𝑎𝑏̅𝑐̅𝑑 𝑎𝑏̅𝑐𝑑 𝑎𝑏̅𝑐𝑑̅
Pour chacune des cases, on inscrit la valeur de la fonction logique pour la combinaison des entrées
correspondantes.
Exemple :
𝑎 𝑏 𝑎̅ 𝑏̅ 𝑎̅. 𝑏̅ 𝑎. 𝑏̅ 𝑎. 𝑏 𝑆
0 0 1 1 1 0 0 1
0 1 1 0 0 0 0 0
1 0 0 1 0 1 0 1
1 1 0 0 0 0 1 1
S
a b 0 1
0 1 0
1 1 1
Les états des variables font qu’entre deux cases voisines (Ligne/Colonnes) une seule variable change
d’état. Ces cases sont dites adjacentes :
Ex :
X
ab cd 00 01 11 10
00 1 2 3 4
01 5 6 7 8
11 9 10 11 12
10 13 14 15 16
2 et 1
2 et 3
Les cases sont adjacentes
2 et 6
2 et 14
Après avoir rempli le tableau de Karnaugh, on cherche à faire des regroupements (de puissance de
deux) de cases adjacentes, où les valeurs de variable de sortie sont égales à 1.
A chaque puissance de deux du regroupement, on élimine une variable.
Ex : 1 – case 10 : 𝑎𝑏𝑐̅𝑑
2 – cases 10 et 11 : 𝑎𝑏𝑑 ; élimination de la variable c
3 – cases 10, 11, 14 et 15 : 𝑎𝑑 ; élimination de deux variables b et c
4 – cases 9, 10, 11, 12, 13, 14, 15 et 16 : 𝑎; élimination de trois variables b, c et d
On doit chercher les plus grands regroupements possibles (puissance de deux) pour simplifier au
maximum (les recouvrements sont autorisés).
Exemple de regroupements possibles :
ab cd 00 01 11 10 ab cd 00 01 11 10 ab cd 00 01 11 10
00 0 1 1 0 00 0 1 0 1 00 1 0 0 1
01 1 0 0 1 01 0 0 0 0 01 0 0 0 0
11 1 0 0 1 11 1 1 0 0 11 0 0 0 0
10 0 1 1 0 10 0 0 0 1 10 1 0 0 1
ab cd 00 01 11 10
00 0 1 0 0
01 0 1 0 0
11 0 1 1 0
10 0 1 1 0
ab cd 00 01 11 10 ab cd 00 01 11 10
00 0 0 0 0 00 0 0 0 0
01 0 0 1 1 01 0 0 1 0
11 0 1 1 1 11 0 1 0 0
10 0 1 1 1 10 1 0 1 0
𝑆 = 𝑎 + 𝑏̅
Autre exemple : 𝐿 = 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏̅𝑐
Nous avons trouvé en utilisant la 1ère et la 2ème forme canonique 𝐿 = 𝑎(𝑏 + 𝑐)
L
a bc 00 01 11 10
0 0 0 0 0
1 0 1 1 1
𝐿 = 𝑎𝑐 + 𝑎𝑏 = 𝑎(𝑏 + 𝑐)
Dans la pratique et dans certains cas, la table de vérité n’est pas complète car certaines
combinaisons des entrées sont impossibles ou sans intérêt, ce qui implique, pour ces combinaisons
on utilise la notation ‘ –‘ ou
ab cd 00 01 11 10
00 1 0 1 -
01 - 0 - 1
11 - 1 1 1
10 1 0 - 1
1 – 11 Exercices
B. Donner les équations logiques simplifiées à partir des tableaux de Karnaugh suivant :
𝐻1 𝐻2 𝐻3
ab cd 00 01 11 10 ab cd 00 01 11 10 ab cd 00 01 11 10
00 1 0 0 0 00 0 0 0 1 00 1 0 1
01 1 0 1 0 01 0 1 1 1 01 1 0 1
11 1 0 0 1 11 0 1 1 0 11
10 1 0 0 0 10 0 0 0 0 10 1 1 1 1
𝑉 = (𝑎 + 𝑏) + ̅̅̅̅̅
𝑎̅𝑐̅𝑑
2 – 2 Circuits opérateurs
2 – 2 – 1 Comparateur
Le comparateur est un circuit fort utile permettant de comparer 2 mots binaires non signés. La sortie
est un code désignant lequel des deux est le plus grand. En général, le résultat de la comparaison est
fourni sur 3 sorties 𝑆> , 𝑆= 𝑒𝑡 𝑆< .
1 0 0 1 1 1 1 0
1 0 0 1 0 1 0 0
Organigramme d’un comparateur de deux mots codés sur deux bits. A (A1 A0) et B (B1 B0) :
NON
A1=B1
OUI
NON NON
A1>B1 A0=B0
OUI
NON
A0 >B0
OUI
0 1 0
COMPARATEUR
𝐴𝑛 1 BIT 𝑆 𝑛
>
𝑆=𝑛
𝐵𝑛 𝑆<𝑛
COMPARATEUR
1 BIT
𝐴𝑛−1 0 𝑆=𝑛 𝑆>𝑛−1
1 𝐵𝑛 𝑆=𝑛−1
𝑛
𝐵 𝑆<𝑛−1 𝑆<𝑛−1
2 𝐵𝑛−1
𝑆< 1-1.1.1.1.1.1 𝑆=
COMPARATEUR
1 BIT
𝐴0 𝑆>
𝑆=
𝐵0 𝑆<
Table de vérité :
A partir de la table de vérité, on déduit l'équation des sorties 𝑆>𝑛−1 , 𝑆=𝑛−1 , 𝑆<𝑛−1 :
𝐴 𝐴7 𝐴6 𝐴5 𝐴4 𝐴3 𝐴2 𝐴1 𝐴0
𝐵 𝐵7 𝐵6 𝐵5 𝐵4 𝐵3 𝐵2 𝐵1 𝐵0
2 – 2 – 2 Additionneur
𝑆>
𝑆=
𝑆<
2 – 2 – 2 – 1 Demi-additionneur
Somme
𝑎 𝑆
HALF
ADDER
𝑏 𝑅
Retenue
Circuit logique :
a b
Remarque : Cet additionneur est incomplet. En effet il ne tient pas compte d'une éventuelle retenue
provenant de l'addition des 2 bits de poids précédent. Nous allons donc voir le fonctionnement d'un
additionneur cette fois-ci complet.
2 – 2 – 2 –2 Additionneur complet
Comme en décimal, nous devons donc tenir compte d'une éventuelle retenue (carry).
Somme
𝑎𝑖 𝑆𝑖
FULL
𝑏𝑖
ADDER
𝑅𝑖−1 𝑅𝑖
Retenue
Retenue précédente
Exemple: (additionneur de deux nombre codés sur 3 bits)
𝑎2 𝑎1 𝑎0 Nombre A
𝑏2 𝑏1 𝑏0 Nombre B
𝑆2 𝑆1 𝑆0 Somme
𝑟2 𝑟1 𝑟0 Retenues
L'addition des deux bits de plus bas poids (LSB : Least Significant Bit) 𝑎0 et 𝑏0 , donne un
résultat partiel 𝑆0 et une retenue 𝑟0 . On forme ensuite la somme des deux bits 𝑎1 et 𝑏1 et de
la retenue 𝑟0 . Nous obtenons un résultat 𝑆1 partiel et une retenue 𝑟1. Et ainsi de suite, nous
obtenons un résultat sur trois bits S et une retenue 𝑟2 .
𝑆𝑖
𝑅𝑖
Exemple :
𝑎1 𝑎0
𝑏1 𝑏0
𝑆1 𝑆0
𝑟1 𝑟0
𝑟1′
𝑎1
HALF 𝑟1
𝑏1 ADDER
𝑠1′
𝑟1′′
HALF
ADDER 𝑆1
𝑟0
𝑎0 HALF
ADDER
𝑏0 𝑆0
Démonstration :
D’après le logigramme on a :
B4 4 C4 C0 GND B1 A1 1
16 15 14 13 12 11 10 9
NOTE: J SUFFIX
The Flatpak version has the CERAMIC
same pinouts (Connection
16 CASE 620-09
Diagram) as the Dual In-Line
Package. 1
1 2 3 4 5 6 7 8
N SUFFIX
A4 3 A3 B3 VCC 2 B2 A2 PLASTIC
16 CASE 648-08
PIN NAMES
1
0 A1 – A4 Operand A Inputs
B1 – B4 Operand B Inputs
C0 Carry Input D SUFFIX
1– 4 Sum Outputs (Note b) SOIC
C4 Carry Output (Note b) 16 CASE 751B-03
1
LOGIC SYMBOL
10 11 8 7 3 4 1 16
B1 A 2 B2 A3 B 3 A 4 B 4
13 C0 C4 14
12 3 4 C4
9 6 2 15 14
C1 C2 C3
9 6 2 15 14
1 2 3 4 C4
2 – 2 – 3 Soustracteur
2 – 2 – 3 – 1 Demi-soustracteur
Le demi-soustracteur est défini par la table de vérité suivante (le bit Bi est retranché au bit Ai) :
Circuit logique :
𝑎 𝑏
R
R
Pour obtenir un soustracteur binaire complet il faut prendre en compte l’éventuelle retenue
précédente 𝑅𝐼−1 . La table de vérité est :
𝑹𝒊−𝟏 𝒂𝒊 𝒃𝒊 𝑺𝒊 𝑹𝒊
𝑆𝑖 𝑎𝑖 𝑏𝑖
0 0 0 0 0 00 01 11 10
0 0 1 1 1 𝑅𝑖−1
0 0 1 0 1
0 1 0 1 0
1 1 0 1 0
0 1 1 0 0
1 0 0 1 1 𝑆𝑖 = $𝑎̅𝑖 𝑏̅𝑖 𝑅𝑖−1 + 𝑎̅𝑖 𝑏𝑖 ̅̅̅̅̅̅
𝑅𝑖−1 + 𝑎𝑖 𝑏̅𝑖 𝑅̅̅̅̅̅̅
𝑖−1 + 𝑎𝑖 𝑏𝑖 𝑅𝑖−1
1 0 1 0 1 = $𝑅𝑖−1 (𝑎̅𝑖 𝑏𝑖 + 𝑎𝑖 𝑏𝑖 ) + 𝑅𝑖−1 (𝑎̅𝑖 𝑏𝑖 + 𝑎𝑖 𝑏̅𝑖 )
̅ ̅̅̅̅̅̅
1 1 0 0 0 = $𝑅𝑖−1 (𝑎 𝑖 𝑏𝑖 ) + 𝑅𝑖−1 (𝑎𝑖 𝑏𝑖 )
̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅
1 1 1 1 1 = $𝑎𝑖 𝑏𝑖 𝑅𝑖−1
𝑅𝑖 𝑎𝑖 𝑏𝑖
00 01 11 10
𝑅𝑖−1
0 0 1 0 0
1 1 1 1 0
𝑆𝑖
𝑅𝑖
𝑆𝑖 𝑅𝑖 𝑎𝑖 𝑏𝑖
𝑎𝑖 𝑏𝑖 00 01 11 10
00 01 11 10 𝑅𝑖−1
𝑅𝑖−1
0 0 1 0 1 0 0 1 0 0
1 1 0 1 0 1 1 1 1 0
𝑎𝑖 𝑏𝑖 𝑅𝑖−1
𝑎𝑖 𝑏𝑖 𝑆𝑖
HS HS
𝑎̅𝑖 𝑏𝑖
𝑅𝑖
2 – 3 Multiplexeur/ Démultiplexeur
2 – 3 – 1 Multiplexeur
Un multiplexeur ou sélecteur de données (Data selector) est un commutateur qui va pouvoir, à l’aide
de n bits d’adresse, sélectionner une de ses 2n entrées et la mettre en communication avec sa sortie.
E1
E2
E3
E4
S
…. ….
E2n-1
E2n
…. …. ….
A1 A2 An
E1 A1 A2 E1 E2 E3 E4 S
E2 S 0 0
0 0 X X X
E3 1 1
E4 0 0
0 1 X X X
1 1
A1 A2 0 0
1 0 X X X
1 1
0 0
1 1 X X X
1 1
Equation : 𝑆 = ̅̅̅̅
𝐴1 ̅̅̅̅
𝐴2 𝐸1 + ̅̅̅̅
𝐴1 𝐴2 𝐸2 + 𝐴1 ̅̅̅̅
𝐴2 𝐸3 + 𝐴1 𝐴2 𝐸4
Schéma logique :
𝐴1 𝐴2
𝐸1
𝐸2 S
𝐸3
𝐸4
𝑠 𝑏𝑐
00 01 11 10
a
0 0 1 0 0
1 1 0 1 1
Pour réaliser la fonction S, on utilise un multiplexeur à 8 entrées. Les variables a,b,c sont appliquées
aux entrées d'adressage. A partir du tableau de Karnaugh, on affecte dans chaque entrée du
multiplexeur la valeur de la fonction correspondante à son adresse.
1 0
E1
E2
E3
E4
E5 S
E6
E7
E8
a b c
2 – 3 – 2 Démultiplexeur
Un démultiplexeur ou répartiteur de données est un commutateur qui va pouvoir, à l’aide de n bits
d’adresse, aiguiller la donnée présente sur son entrée vers l’une de ses 2n sorties.
S1
S2
S3
E S4
…. ….
S2n-1
S2n
…. …. ….
A1 A2 An
S1
E S2
S3
S4
A1 A2
A1 A2 E S1 S2 S3 S4 𝑆1 = ̅̅̅̅
𝐴1 ̅̅̅̅
𝐴2 𝐸
0 0 𝑆2 = ̅̅̅̅
𝐴1 𝐴2 𝐸
0 0 0 0 0
1 1
0 0 𝑆3 = 𝐴1 ̅̅̅̅
𝐴2 𝐸
0 1 0 0 0
1 1 𝑆4 = 𝐴1 𝐴2 𝐸
0 0
1 0 0 0 0
1 1
0 0
1 1 0 0 0
1 1
Schéma logique :
𝐴1 𝐴2 𝐸
𝑆1
𝑆2
𝑆3
𝑆4
▪ Codeur ;
▪ Décodeur ;
▪ Transcodeur ;
Tous ces circuits logiques transforment une information présente à leurs entrées sous une forme
donnée (code 1) en la même information présente à leurs sorties sous une forme différente (code 2).
2 – 4 – 1 Codeurs
Un codeur est un circuit combinatoire codant en sortie l’indice de son entrée active (= "à 1", en
logique positive). La condition de fonctionnement d’un codeur est qu’il faut qu’une seule et une
seule entrée active en même temps. Pour n sorties, il peut posséder 2n entrées.
Schéma bloc :
E0
E1 A
E2 B
E3
4 2
Table de vérité :
N E3 E2 E1 E0 A B
0 0 0 0 1 0 0
1 0 0 1 0 0 1
2 0 1 0 0 1 0
3 1 0 0 0 1 1
Pour réaliser le circuit physique, il est nécessaire de déterminer les équations de chacune des sorties.
𝐵 E1E0
𝐴 E1E0
00 01 11 10 E3E2 00 01 11 10
E3E2
00 0 0 00 0 1
01 1 01 0
11 11
10 1 10 1
A = E2 + E3 B = E1 + E3
On voit bien quelle est la simplification apportée par le tableau de Karnaugh : la sortie A est la
somme des 2 entrées actives pour lesquelles elle vaut 1. On peut donc déterminer directement la
fonction à partir de la table de vérité, et ceci quel que soit le nombre d’entrées.
Schéma bloc :
E0
E1
E2 A
E3 B
…. ….
C
E8 D
E9
10 4
Table de vérité :
N E9 E8 E7 E6 E5 E4 E3 E2 E1 E0 A B C D
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 0 0 1 0 0 0 0 1
2 0 0 0 0 0 0 0 1 0 0 0 0 1 0
3 0 0 0 0 0 0 1 0 0 0 0 0 1 1
4 0 0 0 0 0 1 0 0 0 0 0 1 0 0
5 0 0 0 0 1 0 0 0 0 0 0 1 0 1
6 0 0 0 1 0 0 0 0 0 0 0 1 1 0
7 0 0 1 0 0 0 0 0 0 0 0 1 1 1
8 0 1 0 0 0 0 0 0 0 0 1 0 0 0
9 1 0 0 0 0 0 0 0 0 0 1 0 0 1
Sachant qu’on n’aura jamais le cas où 2 entrées sont à 1 en même temps, on peut donc déterminer
directement la fonction des différentEs sorties à partir de la table de vérité. Ainsi, dans le cas de 10
entrées, on peut déterminer directement :
A = E8 + E9;
B = E4 + E5 + E6 + E7;
C = E2 + E3 + E6 + E7;
D = E1 + E3 + E5 + E7 + E9;
2 – 4 – 2 Décodeurs
Le décodeur binaire réalise la fonction inverse de celle du codeur. Il possède n entrées et 2n sorties.
On peut considérer que ce circuit code en décimal (chacune des sorties étant associée à un chiffre
décimal différent) l’entrée codée en binaire.
Schéma bloc :
S0
S1
A S2
B S3
…. ….
C
D
S8
S9
4 10
Par exemple, quand on a DCBA = 0011, la sortie d’indice 3 (S3) sera activée.
Table de vérité :
A B C D N S9 S8 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 1 1 0 0 0 0 0 0 0 0 1 0
0 0 1 0 2 0 0 0 0 0 0 0 1 0 0
0 0 1 1 3 0 0 0 0 0 0 1 0 0 0
0 1 0 0 4 0 0 0 0 0 1 0 0 0 0
0 1 0 1 5 0 0 0 0 1 0 0 0 0 0
0 1 1 0 6 0 0 0 1 0 0 0 0 0 0
0 1 1 1 7 0 0 1 0 0 0 0 0 0 0
1 0 0 0 8 0 1 0 0 0 0 0 0 0 0
1 0 0 1 9 1 0 0 0 0 0 0 0 0 0
On obtient les fonctions suivantes S0, …S9 directement de la table de vérité sous forme de produit :
𝑆1 = 𝐴̅ 𝐵̅ 𝐶̅ 𝐷
̅ ; 𝑆2 = 𝐴̅ 𝐵̅ 𝐶̅ 𝐷; 𝑆3 = 𝐴̅ 𝐵̅ 𝐶 𝐷
̅; 𝑒𝑡𝑐
L’utilisation d’un décodeur constitue une autre manière de réaliser une fonction logique. En effet, au
lieu de réaliser les fonctions logiques en utilisant les portes logiques élémentaires, on peut utiliser un
décodeur. Voici un exemple ;
On cherche à réaliser la fonction f (A, B, C) = Σ (3, 5, 6, 7) avec un décodeur et une porte logique. On
remplit la table de vérité de manière adéquate :
A B C N S7 S6 S5 S4 S3 S2 S1 S0 F(A ,B,C)
0 0 0 0 0 0 0 0 0 0 0 1 0
0 0 1 1 0 0 0 0 0 0 1 0 0
0 1 0 2 0 0 0 0 0 1 0 0 0
0 1 1 3 0 0 0 0 1 0 0 0 1
1 0 0 4 0 0 0 1 0 0 0 0 0
1 0 1 5 0 0 1 0 0 0 0 0 1
1 1 0 6 0 1 0 0 0 0 0 0 1
1 1 1 7 1 0 0 0 0 0 0 0 1
On en déduit alors l’expression de f, de la même manière :
f(A,B,C) = S3 + S5 + S6 + S7
S0
S1
A S2
B S3
C S4
D S5
S6 ≥1 f(A,B,C)
S7
2 – 4 – 3 Transcodeurs
Un transcodeur est un circuit logique combinatoire qui détermine à partir des données logiques leurs
équivalents dans un autre code. Autrement dit, un opérateur de transcodage est un circuit
transformant une information présente en entrée sous une forme donnée (code 1) en la même
information en sortie mais sous une autre forme (code 2).
S0
S1
E0 S2
E1 S3
E2 S4
E3 S5
E4 S6
S7
En utilisant les tableaux de Karnaugh, on peut déterminer l’équation de chacune des sorties:
X=A;
Y =A B ;
Z=B C;
Un transcodeur DCB-7 segments permet d’afficher sur un afficheur à 7 segments la valeur décimale
(de 0 à 9) correspondante à la valeur binaire présentée en entrée (pour les valeurs supérieures à 9
l’afficheur sera complètement éteint). C’est pourquoi on parle de Décimal Codé en Binaire (DCB, BCD
en anglais). Un afficheur 7 segments est composé de 7 LEDs (Light Emitting Diode, ou DEL en français
pour Diode Emettrice de Lumière).
Un exemple d’utilisation d’un Transcodeur DCB-7 segments est l’afficheur qui affiche la somme
d’argent entrée dans un distributeur de boissons. S0
S5
S0
S1 S1
1 E0
S2
1 E1
S3
0 E2 S4
0 E3 S5 S2
S6
S6
S4
S3
Table de vérité :
Pour chaque ligne de la table de vérité, on place des 1 dans une colonne lorsque l’on souhaite que le
segment correspondant soit allumé pour l’entrée codée dans cette ligne. La table de vérité
correspondante comporte donc 4 entrées et 7 sorties :
E3 E2 E1 E0 N S0 S1 S2 S3 S4 S5 S6
0 0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 1 0 1 1 0 0 0 0
0 0 1 0 2 1 1 0 1 1 0 1
0 0 1 1 3 1 1 1 1 0 0 1
0 1 0 0 4 0 1 1 0 0 1 1
0 1 0 1 5 1 0 1 1 0 1 1
0 1 1 0 6 1 0 1 1 1 1 1
0 1 1 1 7 1 1 1 0 0 0 0
1 0 0 0 8 1 1 1 1 1 1 1
1 0 0 1 9 1 1 1 1 0 1 1
1 0 1 0 10 0 0 0 0 0 0 0
1 0 1 1 11 0 0 0 0 0 0 0
1 1 0 0 12 0 0 0 0 0 0 0
1 1 0 1 13 0 0 0 0 0 0 0
1 1 1 0 14 0 0 0 0 0 0 0
1 1 1 1 15 0 0 0 0 0 0 0
Une fois la table de vérité déterminée, il reste à simplifier les équations des 7 segments. On peut
utiliser pour cela des tableaux de Karnaugh. On montre alors que les équations correspondantes à
chacune des LED sont données par les fonctions logiques suivantes:
𝑆3 = 𝐸̅3 𝐸1 𝐸̅0 + 𝐸̅3 𝐸̅2 𝐸1 + 𝐸3 𝐸̅2 𝐸̅1 + 𝐸̅2 𝐸̅1 𝐸̅0 + 𝐸̅3 𝐸2 𝐸̅1 𝐸0
Exercice 1 :
On désire réaliser un circuit qui multiplie un nombre binaire par 2. Le nombre binaire à l’entrée est
sur 3 bits : X=x2x1x0, le nombre sur la sortie est sur 4 bits : Y=y3y2y1y0. Les bits x0 et y0 étant les LSB.
x2 y3
y2
x1
y1
x0 y0
Exercice 2 :
Exercice 3 :
Un navire, destiné au transport d'éléments liquides, comporte dans sa cale trois soutes S1, S2, S3
(voir dessin en coupe transversale ci-dessous).
Le voyant (AC) s'allume quand "l'assiette est correcte", c'est-à-dire quand les charges sont bien
réparties. Le voyant AC s'allume pour les cas suivants:
3 boutons (e, c et m) commandent 3 électrovannes branchées à 3 cuves contenant des liquides (eau,
cassis, menthe).
E : eau
C : cassis
M : menthe
Si l'on veut un mélange, on appuie sur 2 boutons simultanément, e et c pour une boisson cassis ou e
et m pour une boisson à la menthe et on introduit une pièce (p).
Tous les autres mélanges sont interdits.
L'eau est gratuite.
Pour toute fausse manœuvre (mélange interdit ou eau seule) la pièce est restituée.
P: pièce restituée
Exercice 5
Remarque :
Un 0 signifie que le critère n’est pas bon, un 1 signifie que la cote est bonne.
L=0 largeur hors norme, l=1 largeur bonne.
Exercice 6
Une société propose postes d’emploi. Un grand nombre de candidats se présentent. Pour évaluer les
compétences des candidats, chacun doit passer 4 tests. Les notes affectées à chaque test sont :
Test Note
Test 1 3
Test 2 5
Test 3 8
Test 4 4
Un test peut être soit réussi, dans ce cas, le candidat reçoit la totalité de la note accordée, soit non
réussi, le candidat reçoit alors la note zéro pour ce test.
Un candidat est considéré valable lorsque le total de ses notes est supérieur ou égal à 10.
Devant le grand nombre de candidats et afin de faciliter la tâche de correction, cette société vous
demande de concevoir un système à 4 entrées T1, T2, T3 et T4 et une sortie V. Les entrées reçoivent
le résultat de chaque test (exemple : si le test 1 est réussi : T1 = 1, s’il est non réussi : T1 = 0). La sortie
doit alors indiquer si le candidat est valable (V=1) ou non valable (V=0).
Exercice 7
Quatre responsables (A; B; C; D) d’une société peuvent avoir accès à un coffre. Ils possèdent chacun
une clé différente (respectivement a, b, c et d). Le responsable A ne peut ouvrir le coffre qu’en
présence du responsable B ou C. Les responsables B, C et D ne peuvent ouvrir le coffre qu’en
présence d’au moins deux autres responsables.
Exercice 8
L’affichage est constitué de sept petites lampes (LED) notées : a,b,c,d,e,f,g (voir figure 1)
a e
b d f
c g
X=1 X=2 X=3 X=4 X=5 X=6
Figure 1 : Disposition des LED et les différentes combinaisons
Le circuit étudié reçoit un nombre binaire et allume les LED correspondantes selon la figure 1
a
x2
x1 b
Circuit étudié
…
X x0
g
Donnez la table de vérité du circuit qui donne l’état des sorties pour toutes les valeurs possibles de X
En analysant les différentes combinaisons, trouvez les LEDS qui auront la même équation logique.
A l’aide de la table de Karnaugh, trouver l’équation simplifié de chaque LED. Donner le schéma
logique avec des portes de votre choix.
3 – Circuits séquentiels
3 – 1 Définition
Les circuits séquentiels permettent la mise au point de systèmes dont le fonctionnement dépend non
seulement des valeurs des variables d’entrées, mais également des informations traitées
précédemment dans le cours de leur fonctionnement. On comprend alors qu’une forme de mémoire
est mise en œuvre, une mémoire permettant au circuit de se souvenir des évènements passés et de
traiter l’information plus adéquatement.
De plus, le comportement d’un tel système fait apparaître une succession d’états différents des
variables de sortie qui s’enchaînent séquentiellement dans un ordre précis.
Dans la pratique, tous les automatismes sont séquentiels et seules quelques portions de
fonctionnement sont purement combinatoires.
Des variables internes sont introduites pour coder l’état dans lequel se trouve le système. Ces
variables sont définies par le système lui-même, et non pas par l’extérieur. Il y a donc une sorte de
bouclage de la sortie vers l’entrée du système.
Entrées Sorties
Circuit
Combinatoire
Mémoire
Exemple : L’ascenseur
Supposons qu’on est au deuxième étage d’un immeuble et on appuie sur le bouton APPEL
ASCENSEUR, L’ascenseur soit il va monter soit il va descendre pour atteindre le deuxième étage, cela
dépendra de sa position avant l’appel. On voit bien que c’est un système séquentiel car pour la
même entrée (Appui sur le bouton appel ascenseur), la sortie est différente (La montée ou la
descente de la cabine d’ascenseur). La sortie dépend alors de l’entrée et de l’état précédent du
système.
Asynchrone : L’état des sorties évoluent spontanément à la suite d’un changement de configuration
des variables d’entrée. Donc, le système aboutit à un état stable en passant par des états transitoires
(entrainant un temps entre deux états stables).
Synchrones : L’évolution des sorties est conditionnée par l’état d’une entrée spécifique du système
appelée « horloge » donc pas d’état transitoire au niveau des sorties.
Si l'on appuie sur le bouton poussoir M lorsque le chariot est au repos en A. ce dernier quitte A,
arrive en B et revient en A où il s'arrête. (On s’interdit d’appuyer sur M quand le chariot est parti).
Nous retiendrons le principe du système rigoureux où une seule variable d’entrée change de valeur à
la fois.
3 – 3 – 1 Graphe de fluence
Le graphe de fluence représente tous les états stables du système et l’ordre chronologique dans
lequel on atteint chacun des états à partir des autres fonctions des variations des variables d’entrée.
Il s'agit bien d'un système séquentiel, les états 4 et 6 ont les mêmes entrées et des sorties
différentes.
Les colonnes de ce tableau correspondent aux combinaisons des variables d'entrée du système. Les
lignes correspondent aux différents états. Les valeurs des sorties sont associées à chaque état.
Les états entourés correspondent aux états stables du système. Les autres correspondent aux états
transitoires, c'est à dire au passage d'un état stable vers l'état stable suivant. Cette transition est
provoquée par la variation de l'entrée. L'évolution se fait toujours horizontalement puis
verticalement.
Les traits (-) correspondent aux impossibilités d'évolution du système à partir de l'état stable de la
ligne.
3 – 3 – 3 Polygone de liaison
Les tableaux d'états obtenus jusqu'à maintenant ne comportent qu'un seul état stable par ligne.
Certains états pourront être distingués en utilisant les combinaisons des variables d'entrée.
Les états 1 et 2 seront distingués par la combinaison des variables d'entrée (0.0 pour l'état 1, 0.1
pour l'état 2). Les évolutions du système seront préservées. Chaque valeur de la sortie est indiquée
entre parenthèses.
3 – 3 – 4 Moore vs Mealy
Deux choix sont possibles pour le fusionnement:
▪ fusionner des lignes pour lesquelles les variables de sortie sont identiques : on obtient alors
une machine de MOORE.
▪ fusionner des lignes pour lesquelles les variables de sortie sont différentes: on obtient alors
une machine de MEALY.
▪ machine de MEALY
Le nombre de lignes du tableau d'états réduit représente le nombre d'états internes nécessaire pour
mémoriser le passé du système (3 pour la machine de Moore, 2 pour la machine de Mealy).
Les états internes seront codés par des variables internes. Ce codage pourra être optimal si l'on
utilise le nombre minimum possible de variables internes (2 pour la machine de Moore, 1 pour la
machine de Mealy).
3 – 3 – 5 Equations des variables internes
Pour trouver l’équation de chaque variable interne on déduit son tableau de Karnaugh à partir du
tableau d’état réduit.
Y
yM AB 00 01 11 10
00
01
11
10
Quand on est dans un état stable, les variables internes ne changent pas :
Y
yM AB 00 01 11 10
00 0 0 0
01
11 1 1
10 1 1
L’état transitoire des variables internes doit être mis à la même valeur que son état stable
Y
yM AB 00 01 11 10
00 0 0 0
01 1
11 1 1
10 1 0 1
Y
yM AB 00 01 11 10
00 0 0 - 0
01 - - - 1
11 1 - - 1
10 1 0 - 1
𝑌 = 𝑀 + 𝑦𝐵̅
3 – 3 – 6 Equations des variable de sortie
L’équation de chaque variable de sortie est obtenue par un tableau de Karnaugh déduit à partir du
tableau d’état réduit.
G
yM AB 00 01 11 10
00
01
11
10
Pendant l’état stable, les sorties restent inchangées (C’est le principe de l’état stable !).
G
yM AB 00 01 11 10
00 1 1 0
01
11 0 0
10 0 0
Toute la difficulté revient à imposer des valeurs de sorties pendant les états transitoires (pour la
simplification …). Le passage d’un « 0 » à « 0 » impose un « 0 » dans l’état transitoire et un passage
d’un « 1 » vers « 1 » impose un « 1 » dans l’état transitoire. Pour les autres cas, on peut utiliser
plusieurs critères :
G
yM AB 00 01 11 10
00 1 1 0 0
01 1 1 0 0
11 0 0 0 0
10 0 0 0 0
𝐺 = 𝑦̅𝐴̅
• Critère de rapidité : la sortie prend au plus vite son état stable suivant
G
yM AB 00 01 11 10
00 1 1 - 0
01 - - - 0
11 0 - - 0
10 0 1 - 0
𝐺 = 𝑦̅𝐴̅ + 𝐵
• Critère de lenteur : la sortie prend au plus tard la valeur de son état stable suivant
G
yM AB 00 01 11 10
00 1 1 - 0
01 - - - 0
11 0 - - 0
10 0 0 - 0
𝐺 = 𝑦̅𝐴̅
Critère de lenteur : 𝐷 = 𝑦
Critère de simplicité : 𝐷 = 𝑦
3 – 3 Les bascules
Les bascules sont de manière générale des bistables, ce qui permet d'obtenir des niveaux logiques
stables sur leur sorties (soit "1" ou "0"). Elles réalisent de ce fait une fonction mémoire temporaire
permettant ainsi de stocker des informations. Ces dernières pouvant être aussi annulées à tout
moment.
Bistable: Qui possède deux états stables. En logique ceci se traduit par les états logiques "1" ou "0".
Exemple d’utilisation :
• Appel d’un ascenseur ; on appuie sur le bouton, l’appel est enregistré et le voyant s’allume. Si
on relâche le bouton, le voyant reste allumé, il y a donc mémorisation.
• Le piéton qui appuie sur le bouton des feux tricolores pour traverser la route : l’information
est mémorisée même si le piéton relâche le bouton.
• La commande « coupure du son » du téléviseur, etc.
Il existe deux types bascules, les bascules asynchrones dont la sortie évolue dès lors qu’un
changement a lieu sur l’une des entrées et les bascules synchrones où la sortie évolue quand le
signal d’horloge est actif soit sur niveau, soit sur front (montant ou descendant) .
3 – 3 – 1 Les bascules asynchrones
3 – 3 – 1 – 1 Bascule RS
On peut réaliser une bascule RS au moyen de portes NON-OU ou de portes NON-ET.
Si l’on considère la sortie y1 comme la sortie principale, les entrées x1 et x2 ont des rôles bien
distincts. Si on est en logique positive (dans laquelle le niveau actif est le niveau 1, ce qui est en
général le cas), l’entrée x1 provoque la mise à 0 de la sortie y1 lorsqu’elle est active ; l’entrée x2
provoque sa mise à 1. On appelle l’entrée x1 "R" pour RESET, et l’entrée x2 "S" pour SET.
On remarque également que les 2 sorties sont complémentaires pour les 2e et 3e lignes de la table
de vérité (et donc pour la 1ère ligne également, si l’on y va à partir de la 2e ou de la 3e). On appellera
donc la sortie principale Q et l’autre Q, et on considèrera le 4e cas comme un cas inutilisé (on dit
également interdit).
On peut alors ré-écrire la table de vérité sous la forme suivante (sans indiquer la 2e sortie, puisqu’on
considère qu’il s’agit de la sortie complémentaire à la 1ère) :
Pour déterminer la fonction Qn+1, il faut considérer Qn comme une des entrées, puisqu’il s’agit d’une
variable pouvant prendre les valeurs 0 ou 1. On peut alors établir le tableau de Karnaugh, comme on
l’a fait pour les circuits combinatoires :
D’où
Etudions maintenant le même circuit bouclé mais avec des portes NON-ET :
Le raisonnement à tenir est le même que pour la version à portes NON-OU, sauf que l’élément
absorbant est ici le 0.
La table de vérité devient :
Si l’on considère la sortie y1 comme la sortie principale Q, comme précédemment, la table de vérité
devient :
On voit que l’entrée x1 n’a plus un rôle de mise à 0 mais un rôle de mise à 1 et x2 un rôle de mise à 0.
Pour que cette nouvelle table de vérité corresponde à celle de la bascule RS à portes NOR, il faut
donc d’abord complémenter ces 2 entrées, ce qui donne :
𝑄𝑛 = 𝑆 + 𝑅̅ 𝑄𝑛−1
3 – 3 – 1 – 2 Bascule JK
La bascule JK est dérivée d’une bascule RS (à portes NON-ET), avec J et K tels que:
Par rapport à la bascule RS, l’intérêt est que l’état inutilisé devient utilisable. En effet, à la différence
de la bascule RS, si J=K=1, les 2 sorties ne sont pas égales toutes les 2 à 1. Quand on arrive dans l’état
J=K=1 à partir de l’un des 3 autres, on a donc forcément les 2 sorties complémentaires.
La combinaison d’entrée J=K=1 devient utilisable, mais elle pose un nouveau problème : puisque
dans ce cas Q recopie Q, cette recopie n’a aucune raison de ne se produire qu’une seule fois. En
pratique, la sortie Q oscille entre 0 et 1, à la fréquence imposée par le temps de propagation des
portes logiques, pendant tout le temps où cette combinaison est présente en entrée.
3 – 3 – 1 – 3 Bascule D
Supposons que l’on contraigne les entrées R et S de la bascule pour qu’elles soient toujours
complémentaires, avec 𝑅 = 𝐷 et 𝑆 = 𝐷 ̅:
Sous cette forme, la bascule D n’a pas grand intérêt puisqu’il s’agit d’un bloc fonctionnel qui ne fait
que recopier son entrée, en permanence. On verra dans le paragraphe suivant que son utilité
apparaît avec un signal supplémentaire dit "d’horloge" (version synchrone).
On peut également réaliser une bascule D à partir d’une bascule JK, ce qui revient au même au
̅;
niveau de son fonctionnement. Il suffit de poser 𝐾 = 𝐷 et 𝐽 = 𝐷
3 – 3 – 2 – 1 Exigence de synchronisation
ts : durée de stabilisation
tM : durée de maintien
Signal d’horloge
SR Qn
00 Qn-1
01 0
10 1
11 Ambiguïté (interdit)
o Chronogramme :
Si les entrées J et K restent toutes les deux au niveau HAUT, la bascule va changer l’état de sa
sortie Q à chaque signale d’horloge.
3 – 3 – 2 – 2 Bascule D synchrone
o Chronogramme :
o Utilisation d’une bascule D en diviseur par 2 :
A chaque front appliqué à l’entrée du premier diviseur à l’aide d’une horloge H, regardons l’évolution
de l’état des sorties :
Ce système décompte les fronts (même si les signaux d’entrées ne sont pas régulièrement espacés)
Pour obtenir un compteur, il suffit de regarder les sorties 𝑄̅ au lieu des sortie 𝑄.
On vient de réaliser un compteur modulo 16. Pour réaliser un compteur modulo 32, il faut utiliser 5
bascules JKH montées en cascade.
Pour obtenir un décompteur, il faut soit regarder les sorties 𝑄̅𝑖 soit brancher les sorties 𝑄̅𝑖 de chaque
bascule sur l’horloge de la bascule suivante et regarder l’évolution des sorties 𝑄𝑖 .
Sachant que 23 < 9 < 24 alors pour réaliser un compteur modulo 9 on doit utiliser 4 bascules
montées en cascades et il faut mettre les sortie des bascules à 0 lorsque le nombre 𝑄3 𝑄2 𝑄1 𝑄0 =
1001 (9)𝐷 ; Pour cela il faut utiliser l’entrée 𝑅𝐸𝑆𝐸𝑇 (forçage à 0) des bascules quand la sortie vaut 9.
3 – 4 – 2 Montage synchrones
Dans un compteur synchrone, toutes les bascules reçoivent le même signal d'horloge.
La table d'évolution de la sortie donne pour chaque évolution possible de la sortie l'état des entrées J
et K au moment de l'application du front d'horloge. Elle est obtenue à partir de la table de vérité
précédente.
Séquence de comptage est la suivante
Séquence de comptage
3 – 5 – 1 Chargement – Mémorisation
Dans ces registres, les différents étages sont indépendants. Chaque étage est constitué d'une
bascule.
Au front d'horloge le nombre an-1an-2 … a1a0 est chargé dans le registre. Ce nombre reste stocké dans
le registre jusqu'à l'application d'un autre front sur H.
Ce type de registre est souvent utilisé dans les microprocesseurs pour le sauvegarde des données.
Autre représentation :
̅ ) et décalage à droite (Dd)
3 – 5 – 4 Chargement (𝑪
̅̅̅̅̅̅̅̅
̅/𝑫𝒅 + Q7 𝑪
D6 = a6.𝑪 ̅ /𝑫𝒅
Chargement Décalage
Pour commander une lampe à l'aide d'un bouton poussoir unique, on se propose de réaliser un
circuit à une entrée notée B (le bouton poussoir), et une sortie notée L (la lampe) tel que :
▪ La lampe s'allume en appuyant sur le bouton si elle était éteinte et reste allumée lorsqu'on
lâche le bouton ;
▪ La lampe s'éteint en appuyant sur le bouton si elle était allumée et elle reste éteinte
lorsqu'on lâche le bouton.
Exercice 3 :
Commande d'une pompe à l'aide de deux boutons poussoirs (Marche-Arrêt). Réaliser le circuit à 2
entrées M/A et une sortie P tel que :
▪ En appuyant sur M, si la pompe est arrêtée, elle démarre et continue à tourner lorsqu'on
lâche le bouton M; si la pompe fonctionne, elle continue à fonctionner.
▪ En appuyant sur A, si la pompe fonctionne, elle s'arrête et reste arrêtée lorsqu'on lâche le
bouton A ; si la pompe est arrêtée, elle demeure arrêtée.
Exercice 4 :
Quand il y a un "1" sur l'entrée Raz (Remise à zéro) d’une bascule, elle est remise à son état
initial.
1) Les trois bascules sont-elles utilisées en mode synchrone ou asynchrone ? Argumenter votre
réponse.
2) Tracer les chronogrammes des sorties Qa,Qb et Qc et R0 (reliée à l'entrée Raz). (vous
répondrez sur la feuille réponse jointe)
3) Convertir en décimal le mot binaire composé des trois bits binaires Qc Qb Qa (en prenant Qa
pour bit de poids faible).
4) Quelle est la fonction réalisée ?
H
0 t
Qa
0 t
Qb
0 t
Qc
0 t
R0
t
Valeur
décimale