Vous êtes sur la page 1sur 9

PESQUISA DE CARACTERSTICAS DO PROCESSADOR AT91M55800A

3


1. JUSTIFICATIVA
A pesquisa proposta como exposto na descrio das experincias de
laboratrio trata-se de uma preparao com o intuito de garantir o sucesso na
realizao do laboratrio 3. Este laboratrio tem grande importncia pois por
meio deste que ser verificado o funcionamento do trabalho realizado no
laboratrio 2. Alm de parte essencial dos projetos de laboratrio, o
conhecimento principalmente sobre os temporizadores de extrema valia dado
que uma funo til e necessria em diversos dos projetos.

2. TEMPORIZADORES TIMER COUNTER (TC)
2.1 Funes
Medio de freqncia, contagem de eventos, medio de intervalos,
gerao de pulso, cronometragem de delay e PWM.
2.2 Descrio
O processador possui seis temporizadores de 16bits divididos em dois
blocos, cada um contendo trs canais de temporizadores que operam de modo
idntico. Cada canal de temporizador possui trs entradas de clock externo,
cinco internos e duas entrada/sada de multi propsitos que podem ser
configuradas pelo usurio. Os canais de temporizador possuem um sinal de
interrupo que pode ser programado para gerar uma interrupo.
Cada bloco de temporizador possui dois registradores globais que atuam nos
trs canais de temporizador, o Block Control Register e Block Mode Register.
2.3 Funcionamento
O valor do contador incrementado a cada borda positiva do clock de
entrada. Quando o contador atinge 0xFFFF (valor mximo, dado que 16bits)
e passa para 0x0000 ocorre o overflow e o bit COVFS do Status Register
setado. O valor atual do contador pode ser acessado por meio da leitura do
registrador TC_CV. O contador pode tambm ser resetado por trigger.

2.4 Modos de operao do canal do temporizador
4

O modo do temporizador programado no bit WAVE do registrador TC
Mode Register. Os dois modos possveis so descritos na sequncia.
2.4.1 Modo captura
O parmetro WAVE do TC_CMR deve estar removido, resetado. Este
modo utilizado para realizar medies dos sinais considerados como entrada.
2.4.2 Modo forma de onda
O parmetro WAVE do TC_CMR deve estar setado. Este modo
permite que o canal temporizador gere um ou dois sinais PWM com a
mesma freqncia e duty cicles diferentes, ou gerar diferentes tipos
pulsos.
2.5 Trigger
Existem trs tipos de triggers comuns a ambos modos de operao do
temporizador, e um quarto trigger disponibilizado em cada modo.
2.5.1 Triggers comuns aos modos
- Software: cada canal tem um trigger por software que pode ser
disponibilizado ao setar SWTRG do registrador TC_CCR.
- Sincronia: tem o mesmo efeito do trigger por software. O sinal SYNC
(sinal de sincronia disponvel em todos os canais) so ativados
simultaneamente ao setar-se SYNC no Block Control Register (TC_BCR).
- Comparao do RC: RC implementado em cada canal triga quando
o valor do contador se iguala ao valor RC. CPCTRG deve ser setado no
Control Mode Register (TC_CMR).
2.5.2 Trigger exclusivo
Cada canal pode ser configurado para utilizar um sinal de trigger
externo. No modo captura, este sinal pode ser escolhido entre TIOA e TIOB.
No modo forma de onda, este sinal pode ser programado em TIOB, XC0, XC1
ou XC2. ENETRG do registrador TC_CMR deve ser setado para que o sinal
de trigger externo seja habilitado. importante ressaltar que o trigger externo,
caso utilizado, deve garantir que seus pulsos durem mais que o clock do
sistema (MCK) para ser detectado.

2.6 Registradores pertinentes
- TC Block Control Register (TC_BCR)
5

Registrador do tipo write-only (apenas escrita), possui apenas o
parmetro SYNC. Permite que os trs canais temporizadores do bloco sejam
iniciados simultaneamente.
- TC Block Mode Register (TC_BMR)
Registrador do tipo read/write, possui trs parmetros utilizados para
selecionar o clock externo em cada canal temporizador.
- TC Channel Control Register (TC_CCR)
Registrador do tipo read/write, responsvel por habilitar e desabilitar o
clock bem como o trigger por software.
- TC Channel Mode Register: Capture Mode (TC_CMR, WAVE = 0)
Registrador do tipo read/write, responsvel pela seleo da freqncia
do clock, funes especficas como a burst que quando habilitada valida o
clock apenas quando um sinal externo estiver alto (1). . Outras funes como
parada do clock quando RB for carregado, desabilitao do clock quando RB
for carregado, seleo da borda de deteco do trigger externo, seleo de do
trigger externo em TIOA ou TIOB, habilitar comparador de trigger e
registradores de captura RA e RB, carregados com o valor do contador quando
um evento programado ocorrer no sinal TIOA.

Figura 1 - Seleo do clock
Fonte - Atmel, AT91M55800A Datasheet (p.143, 2011).

- TC Channel Mode Register: Waveform Mode (TC_CMR, WAVE = 1)
6

Registrador do tipo read/write, responsvel pela seleo da freqncia
do clock, funes especficas como a inverso de clock (TC_CLKI), o que
possibilita a contagem em bordas opostas do clock e funo burst. Outras
funes como parada do clock quando RB for comparado, desabilitao do
clock quando RB for comparado, seleo da borda de deteco do trigger
externo, seleo de do evento externo, habilitao do comparador de trigger ,
registradores de comparao e relacionados ao acionamento do trigger.
- TC Counter Value Register (TC_CVR)
Contm o valor do contador em tempo real.
- TC Register A (TC_RA)
Registrador do tipo apenas leitura se o contador estiver no modo captura
e leitura e escrita se estiver no modo forma de onda. Contm o valor
registradores A em tempo real.
- TC Register B (TC_RB)
Registrador do tipo apenas leitura se o temporizador estiver no modo
captura e leitura e escrita se estiver no modo forma de onda. Contm o valor
registradores B em tempo real.
- TC Register C (TC_RC)
Registrador do tipo leitura e escrita. Contm o valor registradores C em
tempo real.
- TC Status Register (TC_SR)
Registrador do tipo read/write, agrega diversos parmetros que
descrevem o estado atual do temporizador e aes realizadas.
- TC Interrupt Enable Register (TC_IER)
Registrador do tipo escrita, responsvel por habilitar todas as
interrupes necessrias do temporizador.
- TC Interrupt Disable Register (TC_IDR)
Registrador do tipo escrita, responsvel por desabilitar todas as
interrupes necessrias do temporizador.
- TC Interrupt Mask Register (TC_IMR)
Registrador do tipo leitura, contm o status das interrupes habilitadas
ou no.

7

3. CONVERSOR D/A DIGITAL-TO-ANALOG CONVERTER (DAC)
3.1 Descrio
O processador AT91M55800A disponibiliza dois canais de conversores
DAC identicos, cada um com seu canal PDC
1
dedicado. Cada DAC possui dois
pinos de sada (DA0 e DA1) e fornecem um sinal de interrupo ao AIC -
Controlador de interrupes avanado (DA0IRQ e DA1IRQ). Os DACs
compartilham os mesmos pinos de fonte de alimentao analgica, referncia
analgica e referncia de entrada DAVREF.
A entrada digital convertida em tenso de sada por meio de uma
converso linear entre 0 e DAVREF. A tenso analgica de sada
determinada pela seguinte frmula:
|
.
|

\
|
=
1024
_ DOR DAC
DAVREF DA
Quando o registrador de sada de dados (DAC_DOR) carregado, uma
tenso analgica disponibilizada depois de aproximadamente 5
microssegundos. A transferncia de dados para o DAC iniciado escrevendo-
se em DAC_DHR (Data Holding Register) e este transferido para DAC_DOR
automaticamente dependendo do bit TRGEN do Mode Register (DAC_MR).
3.2 Modos de converso
A converso pode operar nos modos 8 ou 10bits, a escolha feita por
meio do bit RES do DAC_MR. No modo 8bit, o dado escrito em DAC_DHR
deslocado dois bits esquerda e os dois bits menos significativos so escritos
como 0. O bit RES afeta a maneira com que ocorre a transferncia pelo PDC,
no modo 8bit um byte transferido e no modo 10bit um half-word transferido.
3.3 Seleo do trigger
A converso acionada no momento em que dados so carregados em
DAC_DHR e TTRGEN do registrador DAC_MR 0. Se TTRGEN estiver
setado, um trigger selecionado pelo TTRGSEL entre as sadas TIOA do
temporizador. Neste caso o canal correspondente do temporizador deve estar
programado no modo forma de onda e a cada momento em que o DAC

1
O controlador perifrico de dados (PDC) do AT91M55800A um perifrico on-chip de 10 canais que
transfere dados entre a USARTs/SPI e os chips de memria sem a interveno do processador. O PDC
remove responsabilidade do processador de gerenciar as interrupes, evitando assim reduo do clock.
8

detectar a borda de subida da sada do temporizador transferir o dado de
DAC_DHR para DAC_DOR, realizando assim a converso.
3.4 Registradores pertinentes
- DAC Control Register (DAC_CR)
Registrador de escrita, possui apenas o parmetro SWRST (software
reset), cuja finalidade de efetuar um trigger por software que a funo do
DAC seja realizada.
- DAC Mode Register (DAC_MR)
Registrador de escrita e leitura, possui os parmetro TTRGEN,
TTRGSEL e RES j explicado nos tpicos 2.2 e 2.3.
- DAC Data Holding Register (DAC_DHR)
Registrador de escrita e leitura, armazena o dado a ser convertido que
ser transferido para DAC_DOR para que a converso seja realizada. Caso
RES esteja setado, o dado escrito em DAC_DHR ser deslocado dois bits
esquerda.
- DAC Output Register (DAC_DOR)
Registrador de leitura, recebe o dado a ser convertido j em seu formato
final. Todos os bits no significativos so lidos como 0.
- DAC Status Register (DAC_SR)
Registrador do tipo leitura, indica quando o dado est pronto para a
converso.
- DAC Interrupt Enable Register (DAC_IER)
Registrador do tipo escrita, responsvel por habilitar a interrupo no
momento em que o dado estiver pronto para a converso.
- DAC Interrupt Disable Register (DAC_IDR)
Registrador do tipo escrita, , responsvel por desabilitar a interrupo
criada para converso dos dados.
DAC Interrupt Mask Register (DAC_IMR)
Registrador do tipo leitura, contm o status da interrupo habilitada ou
no.



9

4. CONCLUSO
A pesquisa realizada obteve sucesso, pois houve entendimento das
funes temporizadores e conversores D/A . As descries de funes e
registradores foi realizada de modo que pude-se entender seu objetivo, no
aprofundando, portanto, em todos os detalhes expostos no datasheet como o
significado de cada parmetro de cada registrador quando setado ou
resetado, foi entendido que no havia necessidade de tamanho
detalhamento. O datasheet das caractersticas eltricas do processador, citado
no datasheet original como leitura complementar, foi enriquecedor,
principalmente quanto a especificaes das caractersticas do conversor D/A.
10


5. REFERNCIAS
- Atmel AT91M55800A datasheet 2011. Disponvel em: <
http://www.arm.com/>
- Atmel AT91M55800A Electrical Characteristics datasheet 2011.
Disponvel em: < http://www.arm.com/>