Support du cours : Systèmes Logiques

Elaborée par: Lamia Tounsi

Lamia.tounsi@fss.usf.tn

Pour la filière: 1ère année PISI/LSI/LISI

2023-2024

1
Chapitre 3: Circuits Combinatoires

1. Objective
2. Définition
3. Le Décodeur - Le Codeur – Le Transcodeur
4. Le Multiplexeur – Le Démultiplexeur
5. L’Additionneur
6. Le Comparateur

2
1. Objectif
•Apprendre la structure de quelques circuits combinatoires souvent utilisés
(multiplexeur et démultiplexeur, codeur et décodeur, comparateur, demi
additionneur, additionneur complet,……..).
• Apprendre comment utiliser des circuits combinatoires pour concevoir d’autres
circuits plus complexes.

2. Définition
Un circuit logique est combinatoire si et seulement si l’état de la sortie à
chaque instant ne dépend que de l’état du mot d’entrée à cet instant. Dans ce
cas, la fonction f est indépendante du temps et l’on a :
S= f (E)

Pour chaque nouvelle combinaison des entrées, on a une nouvelle

combinaison de la sortie qui n’a rien à avoir avec la précédente.

3
3. Le Décodeur – Le Codeur – Le Transcodeur
3.1 Définition
Le décodeur, le codeur et le transcodeur sont des circuits transformant une
information présente en entrée sous une forme donnée (code 1) en la même
information en sortie mais sous une autre forme (code 2)

n n n1 n2
≤2n ≤2n

Décodeur Codeur Transcodeur

Sorties > Entrées Sorties <Entrées Soties # Entrées
Remarque: des fois d’autres signaux à part les entrées sorties principales sont
présents au niveau de ces circuits tels que Sel (sélection) et Val (validation).
Sel

Sorties
Entrées
Code 2
Code 1

Val 4
3.2 Le Décodeur
Le Décodeur : C’est un circuit qui sert à détecter la présence d’une
combinaison spécifique de bits (code) à ses entrées et de l’indiquer par un
niveau spécifique de sortie.

n
n entrées ≤ 2n sorties possibles

Pour chacune des combinaisons possibles des entrées, une seule ligne de
sortie est validée (active) à la fois. Le décodeur est appelé aussi sélecteur de
sortie.

Remarque: Certains décodeurs n’utilisent pas toute la gamme des 2n

combinaisons possibles. Par exemple Décodeur DCB-décimal (on utilise
uniquement 10 combinaisons parmi les 16 possibles).

5
• Exemple de Décodeur Equations de sortie:
:
Décodeur 2-4 (2 entrées - 4 sorties) 𝑆0 =…………
𝑆1 =…………
S0 𝑆2 =…………
e0 S1 𝑆3 =…………
e1 e0 V(Validation)
e1 Décodeur S2

S3 S0

S1
Logigramme: S2

e1 e0 Sortie S3
Table de Vérité :
0 0 ,,,,,,

0 1 ,,,,,,,

1 0 ,,,,,,,,

1 1 ,,,,,,,,

49
Exemple 2: soit le décodeur 38

Equations de sortie:
S0
S1 𝑆0 =………… 𝑆4 =…………
e0 S2 𝑆5 =…………
S3 𝑆1 =…………
e1 S4
e2 S5
𝑆2 =………… 𝑆6 =…………
S6 𝑆3 =………… 𝑆7 =…………
S7

Question: Est ce qu' on peut réaliser un décodeur 3/8 avec des de

codeurs 2/4 , si oui tracer le circuit correspondant

7
3.3 Le Codeur
Le Codeur : c’est un circuit qui produit l’opération inverse du décodage. Le
codeur reçoit un niveau valide à l’une de ses entrées, un chiffre décimal par
exemple et le convertit en une sortie codée. On peut aussi coder différents
symboles et caractères d’alphabet.

n
Entrées possibles ≤2n Sorties

Exemple : codeur binaire (décimal vers le binaire) : 104

E0
Si E6= 1 et les autres Ei=0 alors le codeur
E1 A0 affiche: (A3 A2 A1 A0) = (0110)
E2 A1
A2
A3
E9
8
4. Le Multiplexeur – Le Démultiplexeur
4.1 Le Multiplexeur
Le Multiplexeur (sélecteur de données) est un circuit qui permet
d’acheminer les informations numériques de plusieurs sources sur une
seule ligne afin de les transmettre vers une destination commune.
L’aiguillage de l’entrée de données qui nous intéresse sur la sortie est
commandé par les entrées de sélection.

e1 Multiplexeur

2n entrées
. s 1sortie
de données
n
.
e2

c1 cn

n entrées de sélection 8
4.1 Multiplexeur
Exemple :Soit le multiplexeur à 2 entrées de données qui nécessite une seule
entrée de sélection:. Mux 21

L’équation de sortie est la suivante : s  c e 0  c e1

Qu’on peut représenter par le logigramme suivant :
e0 e1 c c

10
4.2 Le Démultiplexeur
Le Démultiplexeur (répartiteur de données) est un circuit qui permet de faire
l’opération inverse du multiplexeur ; il transmet une information binaire issue
d’une seule entrée de données aux différentes lignes de sortie, la ligne de
sortie étant sélectionnée par les entrées de sélection.

Démultiplexeur s1

1 Entrée de e . 2n Sorties de
données
.. données

s2 n

c1 cn

n Entrées de sélection

11
4.2 Le Démultiplexeur
Exemple : Soit le démultiplexeur à 4 sorties avec deux entrées de sélection.:
Démux 1 4
Les équations des sorties :

𝑠0 = 𝑒𝑐2 𝑐1
𝑠1 = 𝑒𝑐2 𝑐1
𝑠2 = 𝑒𝑐2𝑐1
𝑠3 = 𝑒𝑐1 𝑐2
Qu’on peut représenter par le logigramme suivant :
c2 c 2 c1 c1 e

s0

s1

s2

s3
12
4. Multiplexeur – Le Démultiplexeur
Remarque : Le multiplexeur et le démultiplexeur peuvent être utilisés pour la
synthèse des équations logiques complexes.
Exemple : soit à réaliser avec un multiplexeur la fonction suivante :

f (a,b,c,) a c  ab  a b c  a b c  a b c  a b c

C’est une fonction à trois variables, il faudra par exemple un multiplexeur

avec trois entrées de sélection

13
5. L’additionneur
Le principe d’additionner deux nombres binaires consiste à effectuer
l’opération colonne par colonne (c’est à dire poids par poids) et reporter les
retenues éventuelles dans les colonnes suivantes.
- Demi additionneur 1 bit : Le demi additionneur, consiste à faire l’addition de
deux nombres de 1 bit chacun (a et b) sans tenir compte de la retenue
précédente. Le résultat sera sur deux bits; un pour la somme (S) l’autre (R)
pour la retenue.
a. R
Demi
b. additionneur S

Table de vérité
Une solution possible pour le demi additionneur
a b S R S ab R a b
0 0 0 0
a R
0 1 1 0 R a
b
1 0 1 0 b ½
S
1 1 0 1 S
14
 5. L’additionneur
- Additionneur complet 1 bit : L’additionneur complet, consiste à faire
l’addition de deux nombres de 1 bit chacun (a et b) en tenant compte de la
retenue précédente ( r ) . Le résultat sera sur deux bits; un pour la somme (S)
l’autre (R) pour la retenue.

a. R
b. r L’additionneur S

Une solution possible pour réaliser l’additionneur complet consiste à mettre

deux demi additionneurs en cascade :

R  ab  r a  b  S  abr

a
b
½
R

½
r S
15
5. L’additionneur
Additionneur complet n bits : Pour réaliser l’addition de deux nombres de n
bits chacun, il faut mettre en cascade n additionneurs complet 1bit:

 Σn bits=n Σ 1bit

Exemple : pour additionner deux nombres de 4 bits A (a3a2a1a0) et B

(b3b2b1b0), on va mettre 4 additionneurs 1 bit en cascade.

a3 b3 a2 b2 a1 b1 a0 b0
0
a b r a b r a b r a b r

   
R S R S R S R S

S3 S2 S1 S0

16
6. Le Comparateur
Pour deux mots binaires de n bits, le comparateur indique la position relative
d’un mot A par rapport à un mot B, il fournit généralement trois sorties : S si
A>B, I si A<B et E si A=B.

An-1……………………....A1 A0

S (A>B)
Comparateur E (A=B)
I (A<B)

Bn-1……………………….B1 B0

La comparaison se fait toujours bit par bit et en commençant par le bit de
poids le plus fort.

17
6. Le Comparateur
Mise en cascade: des comparateurs de deux mots de n bits peuvent être mis
en cascade pour réaliser un comparateur de plus grande capacité

Ei = (A=B).Ei-1
Si = A>B + (A=B) .Si-1
Ii = A<B + (A=B) .Ii-1
Exemple: Réaliser un comparateur de mots de 6 bits en utilisant un
comparateur 4 bits et un comparateur 2bits.
18