Université de Bordj Bou Arreridj

Faculté des Sciences et de la Technologie

Département d’Electronique
MCIL2
Systèmes à Microprocesseurs
Série de Travaux Dirigés N° 4
Exercice N° 1
- Quel est le rôle des lignes du microprocesseur 8086 : 𝑀/𝐼𝑂, 𝑁𝑀𝐼, 𝐼𝑁𝑇𝑅, 𝐴𝐿𝐸, 𝑅𝐷, 𝑊𝑅, 𝐷𝐸𝑁, 𝐷𝑇/𝑅, 𝐵𝐻𝐸
- Définir le registre IP, le registre d’état et les flags CF, SF, OF, et ZF
- Comment peut-on obtenir le bus d’adresses à partir du bus multiplexé ?
- Comment peut-on obtenir le bus de données à partir du bus multiplexé ?
Exercice N° 2
Faire le schéma de connexion à un 8086 d’une mémoire composée de 6 boîtiers de 64Ko. Quel est le nombre
maximum de ces boîtiers mémoire qu’on peut connecter à un 8086 ?
Exercice N° 3
- Soient deux boîtiers mémoire de 64 KO chacun, représenter clairement comment peut-on les relier à
microprocesseur 8086 à partir de l’adresse C0000h. Donner l’adresse de la dernière case mémoire.
- Soient deux boîtiers mémoire de 128 KO chacun, représenter clairement comment peut-on les relier à
microprocesseur 8086 à partir de l’adresse C0000h. Donner l’adresse de la dernière case mémoire.
Exercice N° 4
Soient quatre (4) boîtiers mémoire de 4 KO chacun connectés à un microprocesseur 8086.
- Déterminer les adresses de début et de fin de chaque boîtier mémoire si le premier boitier est à l’adresse 0 ;
- Donner alors les équations logiques des lignes de sélection de ces 4 boîtiers ;
- Donner les adresses des 4 boitiers dans le cas où la dernière adresse du dernier boîtier correspond à la
dernière adresse de l’espace d’adressage ;
- Ecrire alors les équations des lignes de validation. (Les adresses des boîtiers mémoire sont successives)
Exercice N° 5
Soient quatre boîtiers mémoire de 128 KO chacun. On désire exploiter ces boîtiers de telle sorte qu’ils occupent les
dernières adresses de l’espace d’adressage d’un microprocesseur 8086.
- Représenter clairement un schéma de connexion à un microprocesseur 8086
- Déterminer les adresses de début et de fin pour chaque boîtier
- Ecrire les équations du décodage d’adresse (chaque boîtier dispose d’une ligne CS active à l’état bas)
Exercice N° 6
Soit un microprocesseur 8086 auquel sont connectés les quatre boîtiers mémoires B1, B2, B3 et B4.

- Donner, en hexadécimal, l’adresse de début et l’adresse de fin, de chacun de ces boîtiers mémoire.
- Indiquer les boîtiers mémoire dans lesquels se trouvent les cases mémoire suivantes :
Octet d’adresse : 1F57 h
Octet d’adresse : 3F56 h
Mot (16 bits) d’adresse : 1F56 h
Mot d’adresse : 7F56 h
Exercice N° 7
- Le contenu de la case mémoire 0C0020h est 0C7h, celui de la case 0C0021h est 15h. Quel est le mot mémoire
(de 16 bits) qui peut être lu à l’adresse 0C0020h ?
- Quelle est la valeur de l’offset de l’adresse physique 0B257Ch si le contenu du registre segment est 0A300h ?
Exercice N° 8
Dans un microprocesseur 8086, une adresse physique AP1 égale à 5A230h pour une valeur du registre (CS) égale à
5200h. Quelle serait la valeur de l’adresse physique AP2 si le contenu de (CS) devenait égal à 7800h ?
Département d’Electronique / MCIL2 / Systèmes à Microprocesseurs
Solutions des Exercices de la Série de Travaux Dirigés N° 4
Exercice N° 1
Se référer au cours.
Exercice N° 2
Schéma de connexion à un 8086 d’une mémoire composée de 6 boîtiers de 64KO :
16
D15-D0
8 8
D7-D0 D15-D8

D15-D0 D7-D0 D7-D0

A0
A16-A1 A16-A1 A15-A0 A16-A1 A15-A0
64 KO 64 KO
A17
A18
A19 A17 A17
A18 A18
Microprocesseur A19 CS A19 CS
A0 BHE
8086 M/IO M/IO

8 8
D7-D0 D15-D8
BHE
D7-D0 D7-D0

A16-A1 A15-A0 A16-A1 A15-A0

64 KO 64 KO

A17 A17
A18 A18
A19 CS A19 CS
A0 BHE
M/IO M/IO

8 8
D7-D0 D15-D8

D7-D0 D7-D0

A16-A1 A15-A0 A16-A1 A15-A0

64 KO 64 KO

A17 A17
A18 A18
A19 CS A19 CS
A0 BHE
M/IO M/IO

- Le nombre maximum est 16, 8 boitiers (512 KO) en banque paire et 8 boitiers (512 KO) en banque impaire.
Exercice N° 3
• L’adresse C0000h signifie A19A18A17A16 = (1100)2, une mémoire de 64KO a 16 lignes d’adresses reliées aux lignes de
̅̅̅̅̅̅ sont utilisées pour le décodage des banques paires et impaires.
A1 à A16 du 8086. Les lignes A0 et 𝐵𝐻𝐸
- Schéma de connexion à microprocesseur 8086 de deux boîtiers mémoire de 64 KO, à partir de l’adresse C0000h :
16
D15-D0
8 8
D7-D0 D15-D8

D15-D0 D7-D0 D7-D0

A0
A16-A1 A16-A1 A15-A0 A16-A1 A15-A0
64 KO 64 KO
A17
Microprocesseur A18
8086 A19 A17 A17
A18 CS A18 CS
A19 A19
A0 BHE

BHE
- La dernière case correspond à A16...A1=1…1 (16 lignes d’adresses), alors la dernière adresse est DFFFE h sur le boitier
pair et DFFFF h sur le boitier impair.
• Une mémoire de 128KO a 17 lignes d’adresses reliées aux lignes de A1 à A17 du 8086. Les lignes A0 et ̅̅̅̅̅̅𝐵𝐻𝐸 sont
utilisées pour le décodage des banques paires et impaires.
- Schéma de connexion à microprocesseur 8086 de deux boîtiers mémoire de 128 KO, à partir de l’adresse C0000h :
16
D15-D0
8 8
D7-D0 D15-D8

D15-D0 D7-D0 D7-D0

A0
A17-A1 A17-A1 A16-A0 A17-A1 A16-A0
128 KO 128 KO

Microprocesseur A18
8086 A19
A18 A18
A19 CS A19 CS
A0 BHE

BHE

- La dernière case correspond à A17...A1=1…1 (17 lignes d’adresses), alors la dernière adresse est FFFFE h sur le boitier
pair et FFFFF h sur le boitier impair.
Exercice N° 4
- Adresses de début et de fin des boîtiers mémoire (premier boitier est à l’adresse 0) :
Boîtiers A19A18A17A16A15A14A13A12A11A10A09A08A07A06A05A04A03A02A01A00 Adresses (h)
Début 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00000h
B1
Fin 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 01FFEh
Début 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 00001h
B2
Fin 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 01FFFh
Début 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 02000h
B3
Fin 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 03FFEh
Début 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 02001h
B4
Fin 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 03FFFh

- Equations logiques des lignes de sélection des 4 boîtiers :

𝐶𝑆1 = 𝐴19 + 𝐴18 + 𝐴17 + 𝐴16 + 𝐴15 + 𝐴14 + 𝐴13 + 𝐴0 + ̅̅̅̅̅̅̅
̅̅̅̅̅ 𝑀/𝐼𝑂̅̅̅
̅̅̅̅̅ 𝐵𝐻𝐸 + ̅̅̅̅̅̅̅
𝐶𝑆2 = 𝐴19 + 𝐴18 + 𝐴17 + 𝐴16 + 𝐴15 + 𝐴14 + 𝐴13 + ̅̅̅̅̅̅ 𝑀/𝐼𝑂̅̅̅
̅̅̅̅̅ = 𝐴19 + 𝐴18 + 𝐴17 + 𝐴16 + 𝐴15 + 𝐴14 + 𝐴13
𝐶𝑆3 ̅̅̅̅̅̅̅
̅̅̅̅̅ + 𝐴0 + 𝑀/𝐼𝑂 ̅̅̅
̅̅̅̅̅ = 𝐴19 + 𝐴18 + 𝐴17 + 𝐴16 + 𝐴15 + 𝐴14 + 𝐴13
𝐶𝑆4 ̅̅̅̅̅ + 𝐵𝐻𝐸 ̅̅̅̅̅̅̅
̅̅̅̅̅̅ + 𝑀/𝐼𝑂̅̅̅

- Adresses des 4 boitiers dans le cas où la dernière adresse du dernier boîtier correspond à la dernière adresse de
l’espace d’adressage :
Boîtiers A19A18A17A16A15A14A13A12A11A10A09A08A07A06A05A04A03A02A01A00 Adresses (h)
Début 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 FC000h
B1
Fin 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 FDFFEh
Début 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 FC001h
B2
Fin 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 FDFFFh
Début 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 FE000h
B3
Fin 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 FFFFEh
Début 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 FE001h
B4
Fin 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFFh
- Equations des lignes de validation (Adresses des boîtiers mémoire successives) :
𝐶𝑆1 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅ 𝐴19. 𝐴18. 𝐴17. 𝐴16. 𝐴15. 𝐴14. ̅̅̅̅̅ 𝐴13. ̅̅̅̅
𝐴0. 𝑀/𝐼𝑂 ̅̅̅
̅̅̅̅̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐶𝑆2 𝐴19. 𝐴18. 𝐴17. 𝐴16. 𝐴15. 𝐴14. 𝐴13 ̅̅̅̅̅. ̅̅̅̅̅̅
𝐵𝐻𝐸 . 𝑀/𝐼𝑂 ̅̅̅
̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐶𝑆3 = 𝐴19. 𝐴18. 𝐴17. 𝐴16. 𝐴15. 𝐴14. 𝐴13. 𝐴0. 𝑀/𝐼𝑂 ̅̅̅̅ ̅̅̅
̅̅̅̅̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐶𝑆4 𝐴19. 𝐴18. 𝐴17. 𝐴16. 𝐴15. 𝐴14. 𝐴13. ̅̅̅̅̅̅ 𝐵𝐻𝐸 . 𝑀/𝐼𝑂 ̅̅̅

Exercice N° 5
- Schéma de connexion de 4 boitiers mémoire de 128KO sur les dernières adresses d’un microprocesseur 8086
16
D15-D0
8 8
D7-D0 D15-D8

D15-D0 D7-D0 D7-D0

A0
A17-A1 A17-A1 A16-A0 A17-A1 A16-A0
128 KO 128 KO

A18
A19
A18 A18
Microprocesseur A19 CS1 A19 CS2
A0 BHE
8086
8 8
D7-D0 D15-D8
BHE
D7-D0 D7-D0

A17-A1 A16-A0 A17-A1 A16-A0

128 KO 128 KO

A18 A18
A0
A19 CS3 A19 CS4
BHE

- Adresses de début et de fin pour chaque boîtier

Boîtiers A19A18A17A16A15A14A13A12A11A10A09A08A07A06A05A04A03A02A01A00 Adresses (h)
Début 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 80000h
B1
Fin 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 BFFFEh
Début 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 80001h
B2
Fin 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 BFFFFh
Début 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C0000h
B3
Fin 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 FFFFEh
Début 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 C0001h
B4
Fin 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFFh

- Equations des lignes de validation

𝐶𝑆1 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅ 𝐴19. ̅̅̅̅̅
𝐴18. ̅̅̅̅
𝐴0
̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅ ̅̅̅̅̅̅
𝐶𝑆2 = 𝐴19. 𝐴18. 𝐵𝐻𝐸
𝐶𝑆3 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅ 𝐴19. 𝐴18. ̅̅̅̅
𝐴0
̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅
𝐶𝑆4 = 𝐴19. 𝐴18. 𝐵𝐻𝐸
Exercice N° 6
Un microprocesseur 8086 auquel sont connectés les quatre boîtiers mémoires B1, B2, B3 et B4 :

- Adresses en hexadécimal de début et de fin de chacun des boîtiers mémoire :

Boîtiers A19A18A17A16A15A14A13A12A11A10A09A08A07A06A05A04A03A02A01A00 Adresses (h)
Début 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00000h
B1
Fin 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1FFFEh
Début 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 00001h
B3
Fin 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFFh
Début 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 20000h
B2
Fin 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 3FFFEh
Début 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 20001h
B4
Fin 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFFh

- Boîtiers mémoire dans lesquels se trouvent les cases mémoire :

- Octet d’adresse 1F57 h dans B3
- Octet d’adresse 3F56 h dans B2
- Mot (16 bits) d’adresse 1F56 h dans B1 et B3 : 1F56 h dans B1 et 1F57 h dans B3
- Mot d’adresse 7F56 h ne se trouve dans aucun des quatre boitiers.

Exercice N° 7
- (0C0020h) = 0C7h, (0C0021h) =15h, le mot mémoire de 16 bits d’adresse (0C0020h) = 15C7h : Règle de Little Endian.
- offset = Adresse Physique - Segment x16 ; offset = 0B257C h – 0A3000h = 0F57Ch

Exercice N° 8
- AP1 = 5A230h = CSx16 + offset = 52000h + offset  offset = 5A230h - 52000h = 8230h
- AP2 = CSx16 + offset = 7800h x10h + 8230h = 78000h + 8230h = 80230h