Podstawy Technologii Komputerowych

dr inż. Krzysztof MURAWSKI

mgr inż. Józef TURCZYN
Tel.: 6837752, E-mail: k.murawski@ita.wat.edu.pl

1
Skale scalenia układów elektronicznych.
> układy SSI, MSI, LSI, VLSI, GLSI <

2
© K. MURAWSKI, J. TURCZYN
Liczba bramek w pojedynczym ukł. scalonym
Prawo Moore'a dla krzemu

1.000.000 1.000.000
GLSI
100.000 100.000
10.000 VLSI 10.000
Si GaAs

1000 LSI 1000

100 MSI 100

10 SSI 10

1960 1980 2000

1970 1990
Liczba elementów w największych dla danego roku ukł. scalonych podwaja się w ciągu
roku. (1975 rok). 3
© K. MURAWSKI, J. TURCZYN
 Prognozy – przyszłość czy przeszłość ?

Transistor feature size: the minimum size of a transistor

4
© K. MURAWSKI, J. TURCZYN
 Układ scalony od środka
Przewodność cieplna obudowy Materiał obudowy ściśle
ogranicza wzrost temperatury układu. przylega do wyprowadzeń.

Położenie półprzewodnika uniemożliwia Wykonanie końcówek umożliwia

powstawanie zwarć wewnętrznych. montaż automatyczny.

Jednolita obudowa
podtrzymuje druty łączące. Końcówka 14

Wyprowadzenia są silnie
związane z obudową. Zgrubienia końcówek utrzymują
obudowę ponad płytką montażową,
zapewniając wentylację i eliminując
wilgoć.
Końcówka 7

Szkielet metalowy ułatwiający

Końcówka 8
rozpraszanie ciepła. 5
© K. MURAWSKI, J. TURCZYN
Układy scalone - przykłady oznaczeń
Oznaczenia układów TTL:
UCY7400 – Standard TTL – oznaczenie polskie;
SN7400 – Standard TTL – oznaczenie Texas Instr;
SN74L00 – Low Power TTL;
SN74S00 – Shotky TTL;
SN74LS00 – Low Power Shotky TTL;
SN74F00 – Fast TTL;
SN74ALS00 – Advanced LS TTL;
SN74AS00 – Advanced Shotky.
Oznaczenia układów CMOS:
B – Buffered;
HCMOS – High CMOS;
FACT – Fairchild Advanced CMOS Technology;
ACL – Advanced CMOS Logic;

6
© K. MURAWSKI, J. TURCZYN
 Moc rozpraszana i czasy propagacji
tP
[ns]
100 4000B

HCMOS TTL-LS TTL

10
5 FACT
TTL-ALS
4 ACL TTL-S
3 ECL(10k)
2 TTL-AS
ECL(10kH)
1
ECL(100k)
ECL(ECLIPS)

PD

[mW]
1 2 3 4 5 6 7 8 9 10 20 21
7
© K. MURAWSKI, J. TURCZYN
 Podstawowe funktory logiczne
Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
A B Y A
LUB Y = A+ B 0 0 0 B
Y A
Y
Suma (OR) 0 1 1 A B ≥1
Y
= A iB 1 0 1 B
1 1 1

Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
A B Y A
I Y = Ai B 0 0 0 B
Y A
Iloczyn (AND) 0 1 0 A
Y
B & Y

= A+B 1 0 0 B
1 1 1

8
© K. MURAWSKI, J. TURCZYN
 Podstawowe funktory logiczne
Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
A Y A Y
Negacja
NIE
(NOT) Y=A 0 1
A Y

1 0 A Y

Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
A B Y A
Y = A+ B Y A
Negacja lub-nie 0 0 1 B Y
B ≥1
sumy (NOR)
= AiB 0
1
1
0
0
0
A
Y
B
1 1 0
9
© K. MURAWSKI, J. TURCZYN
 Podstawowe funktory logiczne
Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
Y = Ai B A B Y A Y A
Negacja 0 0 1 B
iloczynu
I-NIE
(NAND) = A+B 0 1 1 A
Y
B & Y

1 0 1 B
1 1 0

Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
WYŁĄ Y = A ⊕ B
A B Y
Suma CZNIE 0 0 0
A A
- LUB = AB + AB Y
B =1
modulo 2 0 1 1 Y
B
(EXOR) 1 0 1
1 1 0
10
© K. MURAWSKI, J. TURCZYN
 Podstawowe funktory logiczne

Funkcja Tabela
Nazwa Ozn. Zapis stanów Symbole
WYŁĄC A B Y
Negacja ZNIE - Y = A ⊕ B 0 0 1 A
Y
A
B =1
Y
suma LUB - 0 1 0 B
NIE = AB + AB
modulo 2 1 0 0
(EXNOR)
1 1 1

11
© K. MURAWSKI, J. TURCZYN
Przykłady układów scalonych – UCY7400
Logika dodatnia: Y = AB

VCC
4kΩ 1.6kΩ 130Ω

T3

Vcc 4B 4A 4Y 3B 3A 3Y
D1 14 13 12 11 10 9 8
Y
T1 T2
A
B T4

1kΩ
D2 D3 1 2 3 4 5 6 7

1A 1B 1Y 2A 2B 2Y GND
GND

12
© K. MURAWSKI, J. TURCZYN
Przykłady układów scalonych – UCY7410
Logika dodatnia: Y = ABC

VCC
4kΩ 1.6kΩ 130Ω

T3

T1 D1
Vcc 1C 1Y 3C 3B 3A 3Y
Y
A T2 14 13 12 11 10 9 8

C T4
B
1kΩ
D2 D4
D3
GND
1 2 3 4 5 6 7

1A 1B 2A 2B 2C 2Y GND

13
© K. MURAWSKI, J. TURCZYN
 Przykłady układów scalonych – UCY7400
Logika dodatnia: Y = AB Charakterystyka przejściowa i poboru prądu

U0 ICC
[V] [mA]
VCC 4 20
4kΩ 1.6kΩ 130Ω ∆U O
= −1.6
3 15 ∆U I
T3

D1 2 10
Y
T1 T2
A ICC

U0
B T4
1 5

1kΩ
D2 D3 UI

GND 1 2 3 4
~ 0.65V ~ 1.3V

14
© K. MURAWSKI, J. TURCZYN
 Przykłady układów scalonych

http://www.ita.wat.edu.pl/users/kmuraw/PTK/scyd013.pdf
15
© K. MURAWSKI, J. TURCZYN
Podstawowe param. statyczne ukł. cyfrowych

Parametry i ich rekomendowane (zalecane) wartości.

SN5400 SN7400
Miano
MIN NOM MAX MIN NOM MAX
VCC Napięcie zasilania 4,5 5 5,5 4,75 5 5,25 [V]
Napięcie wejściowe
UIH 2 2 [V]
w stanie wysokim
Napięcie wejściowe
UIL 0,8 0,8 [V]
w stanie niskim
Prąd wyjściowy
IOH -0,4 -0,4 [ mA ]
w stanie wysokim
Prąd wyjściowy
IOL 16 16 [ mA ]
w stanie niskim
Temperatura otoczenia
TA -55 125 0 70 [ oC ]
podczas pracy układu

16
© K. MURAWSKI, J. TURCZYN
Podstawowe param. statyczne ukł. cyfrowych
Parametry i ich rekomendowane (zalecane) wartości.
SN5400 SN7400
Miano
MIN NOM MAX MIN NOM MAX
VIK VCC = MIN, II = -12mA -1,5 -1,5 [V]
VCC = MIN, UIL = 0.8V,
UOH 2,4 3,4 2,4 3,4 [V]
IOH = -0.4mA
VCC = MIN, UIH = 2V,
UOL 0,2 0,4 0,2 0,4 [V]
IOL = 16mA
II VCC = MAX, UI = 5.5V 1 1 [ mA ]
IIH VCC = MAX, UI = 2.4V 40 40 [ µA ]
IIL VCC = MAX, UI = 0.4V -1,6 -1,6 [ mA ]
IOS VCC = MAX -20 -55 -18 -55 [ mA ]
ICCH VCC = MAX, UI = 0.0V 4 8 4 8 [ mA ]
ICCL VCC = MAX, UI = 4.5V 12 22 12 22 [ mA ]
17
© K. MURAWSKI, J. TURCZYN
Podstawowe param. układów cyfrowych

18
© K. MURAWSKI, J. TURCZYN
Podstawowe param. układów cyfrowych
90% 90%
50% 50%
10% 10%

tTLH
tTHL
tPLH – Czas propagacji zmiany stanu z niskiego na wysoki;
tPHL – Czas propagacji zmiany stanu z wysokiego na niski;
tTLH, tr – Czas narastania zbocza sygnału;
tTHL, tf – Czas opadania zbocza sygnału.
19
© K. MURAWSKI, J. TURCZYN
Podstawowe param. układów cyfrowych
390 Obci enie
Ucc=+5V
bramki TTL

1
3
2

Gen 15p

GND OSC

A
A

B GND
B

90% 90%
50% 50%
10% 10%

tTLH
tTHL
20
© K. MURAWSKI, J. TURCZYN
Ogólne zasady oznaczeń układów scalonych

21
© K. MURAWSKI, J. TURCZYN
Ogólne zasady oznaczeń układów scalonych

22
© K. MURAWSKI, J. TURCZYN
Układy scalone – wymiary

Obudowa typu: DIP

(Plastic Dual In line Package)

23
© K. MURAWSKI, J. TURCZYN
Układy scalone – wymiary
Obudowa typu: DIP
(Plastic Dual In line Package)

24
© K. MURAWSKI, J. TURCZYN
Układy scalone – wymiary
Obudowa typu: SOP - Plastic Small Outline Package

25
© K. MURAWSKI, J. TURCZYN
 Układy scalone CMOS
Układ scalony 4007
U DD
14 2 11

. . .
. . .

P . P . P
. . .

13 1
6 3 10 12
8 5
. . .

N . N . N
. . .
. . .

7 4 9
U SS 26
© K. MURAWSKI, J. TURCZYN
 Inwerter CMOS

I DD
mA
Udd=+5V

..
.

..
.
.
. T1 .

. . T1 OSC
.

A
A F
A
.. .. A F
.. .. B GND
B

.
U DD = +5V
.
. T2 . T2
V UI
. V UI . UO
. UO Gen .

RL = 10 K C L = 200 pF
..

..
U SS
.. .. ..

27
© K. MURAWSKI, J. TURCZYN
 Bramka NAND - CMOS
(na układzie 4007)
14 2
Połączone równolegle .. .. Udd
. .
U DD . .

P P .
14 2 11
. .

1
13

..
.
.
.
.
.
.
.. F = AB
5
P P P

..
. .

. . . .

N .
13 1
6 3 10 12 3 A .
.
4
8 5

..
. . .
8
N N N

..
. .

. . . .
. . .
N .

6 B .
.
7 4 9
7
U SS

..
Uss

Połączone szeregowo

28
© K. MURAWSKI, J. TURCZYN
 Bramka NOR - CMOS
(na układzie 4007)
A .
. Udd
U DD Połączone szeregowo P .

.
14 2 11

. . .
. . . B .
.
P . P . P
P .
. . .
.

13 1
6 3 10 12
8 5 F=A+B
. . .

N . N . N
. .
. . .
. . . N . N .

. .
. .

7 4 9 Uss
U SS

Połączone równolegle
29
© K. MURAWSKI, J. TURCZYN
Rezystancja wyjściowa ROUT bramki CMOS
(BRAMKA NIE BUFOROWANA)

BRAMKA NIE BUFOROWANA VCC

A
1P
.
. Udd 1P
A=0
P .

.
R
2
B
B =1
.
. 2P
2P P .

.
R
2 F = A+ B
F=A+B
1N 2N ROUT = R
. .
1N 2N
N . N .

.
.
.
.
R R
Uss

GND
30
© K. MURAWSKI, J. TURCZYN
Rezystancja wyjściowa ROUT bramki CMOS
(BRAMKA NIE BUFOROWANA)

BRAMKA NIE BUFOROWANA VCC

A
1P
.
. Udd 1P
A=0
P .

.
R
2
B
B=0
.
. 2P
2P P .

.
R
2 F = A+ B
F=A+B
1N 2N ROUT = R
. .
1N 2N
N . N .

.
.
.
.
R R
Uss

GND
31
© K. MURAWSKI, J. TURCZYN
Rezystancja wyjściowa ROUT bramki CMOS
(BRAMKA NIE BUFOROWANA)

BRAMKA NIE BUFOROWANA VCC

A .
Udd 1P
1P
.

P .

.
A =1 R
B =1 2
B .
. 2P
2P P .

.
R
2 F = A+ B
F=A+B
1N 2N ROUT =
R
1N 2N 2
. .

N . N .

. .
. .

Uss
R R

GND
32
© K. MURAWSKI, J. TURCZYN
 Buforowana bramka NOR CMOS
BRAMKA BUFOROWANA Schemat ideowy
VCC

A
F A
F
B
Inwerter buforujący
wyjście, ROUT = R.
B

VSS
33
© K. MURAWSKI, J. TURCZYN
 Charakterystyki inwertera CMOS
Charakterystyka przejściowa i poboru prądu
UO T1 - nas. IDD
T2 - nas.
[V] [mA]
VCC T1 - nas.
UO T2 - n.n.

T1 (P) I DD

A F
UI UO T1 - n.n. T1 - n.n. T1 - zab.
T2 - zab. T2 - nas. T2 - n.n.
T2 (N)

UI
VSS U SS U TNU DD − U SS U TP U DD [V]
2
zab. – zablokowany; n.n. – nienasycony; nas. - nasycony 34
© K. MURAWSKI, J. TURCZYN
Podstaw. param. rodzin układów CMOS i TTL

35
© K. MURAWSKI, J. TURCZYN
 Parametry układów CMOS i TTL
istotne przy łączeniu

1) przy: UDD=5V, UOL = 0,4V → IOLmin = 1mA;

UDD=5V, UOH = 4,6V → IOHmin = 1mA.
36
© K. MURAWSKI, J. TURCZYN
Uwaga: „podobne” nie znaczy „takie same”

TTL CMOS
Vcc 4B 4A 4Y 3B 3A 3Y Vcc 3C 3B 3A 3Y 2Y 2A
14 13 12 11 10 9 8 14 13 12 11 10 9 8

SN7400 74000

1 2 3 4 5 6 7 1 2 3 4 5 6 7

1A 1B 1Y 2A 2B 2Y GND NC NC 1A 1B 1C 1Y GND

37
© K. MURAWSKI, J. TURCZYN
Uwaga: „podobne” nie znaczy „takie same”

TTL CMOS
Vcc 4B 4A 4Y 3B 3A 3Y Vcc 4B 4A 4Y 3Y 3B 3A
14 13 12 11 10 9 8 14 13 12 11 10 9 8

SN7400 74011

1 2 3 4 5 6 7 1 2 3 4 5 6 7

1A 1B 1Y 2A 2B 2Y GND 1A 1B 1Y 2Y 2A 2B GND

38
© K. MURAWSKI, J. TURCZYN