Instrucciones SLC500 Español

Manual de
referencia
Juego de
instrucciones de
SLC 500 y
MicroLogix 1000
(Nos. de cat. 1747-L511,
1747-L514, 1747-L524,
1747-L532, 1747-L541,
1747-L542, 1747-L543, y
controladores de boletn 1761)
Allen-Bradley
Informacin importante para el usuario
Debido a la variedad de usos de los productos descritos en esta publicacin, las
personas responsables de la aplicacin y uso de este equipo de control deben
asegurarse de que se hayan seguido todos los pasos necesarios para que cada
aplicacin y uso cumplan con todos los requisitos de rendimiento y seguridad,
incluyendo leyes, reglamentaciones, cdigos y normas aplicables.
Los ejemplos de ilustraciones, grficos, programas y esquemas mostrados, en esta
gua tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y
requisitos asociados con cualquier instalacin particular, Allen-Bradley no puede
asumir responsabilidad u obligacin (incluyendo responsabilidad de propiedad
intelectual) por el uso real basado en los ejemplos mostrados en esta publicacin.
La publicacin de Allen-Bradley SGI-1.1, Safety Guidelines for the Application,
Installation, and Maintenance of Solid State Control (disponible en la oficina de
Allen-Bradley local), describe algunas diferencias importantes entre equipos
transistorizados y dispositivos electromecnicos, las cuales deben tomarse en
consideracin al usar productos tales como los descritos en esta publicacin.
Est prohibida la reproduccin total o parcial de los contenidos de esta publicacin
de propiedad exclusiva sin el permiso escrito de Allen-Bradley Company, Inc.
En este manual hacemos anotaciones para advertirle sobre consideraciones de
seguridad:
Identifica informacin o prcticas o circunstancias que pueden producir
lesiones personales o incluso la muerte, daos materiales o prdidas
econmicas.
Las notas de Atencin le ayudan a:
identificar un peligro
evitar un peligro
reconocer las consecuencias
Nota Identifica informacin crtica para una correcta aplicacin y entendimiento
del productol.
SLC 500, SLC 5/01, SLC 5/02, SLC 5/03, SLC 5/04, MicroLogix, PanelView, RediPANEL, Dataliner, DH+,
Data Highway Plus son marcas comerciales de Allen-Bradley Company, Inc.
Gateway 2000 es una marca comercial de Gateway 2000, Inc.
VERSA es una marca comercial de Nippon Electric Co. Information Systems Inc.
Tabla de contenido
i
Tabla de contenido
Prefacio P-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Quin debe usar este manual P-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Propsito de este manual P-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contenido de este manual P-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Documentacin asociada P-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tcnicas comunes usadas en este manual P-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1 Instrucciones bsicas 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones del temporizador/contador 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones bsicas 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de bit 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de datos de salida y entrada (archivos O:0 e I:1) 13 . . . . . . . . . . . . . . . . . . . . . . .
Archivo de estado (archivo S2:) 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivo de datos de bit (B3:) 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de datos de temporizador y contador (T4: y C5:) 15 . . . . . . . . . . . . . . . . . . . . . .
Archivo de datos de control (R6:) 16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivo de datos enteros (N7:) 17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Examine si cerrado (XIC) 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Examine si abierto (XIO) 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Active la salida (OTE) 110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Enclavamiento de salida (OTL) y desenclavamiento de salida (OTU) 111 . . . . . . . . . . . . . . . .
Cmo usar OTL 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar OTU 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
OneShot Rising (OSR) 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir parmetros 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de temporizador 115 . . . . . . . . . . . . . . . . . . . . . . . . . .
Valor del acumulador (.ACC) 115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Valor preseleccionado (.PRE) 115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Base de tiempo 115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Precisin del temporizador 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Estructura de direccionamiento 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos de direccionamiento 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Temporizador a la conexin (TON) 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
Manual de referencia del juego de instruccin
ii
Uso de los bits de estado 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Temporizador a la desconexin (TOF) 119 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Temporizador retentivo (RTO) 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de los contadores 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Elementos del archivo de datos del contador 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Valor acumulado (.ACC) 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Valor preseleccionado (PRE) 124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Estructura de direccionamiento 124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos 125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo funcionan los contadores 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Conteo progresivo (CTU) 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Conteo regresivo (CTD) 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador de alta velocidad (HSC) 129 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin del contador de alta velocidad 129 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Elementos de datos del contador de alta velocidad 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin 132 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin Archivo 2
(consulta del bit DN en el programa principal) 133 . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin Archivo 3 (ejecucin de lgica HSC) 133 . . . . . . . . . . . . . . .
Restablecimiento (RES) 134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones bsicas del ejemplo de aplicacin de la perforadora de papel 135 . . . . . . . . . . . .
Cmo aadir archivo 2 135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo aadir el archivo 6 137 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Instrucciones de comparacin 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de comparacin 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones de comparacin 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de comparacin 22 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de direcciones de palabra indexadas 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de direcciones de palabra indirectas 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Igual (EQU) 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
No igual (NEQ) 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Menor que (LES) 24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Menor o igual que (LEQ) 24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mayor que (GRT) 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mayor o igual que (GEQ) 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
iii
Comparacin con mscara para igual (MEQ) 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir parmetros 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Prueba de lmite (LIM) 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Estado verdadero/falso de la instruccin 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin de instrucciones de comparacin en la perforadora de papel 29 . . . . . . .
Cmo iniciar una subrutina en archivo 7 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 Instrucciones matemticas 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones matemticas 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones matemticas 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones matemticas 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de las direcciones de palabra indexadas 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de las direcciones de palabra indirectas 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actualizaciones de los bits de estado aritmtico 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit de interrupcin por overflow, S:5/0 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cambios del registro matemtico S:13 y S:14 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso del archivo de datos de punto (coma) flotante (F:8) 35 . . . . . . . . . . . . . . . . . . . . . . . .
Aadir (ADD) 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actualizaciones de bits de estado aritmtico 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Restar (SUB) 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Adicin y sustraccin de 32 bits 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit de seleccin de overflow matemtico S:2/14 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de adicin de 32 bits 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multiplicar (MUL) 311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actualizaciones de los bits de estado aritmtico 311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cambios del registro matemtico, S:13 y S:14 311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Dividir (DIV) 312 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 312 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Divisin doble (DDV) 313 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Borrar (CLR) 314 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Raz cuadrada (SQR) 314 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo escalar con parmetros (SCP) 315 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
iv
Ejemplos de aplicacin 316 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 316 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 317 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Escala de datos (SCL) 318 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 318 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin 1 Conversin de una seal de entrada analgica de
4 mA20 mA en una variable de proceso PID 319 . . . . . . . . . . . . . . . . . . . . . . .
Cmo calcular la relacin lineal 320 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin 2 Cmo escalar una entrada analgica para controlar
una salida analgica 320 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo calcular la relacin lineal 321 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo calcular la relacin lineal desplazada 322 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Absoluto (ABS) 324 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir los parmetros 324 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Calcular (CPT) 325 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin 326 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Intercambio (SWP) 327 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Arco seno (ASN) 328 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Arco coseno (ACS) 329 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Arco tangente (ATN) 329 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Coseno (COS) 330 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Logaritmo natural (LN) 330 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Logaritmo a la base 10 (LOG) 331 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Seno (SIN) 331 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tangente (TAN) 332 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
v
X a la potencia de Y (XPY) 333 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones matemticas en el ejemplo de aplicacin de la perforadora de papel 334 . . . . . . .
4 Instrucciones de manejo de datos 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de manejo de datos 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones de manejo de datos 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Convertir en BCD (TOD) 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cambios del registro matemtico, S:13 y S:14 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Convertir de BCD (FRD) 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cambios del registro matemtico, S:13 y S:14 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Radianes en grados (DEG) 410 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Grados en radianes (RAD) 411 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir los parmetros 411 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actaulizaciones de los bits de estado aritmtico 411 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descodificar 4 a 1 de 16 (DCD) 412 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Codificar 1 de 16 a 4 (ENC) 413 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones para copiar el archivo (COP) y llenar el archivo (FLL) 415 . . . . . . . . . . . . . . . . .
Uso de COP 415 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir parmetros 415 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de FLL 417 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo introducir parmetros 417 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de mover y lgicas 419 . . . . . . . . . . . . . . . . . . . . . . . .
Uso de direcciones de palabra indexadas 419 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de direcciones de palabra indirectas 419 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
vi
Mover (MOV) 420 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mover con mscara (MVM) 421 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 422 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Y (AND) 423 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de verdad 423 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
O (OR) 424 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de verdad 424 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
O exclusivo (XOR) 425 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de verdad 425 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
No (NOT) 426 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de verdad 426 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Negar (NEG) 427 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actualizaciones de bits de estado aritmtico 427 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones FIFO y LIFO 428 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Efectos en el registro de ndice S:24 429 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Carga FIFO (FFL)
Descarga FIFO (FFU) 430 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Carga LIFO (LFL)
Descarga LIFO (LFU) 432 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de manejo de datos en el ejemplo de aplicacin de la perforadora de papel 434 .
Aadir el archivo 7 434 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 Instrucciones de flujo de programa 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de control de flujo de programa 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones de control de flujo de programa 52 . . . . . . . . . . . . . . . . . . . . . . . . .
Salto (JMP) y etiqueta (LBL) 53 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de JMP 53 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de LBL 54 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Saltar a subrutina (JSR), subrutina (SBR), y retornar (RET) 55 . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo anidar archivos de subrutina 55 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de JSR 56 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
vii
Uso de SBR 57 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de RET 57 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Restablecimiento de control maestro (MCR) 58 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin del procesador SLC 59 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Fin temporal (TND) 510 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Suspender (SUS) 511 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Entrada inmediata con mscara (IIM) 512 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 512 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Salida inmediata con mscara (IOM) 513 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 513 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Regenerar I/S (REF) 514 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de un procesador SLC 5/02 514 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de procesadores SLC 5/03 y SLC 5/04 514 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de control de flujo de programa en el ejemplo de aplicacin de la
perforadora de papel 515 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 Instrucciones especficas de aplicacin 61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones especficas de aplicacin 61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones especficas de aplicacin 62 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de desplazamiento de bit 63 . . . . . . . . . . . . . . . . . . . .
Cmo introducir los parmetros 63 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Efectos en el registro de ndice S:24 64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Desplazamiento de bit izquierdo (BSL)
Desplazamiento de bit derecho (BSR) 65 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de BSL 65 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de BSR 66 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones de secuenciador 68 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Efectos en el registro de ndice S:24 68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Aplicaciones que requieren ms de 16 bits 68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Salida de secuenciador (SQO)
Comparacin de secuenciador (SQC) 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de SQO 611 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de SQC 612 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Carga de secuenciador (SQL) 614 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 616 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
viii
Instrucciones especficas de aplicacin en el ejemplo de aplicacin de la
7 Cmo usar las instrucciones del contador de alta velocidad 71 . . . . . . . . . . . . . . . . .
Instrucciones del contador de alta velocidad 71 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones del contador de alta velocidad 72 . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de las instrucciones del contador de alta velocidad 73 . . . . . . . . . . . . . . . .
Elementos del archivo de datos del contador 73 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de bits de estado 73 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador de alta velocidad (HSC) 76 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso del contador progresivo y el contador regresivo con restablecimiento
y retencin 78 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 78 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador progresivo 79 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador progresivo con restablecimiento y retencin 710 . . . . . . . . . . . . . . . . . . . . . .
Uso del contador bidireccional y el contador bidireccional con restablecimiento y
retencin 710 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 711 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador bidireccional (impulso/direccin) 712 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador bidireccional con restablecimiento y retencin (impulso/direccin) 713 . . . .
Contador bidireccional (conteo progresivo/regresivo) 713 . . . . . . . . . . . . . . . . . . . . . .
Contador bidireccional con restablecimiento y retencin
(conteo progresivo/regresivo) 714 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso del contador bidireccional con restablecimiento y retencin con codificador
(encoder) de cuadratura 714 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 715 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador bidireccional (codificador [encoder]) 717 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contador bidireccional con restablecimiento y retencin
(codificador [encoder]) 717 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Carga del contador de alta velocidad (HSL) 718 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 718 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Restablecimiento del contador de alta velocidad (RES) 721 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 721 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acumulador de restablecimiento del contador de alta velocidad (RAC) 722 . . . . . . . . . . . . . . .
Operacin 722 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Habilitacin (HSE) e inhabilitacin (HSD) de interrupcin del contador de alta velocidad 723
Uso de HSE 723 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 723 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
ix
Uso de HSD 724 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 724 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Actualizacin del acumulador de imagen del contador de alta velocidad (OTE) 724 . . . . . . . . .
Operacin 724 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Lo que ocurre con el HSC cuando pasa al modo de marcha REM 725 . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 726 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 727 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 3 728 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones del contador de alta velocidad en el ejemplo de aplicacin de la
8 Instrucciones de comunicacin 81 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de comunicacin 81 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Acerca de las instrucciones de comunicacin 82 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la instruccin de mensaje 83 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 83 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bits del archivo de estado relacionados 84 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Opciones de configuracin disponibles 85 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de los bits de estado 86 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Diagrama de temporizacin para una instruccin MSG exitosa del SLC 5/02 87 . . . . . . . . . . .
Configuracin del bloque de control 89 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos de aplicacin para procesadores SLC 5/02 811 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 811 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 Archivo de programa 2 del procesador SLC 5/02 812 . . . . . . . . . . . . . . . . . . .
Archivo de programa 2 del procesador SLC 5/01 a nodo 3 814 . . . . . . . . . . . . . . . . . . .
Ejemplo 3 815 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 4 816 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la instruccin de mensaje 818 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 818 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bits del archivo de estado relacionados 819 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Opciones de configuracin disponibles 820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Configuraciones del bloque de control 824 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Diagrama de temporizacin para una instruccin exitosa del SLC 5/03 SLC 5/04 826 . . . . . .
Cdigos de error de la instruccin MSG 830 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
x
Ejemplos de configuraciones usando la instruccin de mensaje 832 . . . . . . . . . . . . . . . . . . . . .
Uso de la lgica de escalera 833 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 833 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 835 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 3 837 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 4 839 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de mensajes locales 841 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 Lectura local de un 500CPU 841 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 Lectura local de un 485CIF 842 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 3 Lectura local de un PLC-5 843 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de mensajes remotos 845 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1 Comunicacin con procesadores AB usando un 1785-KA5 845 . . . . . . .
Procesador SLC 5/04 (A) a procesador SLC 5/03 (C) va 1785-KA5 845 . . . . . . . . . . .
Comentarios 845 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 (C) a procesador SLC 5/04 (A) va 1785-KA5 846 . . . . . . . . . . .
Comentarios 846 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 (C) a un PLC-5 (B) va 1785-KA5 847 . . . . . . . . . . . . . . . . . . . .
Comentarios 847 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 2 Comunicacin con procesadores AB usando dos 1785-KA 848 . . . . . . .
Procesador SLC 5/04 (B) a procesador PLC5 (C) va dos 1785-KA 848 . . . . . . . . . . . .
Comentarios 848 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/04 (B) a procesador SLC 5/04 (A) va dos 1785-KA 849 . . . . . . . .
Comentarios 849 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 3 Transferencia va canal 0 DH-485 del procesador SLC 5/04 850 . . . . . . .
Procesador SLC 5/04 (A) a procesador SLC 5/03 (D) va un procesador
SLC 5/04 (C) (transferencia usando canal 0 DH-485) 850 . . . . . . . . . . . . . . . . .
Comentarios 850 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 (D) a procesador SLC 5/04 (A) va un procesador
SLC 5/04 (C) (transferencia usando canal 0 DH-485) 851 . . . . . . . . . . . . . . . . .
Comentarios 851 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 (D) a PLC-5 (B) va un procesador SLC 5/04
(transferencia usando canal 0 DH-485) 852 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comentarios 852 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mensajes remotos (SLC 5/03 a un SLC 500, SLC 5/01 SLC 5/02) 853 . . . . . . . . . . .
Ejemplo 4 Transferencia va canal 0 DF1 del procesador SLC 5/04 854 . . . . . . . . . .
Procesador SLC 5/04 (A) a procesador SLC 5/04 (D) va dos procesadores
SLC 5/04 (transferencia usando canal 0 DF1) 854 . . . . . . . . . . . . . . . . . . . . . . .
Comentarios 854 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 5 Transferencia va canal 0 DH+ del procesador SLC 5/04 855 . . . . . . . . . .
Procesador SLC 5/04 (A) a procesador SLC 5/04 (C) va un solo procesador
Comentarios 855 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xi
Procesador SLC 5/04 (C) a procesador SLC 5/04 (A) va un solo procesador
Comentarios 856 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/04 (C) a procesador SLC 5/04 (B) cuando la transferencia
est habilitada 856 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comentarios 856 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 6 Transferencia usando un integrado pirmide para encaminar
una instruccin de mensaje 857 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/04 (B) a procesador SLC 5/04 (A) via un integrador
de pirmide usando el encaminamiento PI 857 . . . . . . . . . . . . . . . . . . . . . . . . . .
Comentarios 857 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 7 858 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 a un procesador SLC 5/03
(transferencia usando dos 1785-KA5) 858 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comentarios 858 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comunicaciones de servicio (SVC) 860 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de un procesador SLC 5/02 860 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de un procesador SLC 5/03 SLC 5/04 860 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Servicio de canal 861 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin 861 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 Instruccin proporcional integral derivativa 91 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general 91 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
El concepto PID 92 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
La ecuacin PID 93 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indicadores de instruccin PID 99 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Configuracin del bloque de control 911 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de tiempo de ejecucin 912 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Escala PID y E/S analgicas 914 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de la instruccin SCL 914 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Uso de la instruccin SCP 915 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 915 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Notas de aplicacin 918 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Rangos de entrada/salida 918 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Escalado a unidades de ingeniera 918 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Banda muerta (DB) de interseccin con cero 920 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Alarmas de salida 920 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Lmite de salida con bloqueo de accin integral 921 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Modo manual 921 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Estado de rengln PID 922 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Alimentacin hacia adelante o bias 923 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
xii
Salidas de tiempo proporcional 923 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo Salidas de tiempo proporcional 924 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Sintonizacin PID 925 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procedimiento 925 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo verificar el escalado del sistema continuo 927 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo determinar el tiempo de actualizacin del lazo inicial 928 . . . . . . . . . . . . . . . . .
10 Instrucciones ASCII 101 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones ASCII 101 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de ASCII 102 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general del parmetro de protocolo 103 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar el tipo de archivo de datos ASCII 104 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar el tipo de archivo de datos de cadena (ST 104 . . . . . . . . . . . . . . . . . . . . . . .
Prueba de bfer por lnea (ABL) 107 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 107 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nmero de caracteres en bfer (ACB) 108 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 109 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cadena a entero (ACI) 1010 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1010 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Borrado del bfer ASCII de recepcin y/o transmisin (ACL) 1011 . . . . . . . . . . . . . . . . . . . . .
Cmo introducir parmetros 1011 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1011 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Concatenado de cadenas (ACN) 1012 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1012 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Extraccin de cadena (AEX) 1013 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1013 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Lneas de comunicacin (AHL) 1014 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1015 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Entero a cadena (AIC) 1016 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1016 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Lectura de caracteres ASCII (ARD) 1017 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1017 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Diagrama de temporizacin para una instruccin exitosa
ARD, ARL, AWA y AWT 1019 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xiii
Lectura ASCII de lnea (ARL) 1020 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1020 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bsqueda de cadena (ASC) 1022 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1022 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comparacin de cadena ASCII (ASR) 1023 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1023 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Escritura ASCII con anexo (AWA) 1024 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1024 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar la indireccin en lnea 1026 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos 1026 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Escritura ASCII (AWT) 1027 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1027 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cdigos de error de instruccin ASCII 1029 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de conversin ASCII 1031 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 Cmo comprender las rutinas de interrupcin 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Rutinas de interrupcin 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la rutina de fallo de usuario 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Datos de archivo de estado guardados 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo crear una subrutina de fallo de usuario 113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin del procesador SLC 113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin del procesador MicroLogix 113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin de la rutina de interrupcin de usuario 114 . . . . . . . . . . . . . . . . . . .
Rutina de fallo Archivo de subrutina 3 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivo de subrutina 4 Ejecutado para error 0020 115 . . . . . . . . . . . . . . . . . . . . . . . .
Archivo de subrutina 5 Ejecutado para error 0034 116 . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la interrupcin temporizada seleccionable 117 . . . . . . . . . . . . . . . . . . .
Procedimiento de programacin bsico para la funcin STI 117 . . . . . . . . . . . . . . . . . . . . .
Operacin 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contenido de la subrutina STI 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Latencia de interrupcin y coincidencias de interrupcin 119 . . . . . . . . . . . . . . . . . . . . . . .
Procesadores SLC 119 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Microcontrolador 119 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Prioridades de interrupcin 1110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Datos de archivo de estado guardados 1111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros STI 1111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
xiv
Instrucciones STD y STE 1116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Inhabilitacin temporizada seleccionable STD 1116 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Habilitacin temporizada seleccionable STE 1116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de zona STD/STE 1116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Inicio temporizado seleccionable (STS) 1118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la interrupcin de entrada discreta 1119 . . . . . . . . . . . . . . . . . . . . . . . .
Procedimiento de programacin bsico para la funcin DII 1119 . . . . . . . . . . . . . . . . . . . .
Ejemplo 1120 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin 1121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Modo de contador 1121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Modo de evento 1121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contenido de la subrutina DII 1122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Latencia de interrupcin y coincidencias de interrupcin 1122 . . . . . . . . . . . . . . . . . . . . . .
Reconfigurabilidad 1124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 1124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros DII 1125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin de interrupcin de entrada discreta 1128 . . . . . . . . . . . . . . . . . . . . .
Diagrama de escalera para la aplicacin de embotelladora 1129 . . . . . . . . . . . . . . . . . .
Descripcin general de interrupcin de E/S 1130 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procedimiento de programacin bsico para la funcin de interrupcin de E/S 1130 . . . . .
Operacin 1131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contenido de la subrutina de interrupcin (ISR) 1131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Latencia de interrupcin y coincidencias de interrupcin 1131 . . . . . . . . . . . . . . . . . . . . . .
Parmetros de interrupcin de E/S 1135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Inhabilitacin de interrupcin de E/S (IID) y habilitacin de interrupcin de E/S (IIE) 1137 . .
Inhabilitacin de interrupcin de E/S IID Habilitacin de interrupcin
de E/S IIE 1137 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin IID 1138 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin IIE 1138 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de zona IID/IIE 1139 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Restablecimiento de interrupcin pendiente (RPI) 1140 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Subrutina de interrupcin (INT) 1141 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xv
12 Cmo comprender los protocolos de comunicacin 121 . . . . . . . . . . . . . . . . . . . . . . . .
Protocolo de comunicacin DH-485 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Protocolo de la red DH-485 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Rotacin del testigo DH-485 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Inicializacin de la red DH-485 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Consideraciones de software 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nmero de nodos 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Establecimiento de direcciones de nodo 124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Establecimiento de la velocidad en baudios del procesador 124 . . . . . . . . . . . . . . . . . .
Establecimiento de la direccin de nodo mxima 124 . . . . . . . . . . . . . . . . . . . . . . . . . .
Nmero mximo de dispositivos de comunicacin 124 . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros de configuracin DH-485 125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Protocolo de comunicacin de Data Highway Plus 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros de configuracin de canal 1 de DH+
(procesadores SLC 5/04 nicamente) 129 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la palabra de estado global 1210 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit de habilitacin de transmisin de palabra de estado global S:34/3
(SLC 5/04 con OS401) 1211 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit de habilitacin de recepcin de palabra de estado global S:34/4
(SLC 5/04 con OS401) 1212 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comunicacin de PLC5 a SLC 500 usando los comandos MSG de tipo PLC2 1214 . . .
Cmo los procesadores PLC-5 direccionan datos 1215 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar el archivo CIF SLC 500 (emulacin PLC-2) 1215 . . . . . . . . . . . . . . . . . . . . . . .
Programacin para manejar las diferencias de direccionamiento de palabra/byte 1216 . . .
Cmo enviar un mensaje de tipo PLC-2 a un procesador PLC-5 usando el
direccionamiento SLC de palabra (S:2/8 = 0) 1216 . . . . . . . . . . . . . . . . . . . . .
direccionamiento de byte (S:2/8 = 1) 1216 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo Cmo enviar un mensaje de tipo PLC-2 a procesadores PLC-5
usando procesadores SLC direccionados por palabra (S:2/8 = 0) 1217 . . . . .
Ejemplo Cmo enviar un mensaje de tipo PLC-2 a un procesador PLC-5
usando procesadores direccionados por byte) (S:2/8 = 1) 1217 . . . . . . . . . . . .
Procesadores SLC 5/03 y SLC 5/04 a comunicacin PLC-5 usando comandos
MSG SLC 500 PLC-5 1218 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Protocolo de comunicacin RS-232 1219 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Protocolo de fullduplex DF1 1219 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros de configuracin de canal 0 de duplex total DF1 1220 . . . . . . . . . . . . . . . .
Protocolo maestro/esclavo de halfduplex DF1 1223 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros de configuracin de canal 0 del esclavo de halfduplex DF1 1224 . . . . . . .
Parmetros de configuracin de canal 0 del maestro de halfduplex DF1 1225 . . . . . .
Preface
xvi
Consideraciones cuando comunica como esclavo DF1 en un vnculo de mltiples
conexiones 1230 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar mdems que tienen capacidad para protocolos de comunicacin DF1 1231 . . . . . .
Mdems de lnea telefnica 1231 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems manuales 1231 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems de contestacin automtica 1231 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems de desconexin automtica 1232 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems de discado automtico 1232 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems con lneas arrendadas 1232 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems con discado DTR 1232 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems controladores de lnea (corto alcance) 1233 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems de radio 1234 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mdems de vnculo por satlite 1235 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin de lnea de control de mdem en los procesadores SLC 5/03 y SLC 5/04 1235 . . . .
Fullduplex DF1 1235 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Halfduplex DF1 1236 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parmetros de retardo de transmisin RTS y retardo de desactivacin RTS 1237 . . . . . . . . . . .
Protocolo de comunicacin ASCII 1238 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Configuracin de parmetro de canal 0 ASCII 1238 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar las caractersticas de transferencia 1239 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transferencia DH+ a DH-485 (Todos los procesadores SLC 5/04) 1239 . . . . . . . . . . . . .
Transferencia DF1 a DH+ (Procesadores SLC 5/04 OS401 y posteriores) 1239 . . . . . . .
Transferencia de E/S remota (Procesadores SLC 5/03 OS302 y SLC 5/04 OS401) 1239 . .
Consideraciones cuando la transferencia DF1 a DH+ se habilita 1240 . . . . . . . . . . . . . . . .
Cmo entrar en lnea con un procesador SLC 5/04 usando el fullduplex DF1 1240 . .
Cmo transmitir un mensaje usando el fullduplex DF1 hacia un procesador
SLC 5/04 con la transferencia DF1 a DH+ habilitada 1240 . . . . . . . . . . . . . . . .
Cmo transmitir un mensaje usando el fullduplex DF1 desde un procesador
SLC 5/04 con la transferencia DF1 a DH+ habilitada 1240 . . . . . . . . . . . . . . . .
Cmo comunicar desde un procesador SLC 5/04 usando
direccionamiento PLC-2 1240 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13 Cmo localizar y corregir fallos 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo borrar fallos automticamente 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesadores SLC 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Controladores MicroLogix 1000 132 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo borrar fallos manualmente (procesadores SLC) 133 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo usar la rutina de fallo 133 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mensajes de fallo 134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Fallos del controlador MicroLogix 1000 135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de encendido 136 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de ida a marcha 137 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xvii
Errores de marcha 138 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Error de carga 1310 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Fallos del procesador SLC 1311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de encendido 1311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de ida a marcha 1312 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de marcha 1313 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Errores de instruccin de programa de usuario 1317 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo localizar y corregir fallos de los procesadores SLC 5/03 y SLC 5/04 1323 . . . . . . . . . . .
Cmo encender la pantalla LED 1323 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo identificar errores del procesador durante la descarga de un
sistema de operacin 1323 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A Archivo de estado del controlador MicroLogix 1000 A1 . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general del archivo de estado A2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripciones de archivo de estado A3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B Archivo de estado SLC B1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general del archivo de estado B2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Convenciones usadas en las pantallas B5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C Uso de memoria y tiempos de ejecucin de instruccin C1 . . . . . . . . . . . . . . . . . . . . .
Tiempos de ejecucin de instruccin y uso de memoria de instruccin C2 . . . . . . . . . . . . . . . . .
Controladores MicroLogix 1000 C2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Latencia de interrupcin de usuario C5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo estimar el uso de memoria para el sistema de control MicroLogix 1000 C6 . . . . . . .
Hoja de trabajo de tiempo de ejecucin del controlador MicroLogix 1000 C7 . . . . . . . . . .
Descripcin general del uso de memoria para los procesadores SLC C8 . . . . . . . . . . . . . . . . . .
Tiempos de ejecucin de instruccin y uso de memoria de instruccin C9 . . . . . . . . . . . . . . . . .
Procesadores fijos y SLC 5/01 C9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo estimar el uso de memoria total del sistema usando un procesador
compacto o SLC 5/01 C12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Continuacin de procesadores fijos y SLC 5/01 C13 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Continuacin de procesadores fijos y SLC 5/01 C14 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/02 C15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Continuacin de procesador SLC 5/02 C19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SLC 5/02 C19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
xviii
Ejemplo C20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones que tienen direcciones indexadas C21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones que tienen direcciones de archivo de datos M0 y M1 C21 . . . . . . . . . . . . . . .
Ejemplo C21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/03 C22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tiempos de ejecucin de punto (coma) flotante del procesador SLC 5/03 C28 . . . . . . .
Clculo aproximado del uso de memoria del sistema usando un procesador
SLC 5/03 C30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comparacin de palabra de usuario entre el procesador SLC 5/03
SLC 5/04 y el procesador SLC 5/02 C32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Palabras de instruccin C32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Palabras de datos Archivos 0 y 1 C33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Palabras de datos Archivo 2 C33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Palabras de datos Archivo 3 a 255 C33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones indexadas C34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones de archivo de datos M0 y M1 C34 . . . . . . . . . . . . . . . . . . . .
Ejemplo C34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/04 C35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tiempos de ejecucin de punto (coma) flotante del procesador SLC 5/04 C41 . . . . . . .
Clculo aproximado del uso de memoria del sistema usando un
procesador SLC 5/04 C43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SLC 5/04 Processor Continued C44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones indexadas C44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones de archivo de datos M0 y M1 C44 . . . . . . . . . . . . . . . . . . . .
Ejemplo C44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones indirectas a nivel de palabra C45 . . . . . . . . . . . . . . . . . . . . .
Ejemplos C46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones con direcciones a nivel de bit C47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tiempos de ejecucin de instruccin C48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo C48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xix
D Tiempo de escn estimado D1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ciclo de operacin del procesador D2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tiempos de acceso para los datos M0/M1 D3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Latencia de interrupcin D4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo calcular la latencia de interrupcin para SLC 5/03 D5 . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin temporizada seleccionable D5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin de entrada discreta D5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin de evento de E/S D5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo calcular la latencia de interrupcin para SLC 5/04 D6 . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin temporizada seleccionable D6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin de entrada discreta D6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupcin de evento de E/S D6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo Interrupcin temporizada seleccionable del procesador SLC 5/03 D7 . . . . . . . .
Ejemplo Interrupcin temporizada seleccionable del procesador SLC 5/04 D7 . . . . . . . .
Hojas de trabajo de tiempo de escn D8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Definicin de terminologa de la hoja de trabajo D8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Hoja de trabajo A Cmo estimar el tiempo de escn del controlador fijo D9 . . . . . . . . . .
Hoja de trabajo B Cmo estimar el tiempo de escn del procesador 1747-L511
1747-l514 D11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Hoja de trabajo C Cmo estimar el tiempo de escn del procesador 1747-L524 D13 . . . .
Hoja de trabajo D Cmo calcular el tiempo de escn del procesador 1747-L532 D16 . . .
Hoja de trabajo E Cmo calcular el tiempo de escn del procesador 1747-L542 D19
Procesador SLC 5/03 D22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesador SLC 5/04 D23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de clculo de tiempo de escn D24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo: Hoja de trabajo B Cmo calcular el tiempo de escn de una aplicacin
del procesador 1747-L511 1747-L514 D26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contina en la pgina siguiente D26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
E Referencias de instrucciones de programacin E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Modos de direccionamiento vlidos y tipos de archivo E2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo comprender los modos de direccionamientos diferentes E3 . . . . . . . . . . . . . . . . . . .
Direccionamiento directo E3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direccionamiento indexado E3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direccionamiento indirecto E3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direccionamiento indirecto indexado E3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
F Organizacin y direccionamento del archivo de datos F1 . . . . . . . . . . . . . . . . . . . . . .
Descripcin de la organizacin del archivo F2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general del archivo de procesador F2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de programa F3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de datos F3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preface
xx
Acceso y almacenamiento de los archivos de procesador F4 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descarga F5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin normal F6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Apagado F6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Encendido F7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo direccionar los archivos de datos F8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo especificar direcciones lgicas F8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direccionamiento de E/S para un controlador de E/S fijo F10 . . . . . . . . . . . . . . . . . . . .
Direccionamiento de E/S para un controlador modular F12 . . . . . . . . . . . . . . . . . . . . . .
Cmo especificar direcciones indexadas F13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de direccionamiento indexado F13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo crear datos para direcciones indexadas F14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interseccin de los lmites de archivo F14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo F15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo monitorizar las direcciones indexadas F15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo F16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de archivo F16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Efectos de interrupciones de programa en el registro de ndice S:24 F16 . . . . . . . . . . .
Cmo especificar una direccin indirecta F17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplos F17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo crear datos para direcciones indirectas F18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interseccin de los lmites de archivo F18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo monitorizar las direcciones indirectas F18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de archivo de direccionamiento Cmo usar el indicador
de archivo (#) F19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de desplazamiento de bit F19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de secuenciador F20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instrucciones de copiar archivo y llenar archivo F21 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Constantes numricas F22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de datos M0 y M1 Mdulos de E/S especiales F23 . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo direccionar los archivos M0M1 F23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Restricciones relativas al uso de las direcciones de archvivo de datos M0-M1 F23 . . . . . .
Cmo monitorizar direcciones de bit F24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesadores SLC 5/02, SLC 5/03 y SLC 5/04 con la monitorizacin de
M0 y M1 inhabilitada F24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Procesadores SLC 5/03 y SLC 5/04 con la monitorizacin de
M0 y M1 habilitada F24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo transferir datos entre los archivos de procesador y archivos M0 M1 F25 . . . . . . .
Tiempo de acceso F26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo minimizar el tiempo de escn F26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo capturar los datos de archivo M0M1 F27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tabla de contenido
xxi
Mdulos de E/S especiales con memoria retentiva F28 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Archivos de datos G Mdulos de E/S especiales F29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cmo editar los datos de archivo G F30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
G Sistemas numricos G1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nmeros binarios G2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Valores decimales positivos G2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Valores decimales negativos G3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nmeros hexadecimales G5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo G5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo G6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mscara hexadecimal G7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Aritmtica de punto (coma) flotante binario G8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
H Programas de ejemplo de aplicacin H1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin de la perforadora de papel H2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descripcin general de la operacin de la perforadora de papel H3 . . . . . . . . . . . . . . . . . . . . . .
Operacin del mecanismo del taladro H3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operacin del transportador H3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Clculo y advertencia de la broca H4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Programa de escalera de la perforadora de papel H5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin del secuenciador activado por tiempo H20 . . . . . . . . . . . . . . . . . . . . . . .
Programa de escalera de secuenciador activado por tiempo H21 . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin del secuenciador activado por evento H23 . . . . . . . . . . . . . . . . . . . . . . . .
Programa de escalera de secuenciador activado por eventos H24 . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de aplicacin de activacin/desactivacin del circuito H26 . . . . . . . . . . . . . . . . . . . . . .
Programa de escalera de activacin/desactivacin del circuito H27 . . . . . . . . . . . . . . . . . . . . . .
Preface
xxii
Prefacio
P-1
Prefacio
Lea este prefacio para familiarizarse con el resto del manual. Proporciona
informacin acerca de:
quin debe usar este manual
el propsito de este manual
las convenciones usadas en este manual
Preface
Juego de instrucciones del manual de referencia
P-2
Quin debe usar este manual
Use este manual si es responsable del diseo, instalacin, programacin o
localizacin y correccin de fallos los sistemas de control que emplean los pequeos
controladores de lgica de Allen-Bradley.
Debe poseer un entendimiento bsico de los productos SLC 500. Si no lo tiene,
pngase en contacto con su representante local Allen-Bradley para obtener la
instruccin tcnica correcta antes de usar este producto.
Propsito de este manual
Este manual constituye una gua de referencia de los procesadores SLC 500 y los
controladores MicoLogix 1000. Este manual:
proporciona el archivo de estado
proporciona las instrucciones usadas en sus programas de lgica de escalera
suplementa la ayuda en lnea disponible en el terminal
Prefacio
P-3
Contenido de este manual
Captulo Ttulo Contenido
Prefacio
Describe el propsito, historia y alcance de este
manual. Tambin define el grupo de lectores para
que ha sido creado el manual.
1 Instrucciones bsicas
Describe cmo usar las instrucciones de lgica de
escalera para funciones de reemplazo de rels,
contaje y temporizacin.
2
Instrucciones de
comparacin
Describe las instrucciones de comparacin las
cuales le permiten comparar los valores de datos.
3 Instrucciones matemticas
Describe las instrucciones matemticas que le
permiten realizar operaciones de clculo y
matemticas en palabras individuales.
4
Instrucciones de manejo de
datos
Describe cmo realizar las instrucciones de manejo
de datos, incluyendo las instrucciones de mover y
lgicas e instrucciones FIFO y LIFO.
5
Instrucciones de flujo de
programa
Describe las instrucciones de lgica de escalera
que afectan el flujo y ejecucin del programa.
6
Instrucciones de aplicacin
especfica
Describe las instrucciones asociadas con el
desplazamiento de bit, secuenciador y STI.
7
Cmo usar las instrucciones
del contador de alta
velocidad
Describe los cuatro modos de la instruccin de alta
velocidad y sus instrucciones asociadas.
8
Instrucciones de
comunicacin
Describe la instruccin de comunicacin de
mensaje, servicio y sus parmetros asociados.
9 Instruccin PID
Describe el concepto, ecuacin, parmetros
asociados y formato del bloque de control para los
procesadores SLC 5/02, SLC 5/03 y SLC
5/04.
10 Instrucciones ASCII Describe las instrucciones ASCII y sus usos.
11
Descripcin de las rutinas de
interrupcin
Describe las interrupciones temporizadas
seleccionables, la interrupcin de entrada discreta
e interrupciones de E/S y sus parmetros
asociados.
12
Descripcin de los protocolos
de comunicacin
Explica los tipos diferentes de protocolos de
comunicacin usados con los procesdores SLC
500.
13
Localizacin y correccin de
fallos
Explica cmo el interpretar y corregir problemas
con el software y procesador.
Preface
P-4
Captulo Ttulo Contenido
Apndice A
Archivo de estado del
controlador MicroLogix 1000
Describe los fallos mayores y menores, informacin
diagnstica, modos de procesador, tiempos de
escn, velocidades de baudios y direcciones de
nodo del sistema para los controladores MicroLogix
1000.
Apndice B Archivo de estado SLC
Describe los fallos mayores y menores, informacin
diagnstica, modos de procesador, tiempos de
escn, tasas de baudio y direcciones de nodo del
sistema para los procesadores SLC 500.
Apndice C
Tiempos de ejecucin de
instrucciones y uso de
memoria
Proporciona la capacidad de memoria del usuario y
tiempos de ejecucin de instruccin. Tambin
describe cmo estimar el uso total de memoria de
un sistema.
Apndice D
Cmo calcular el tiempo de
escn
Proporciona latencia de interrupcin, informacin
del tiempo de acceso M0/M1 y hojas de clculo
para estimar los tiempos de escn.
Apndice E
Referencias de instruccin de
programacin
Proporciona una lista de instrucciones con sus
parmetros y tipos de archivo vlidos.
Apndice F
Organizacin y
direccionamiento del archivo
de datos
Proporciona detalles acerca de archivos de datos
abarcando los formatos de archivo y cmo crear y
eliminar datos.
Apndice G Sistemas numricos
Describe los sistemas de numeracin hexadecimal,
binaria y decimal adems del formato de punto
(coma) flotante.
Apndice H
Programas de ejemplo de
aplicacin
Proporciona ejemplos de aplicaciones avanzadas
para instrucciones del contador de alta velocidad,
secuenciador y desplazamiento de bit.
Prefacio
P-5
Documentacin asociada
Los documentos siguientes contienen informacin adicional acerca de los productos
SLC de Allen-Bradley. Para obtener un ejemplar, pngase en contacto con su
oficina o distribuidor local de Allen-Bradley.
Para obtener Lea este documento
Una descripcin general de la familia de productos SLC
500
Descripcin general del sistema SLC 500
Una presentacin de APS para los usuarios
principiantes, la cual contiene conceptos bsicos con un
enfoque en tareas y ejercicios sencillos, y que permite al
lector comenzar a programar casi inmediatamente.
Comienzo rpido de APS para usuarios
principiantes
Una manual de procedimientos y referencia para el
personal tcnico que usa la utilidad de importacin/
exportacin APS para convertir los archivos APS a
ASCII y, a su vez, de ASCII a archivos APS
Manual de usuario de
importacin/exportacin APS
Una gua de instruccin tcnica y referencia rpida de
APS
Gua de referencia rpida del programador
de software SLC 500, no. de publicacin
ABT-1747-TSJ50ES disponible en
PASSPORT al precio de US$50.00
Una gua de procedimientos comunes usadas en APS
Gua de procedimientos comunes del
software SLC 500, no. de publicacin
ABT-1747-TSJ50ESdisponible en
PASSPORT al precio de $50.00
Un manual de procedimientos para el personal tcnico
que usa APS para desarrollar aplicaciones de control
Manual del usuario del software de
programacin avanzada (APS) de Rockwell
Una descripcin de cmo instalar y usar su controlador
programable SLC 500 fijo
Manual de instalacin y operacin para
controladores programables de tipo con
hardware fijo, no. de catlogo 1747-NM001
Una descripcin de cmo instalar y usar su controlador
programable SLC 500 modular
Manual de instalacin y operacin para
controladores programables de tipo con
hardware modular, no. de publicacin
1747-6.2ES
Una descripcin de cmo instalar y usar sus controladores
MicroLogix 1000. Este manual tambin contiene datos de
archivo de estado e informacin del juego de instrucciones
para los microcontroladores
Manual del usuario de controladores
MicroLogix 1000, no. de publicacin
1761-6.3ES
Una lista completa de documentacin actual de
Allen-Bradley, incluyendo instrucciones de pedido.
Tambin indica la disponibilidad de los documentos en
CD-ROM o multilinges
Allen-Bradley Publication Index, no. de
publicacin SD499
Un glosario de trminos y abreviaturas de la
automatizacin industrial
Glosario de automatizacin industrial
Allen-Bradley, no. de publicacin AG-7.1ES
Preface
P-6
Tcnicas comunes usadas en este manual
Las convenciones siguientes se usan en todo este manual:
Las listas con vietas proporcionan informacin, no pasos de procedimento.
Las listas numeradas proporcionan pasos secuenciales o informacin de
jerarqua.
El texto que aperece en estos caracteres indica palabras o frases que
usted debe escribir.
El texto itlico se usa para destacar.
Los nombres de las teclas corresponden a los nombres indicados y aparecen en
letras negritas y maysculas dentro de corchetes (por ejemplo, [ENTER]). Un
icono de la tecla de funcin corresponde a el nombre de la tecla de funcin que
debe presionar, tal como
CONFIG
OFFLINE
CONFIG
SAVE &
EXIT
F8
.
La tabla siguiente resume las convenciones usadas para diferenciar entre las
posiciones del interruptor de llave SLC 5/03 y SLC 5/40, los modos del procesador
y la presentacin en pantalla real en la lnea de estado de APS.
Referencias de la posicin
del interruptor de llave
Referencias al modo de
procesador
Referencias a la lnea de
estado
Posicin RUN Modo de marcha RUN
Modo de marcha REM RUN
Modo de programa REM PROG
Posicin REMote
Prueba modo de paso nico REM SRG
Posicin REMote
Prueba modo de escn nico REM SSN
Prueba modo de escn
continuo
REM CSN
Posicin PROGram Modo de programa PROG
Instrucciones bsicas
11
1 Instrucciones bsicas
Este captulo contiene informacin general acerca de las instrucciones generales y
explica cmo funcionan en su programa de aplicacin. Cada una de estas
instrucciones bsicas incluye informacin acerca de:
cmo aparecen los smbolos de instruccin
cmo usar la instruccin
Adems, la ltima seccin contiene un ejemplo de aplicacin para una perforadora
de papel que muestra las instrucciones bsicas en uso.
Instrucciones de bit
Instruccin
Mnemnico Nombre
Propsito Pgina
XIC Examine si cerrado Examina un bit para una condicin activada. 19
XIO Examine si abierto Examina un bit para una condicin desactivada. 19
OTE Conecte la salida Activa o desactiva un bit. 110
OTL y
OTU
Enclav. de salida y
desenclavamiento
de salida
OTL activa un bit cuando el rengln est ejecutado
y este bit retiene su estado cuando el rengln no
est ejecutado u ocurre un ciclo de potencia. OTU
desactiva un bit cuando el rengln est ejecutado y
este bit retiene su estado cuando el rengln no est
ejecutado o cuando ocurre un ciclo de alimentacin
elctrica.
111
OSR Un frente ascen-
dente
Ocasiona un evento de una sola vez. 112
contina en la pgina siguiente
Preface
Manual de referencia del juego de instrucciones
12
Instrucciones del temporizador/contador
Instruccin
Mnemnico Nombre
Propsito Pgina
TON Temporizador
a la conexin
Cuenta los intervalos de la base de tiempo cuando
la instruccin es verdadera.
118
TOF Temporizador
a la desconexin
la instruccin es falsa.
119
RTO Temporizador re-
tentivo
la instruccin es verdadera y retiene el valor acumu-
lador cuando la instruccin se hace falsa o cuando
ocurre un ciclo de alimentacin elctrica.
121
CTU Conteo progresivo Incrementa el valor acumulador a cada transicin
de falso a verdadero y retiene el valor acumulador
cuando la instruccin se hace falsa o cuando ocurre
un ciclo de alimentacin elctrica.
126
CTD Conteo regresivo Disminuye el valor acumulado a cada transicin de
falso a verdadero y retiene el valor acumulador
cuando la instruccin se hace falsa o cuando ocurre
un ciclo de alimentacin elctrica.
128
HSC Contador de alta
velocidad
Cuenta los impulsos de alta velocidad de una
entrada de alta velocidad de controlador fijo.
129
RES Restablecimiento Pone a cero el valor acumulado y los bits de estado
de un temporizador o contador. No use con
temporizadores TOF.
134
Acerca de las instrucciones bsicas
Estas instrucciones, cuando se usan en programas de escalera, representan circuitos
de lgica cableados usados para el control de una mquina o equipo.
Las instrucciones bsicas se dividen en tres grupos: bit, temporizador y contador.
Antes de aprender acerca de las instrucciones en cada uno de estos grupos, le
recomendamos que lea la descripcin general que precede dicho grupo:
Descripcin general de las instrucciones de bit
Descripcin general de las instrucciones de temporizador
Descripcin general de las instrucciones de contador
13
Descripcin general de las instrucciones de bit
Estas instrucciones operan en un solo bit de datos. Durante la operacin, el
procesador puede establecer o restablecer el bit, segn la continuidad lgica de los
renglones de escalera. Puede direccionar un bit tantas veces como requiera su
programa.
Nota No se recomienda usar la misma direccin con instrucciones de salida mltiples.
Las instrucciones de bit se usan con los archivos de datos siguientes:
Archivos de datos de salida y entrada (archivos O:0 e I:1)
Estos representan salidas y entradas externas. Los bits en archivo 1 se usan para
representar las entradas externas. En la mayora de los casos, una sola palabra de 16
bits en estos archivos corresponder a una ubicacin de ranura en su controlador con
los nmeros de bit correspondientes a nmeros de terminal de entrada o salida. Los
bits de la palabra no usados no estn disponibles para su uso.
La tabla a continuacin explica el formato de direccionamiento para salidas y
entradas. Anote que el formato especifica e como el nmero de ranura y s como el
nmero de palabra. Cuando trabaje con instrucciones de archivo, haga referencia al
elemento como e.s (ranura y palabra) tomados juntos.
Formato Explicacin
O Salida
I Entrada
: Delimitador del elemento
O:e.s/b e
Nmero de
la ranura
(decimal)
Ranura 0, adyacente a la fuente de alimentacin elctrica en
el primer chasis, se aplica al mdulo de procesador. Las
ranuras posteriores son ranuras de E/S, numeradas desde 1
hasta un mximo de 30.
I:e.s/b .
Delimitador de palabra. Requerido slo si es necesario un nmero de palabra
segn lo indicado a continuacin.
s
Nmero de
palabra
Requerido si el nmero de entradas o salidas exceden 16
para la ranura. Rango: 0-255 (el rango acepta tarjetas
especiales de palabras mltiples)
/ Delimitador de bit
b
Nmero de
terminal
Entradas: 0- 15
Salidas: 0- 15
Preface
14
Ejemplos (aplicables al controlador ilustrado en pgina F-12):
O:3/15 Salida 15, ranura 3
I:7/8 Entrada 8, ranura 7
I:2.1/3 Entrada 3, ranura 2, palabra 1
Direcciones de palabra:
O:5 Palabra de salida 0, ranura 5
O:5.1 Palabra de salida 1, ranura 5
I:8 Palabra de entrada, ranura 8
Valores predeterminados: Su dispositivo de programacin mostrar una direccin de una
manera ms formal. Por ejemplo, cuando asigna la direccin O:5/0, el dispositivo de
programacin la mostrar como O:5.0/0 (archivo de salida, ranura 5, palabra 0, terminal 0).
Archivo de estado (archivo S2:)
No puede aadir ni eliminar elementos del archivo de estado. El archivo de estado
del controlador MicroLogix 1000 se explica en apndice A y el archivo de estado
del procesador SLC 500 se explica en apndice B. Puede direccionar varios bits y
palabras segn lo siguiente:
Formato Explicacin
S Archivo de estado
: Delimitador de elemento
S:e/b e Nmero de
elemento
Rangos de 0-15 en un controlador fijo o SLC 5/01, 0-32 en un
procesador SLC 5/02, 0-83 en un SLC 5/03 OS300, 096 en
un SLC 5/03 OS301 y posterior y 5/04 OS400 y 0-164 en un
SLC 5/04. Estos son elementos de 1 palabra. 16 bits por
cada elemento
b Nmero de
bit
Ubicacin del bit dentro del elemento. Rangos de 0-15.
Ejemplos:
S:1/15 Elemento 1, bit 15. Este es el bit de primer paso que puede
usar para iniciar instrucciones en su programa.
S:3 Elemento 3. El byte inferior de este elemento es el tiempo de
escn actual. El byte superior es el tiempo de escn de control
(watchdog).
15
Archivo de datos de bit (B3:)
El archivo 3 constituye el archivo de bit, usado principalmente para instrucciones de
bit (lgica de rel), registros de desplazamiento y secuenciadores. El tamao
mximo del archivo es 256 elementos de 1 palabra, un total de 4096 bits. Puede
direccionar los bits especificando el nmero de elemento (0 a 255) y el nmero de
bit (0 a 15) dentro del elemento. Tambin puede direccionar los bits numerndolos
secuencialmente, 0 a 4095.
Adems, puede direccionar los elementos de este archivo.
Formato Explicacin Ejemplos
B Archivo de tipo de bit
Bf:e/b f
Nmero de archivo. Nmero 3 es el archivo
predeterminado. Un nmero de archivo entre
10-255 se puede usar si se requiere
almacenamiento adicional.
B3:3/14
Bit 14, elemento 3
e
Nmero de
elemento
Rangos de 0-255. Estos son
elementos de 1 palabra. 16 bits
por cada elemento.
B3:252/00
Bit 0, elemento 252
b
Nmero de
bit
Ubicacin del bit dentro del
elemento. Rangos de 0-15.
B3:9
Bits 0-15, elemento 9
Formato Explicacin Ejemplos
Bf/b
B
f
/
Idntico a lo anterior.
B3/62
Bit 62
b
Nmero de
bit
Ubicacin numrica del bit dentro
del archivo. Rangos de 0-4095.
B3/4032
Bit 4032
Archivos de datos de temporizador y contador (T4: y C5:)
Vea las pginas 116 y 124 respectivamente para obtener los formatos de
direccionamiento.
Preface
16
Archivo de datos de control (R6:)
Estas instrucciones usan varios bits de control. Estos son elementos de 3 palabras
usados con desplazamiento de bit, FIFO, LIFO, instrucciones de secuenciador e
instrucciones ASCII ABL, ACB, AHL, ARD, ARL, AWA y AWT. La palabra 0 es
la palabra de estado, la palabra 1 indica la longitud de datos almacenados y la
palabra 2 indica la posicin. Esto se muestra en la figura siguiente.
En el elemento de control hay ocho bits de estado y un byte de cdigo de error. Un
controlador fijo y un elemento de control SLC 5/01 tienen seis bits. Los bits EU y
EM no son usados por el procesador.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0
1
2
Pal.
Longitud de arreglo de bit o archivo (LEN)
Indicador de bit o posicin (POS)
Elemento de control
Bits direccionables Palabras direccionables
EN = Habilitacin
EU = Habilitacin de descarga
DN = Efectuado
LEN = Longitud
POS = Posicin
EN EU DN Cdigo de error EM ER UL
EM = Pila vaca
IN FD
ER = Error
UL = Descarga (desplazamiento de bit solamente)
IN = Inhibicin
FD = Encontrado (SQC solamente)
(Este es el bit de marcha [RN bit 9] para instrucciones ASCII)
El cdigo de error se muestra en HEX y no
es direccionable.
Asigne direcciones de control segn lo siguiente:
Formato Explicacin
R Archivo de control
Rf:e f
Nmero de archivo. Nmero 6 es el archivo predeterminado. Se puede usar
un nmero de archivo entre 10-255 se puede usar si se requiere
almacenamiento adicional.
e
Nmero de
elemento
Rangos de 0-255. Estos son elementos de 3 palabras. Vea
la figura anterior.
17
Ejemplo: R6:2 Elemento 2, archivo de control 6.
Direcione los bits y palabras usando el formato
Rf:e.s/b donde Rf:e se explica anteriormente y:
. es el delimitador de palabra
s indica el subelemento
/ es el delimitador de bit
b indica el bit
R6:2/15 R6:2/EN Bit habilitacin
R6:2/14 R6:2/EU Bit de habilitacin de descarga
R6:2/13 R6:2/DN Bit de efectuado
R6:2/12 R6:2/EM Bit de pila vaca
R6:2/11 R6:2/ER Bit de error
R6:2/10 R6:2/UL Bit de descarga
R6:2/9 R6:2/IN Bit de inhibicin
R6:2/8 R6:2/FD Bit de encontrado
R6:2.1 R6:2.LEN Valor de longitud
R6:2.2 R6:2.POS Valor de posicin
R6:2.1/0 Bit 0 del valor de longitud
R6:2.2/0 Bit 0 del valor positivo
Archivo de datos enteros (N7:)
Use estas direcciones (al nivel de bit) segn las requiera su programa. Estos son
elementos de 1 palabra direccionables al nivel de elemento y bit.
Preface
18
Asigne las direcciones de enteros segn lo siguiente:
Formato Explicacin
N Archivo de enteros
Nf:e/b
f
Nmero de archivo. Nmero 7 es el archivo predeterminado. Un nmero de
archivo entre 10-255 se puede usar si se requiere almacenamiento adicional.
e
Nmero de
elemento
Rangos de 0-255. Estos son elementos de 1 palabra. 16 bits
por cada elemento.
b
Nmero de
bit
Ubicacin del bit dentro del elemento. Rangos de 0-15.
Ejemplos:
N7:2 Elemento 2, archivo de enteros 7
N7:2/8 Bit 8 en elemento 2, archivo de enteros 7
N10:36 Elemento 36, archivo de enteros 10 (archivo 10 designado como
un archivo de enteros por el usuario)
19
Examine si cerrado (XIC)
Use la instruccin XIC en su programa de escalera para determinar si un bit est
activado. Cuando la instruccin se ejecuta, si la direccin de bit est activada (1),
entonces la instruccin es evaluada como verdadera. Cuando la instruccin se
ejecuta, si el bit direccionado est desactivado (0), entonces la instruccin evaluada
como falsa.
Estado de direccin de bit Instruccin XIC
0 Falsa
1 Verdadera
Ejemplos de dispositivos que se activan o desactivan incluyen:
un botn pulsador cableado a una entrada (direccionado como I:0/4)
una salida cableada a una luz piloto (direccionada como O:0/2)
un temporizador que controla una luz (direccionado como T4:3/DN)
Examine si abierto (XIO)
Use una instruccin XIO en su programa de escalera para determinar si un bit est
desactivado. Cuando la instruccin se ejecuta, si el bit direccionado est
desactivado (0), entonces la instruccin es evaluada como verdadera. Cuando la
instruccin se ejecuta, si el bit direccionado est activado (1), entonces la
instruccin es evaluada como falsa.
Estado de direccin de bit Instruccin XIO
0 Verdadera
1 Falsa
Ejemplos de dispositivos que se activan o desactivan incluyen:
sobrecarga del motor normalmente cerrada (N.C.) cableada a una entrada
(I:O/10)
una salida cableada a una luz piloto (direccionada como O:0/4)
un temporizador que controla una luz (direccionado como T4:3/DN)
3 3 3 3 3 3
] [
Instruccin de entrada
3 3 3 3 3 3
]/[
Preface
110
Active la salida (OTE)
Use una instruccin OTE en su programa de escalera para activar/desactivar un bit
cuando las condiciones de rengln son evaluada como verdaderas/falsas
respectivamente.
Un ejemplo de un dispositivo que se activa y desactiva es una salida cableada a una
luz piloto (direccionada como O:0/4).
Las instrucciones OTE se restablecen cuando:
Entra o regresa al modo de marcha REM o prueba REM o cuando se restaura la
alimentacin elctrica.
El OTE se programa dentro de una zona de restablecimiento de control maestro
(MCR) inactiva o falsa.
Nota Un bit que est establecido dentro de una subrutina usando una instruccin OTE
permanece establecido hasta que la subrutina se escanee nuevamente.
3 3 3 3 3 3
( )
Instruccin de salida
111
Enclavamiento de salida (OTL) y
desenclavamiento de salida (OTU)
OTL y OTU son instrucciones de salida retentivas. OTL slo puede activar un bit,
en cambio, OTU slo puede desactivar un bit. Estas instrucciones se usan
generalmente en parejas, con ambas instrucciones direccionando el mismo bit.
Su programa puede examinar un bit controlador por instrucciones OTL y OTU
tantas veces como sea necesariol.
Bajo las condiciones de error irrecuperable, las salidas fsicas se desactivan.
Una vez corregidas las condiciones de error, el controlador reanuda la
operacin usando el valor de la tabla de datos de la operacin.
Cmo usar OTL
Cuando asigna una direccin a la instruccin OTL que corresponde a la direccin de
una salida fsica, el dispositivo de salida cableado a este terminal de tornillo est
activado cuando el bit est establecido (activado o habilitado).
Cuando las condiciones de rengln se convierten en falsas (despus de ser
verdaderas), el bit permanece establecido y el dispositivo de salida correspondiente
permanece activado.
Una vez habilitada, la instruccin de enclavamiento indica al controlador que active
el bit direccionado. Desde ese momento en adelante, el bit permanece activado,
pese a la condicin del rengln, hasta que el bit est desactivado (tpicamente por
una instruccin OTU en otro rengln).
Cmo usar OTU
Cuando asigna una direccin a la instruccin OTU que corresponde a la direccin de
una salida fsica, el dispositivo de salida cableado a este terminal de tornillo est
desactivado cuando el bit est restablecido (desactivado o inhabilitado).
La instruccin de desenclavamiento indica al controlador que desactive el bit
direccionado. Desde ese momento en adelante, el bit permanece desactivado, pese a
la condicin del rengln, hasta que est activado (tpicamente por una instruccin
OTL en otro rengln).
3 3 3 3 3 3
(L)
(U)
Instrucciones de
salida
Preface
112
OneShot Rising (OSR)
La instruccin OSR es una instruccin de entrada retentiva que ocasiona un evento
durante una sola vez. Use la instruccin OSR cuando un evento debe comenzar
basado en el cambio de estado del rengln de falso a verdadero.
Cuando las condiciones de rengln precedentes de la instruccin OSR van de falsas
a verdaderas, la instruccin OSR ser verdadera durante un escn. Despus de
completarse un escn, la instruccin OSR se hace falsa, aun cuando las condiciones
de rengln precedentes permanecen verdaderas. La instruccin OSR slo volver a
hacerse verdadera si las condiciones de rengln precedentes efectan una transicin
de falso a verdadero.
El controlador le permite usar una instruccin OSR por cada salida en un rengln.
Cmo introducir parmetros
La direccin asignada a la instruccin OSR no es la direccin de ONESHOT
mencionada por su programa, ni indica el estado de la instruccin OSR. Esta
direccin permite que la instruccin OSR recuerde su estado de rengln anterior.
Use una direccin de bit desde el archivo de datos del bit o enteros. El bit
direccionado est establecido (1) durante un escn cuando las condiciones de
rengln precedentes de la instruccin OSR son verdaderas (aun cuando la
instruccin OSR se hace falsa); el bit est restablecido (0) cuando las condiciones de
rengln precedentes de la instruccin OSR se hacen falsas.
Nota La direccin de bit que usa para esta instruccin debe ser nica. No la use en otros
lugares del programa.
No use una direccin de entrada o salida para programar el parmetro de direccin
de la instruccin OSR.
Ejemplos
Los renglones siguientes ilustran el uso de las instrucciones OSR. Los cuatro
primeros renglones se aplican a los procesadores SLC 500 y SLC 5/01. El quinto
rengln abarca la bifurcacin de salida y se aplica a los procesadores SLC 5/02,
SLC 5/03 y SLC 5/04 y controladores MicroLogix 1000.
3 3 3 3 3 3
[OSR]
113

TOD
TO BCD
Source Tf:0.ACC
Dest O:3
Cuando la instruccin de entrada va de falso a verdadero, la
instruccin OSR acondiciona el rengln para que la salida vaya a
verdadero durante un escn de programa. La salida se hace
falsa y permanece falsa durante los escanes subsiguientes hasta
que la entrada efecte otra transicin de falso a verdadero.
Procesadores SLC 600 y SLC 50/1
] [
I:1.0
0
[OSR]
B3
0
( )
O:3.0
0
] [
I:1.0
0
[OSR]
B3
0
En este caso, el valor acumulado de un temporizador se
convierte a BCD y se movi a una palabra de salida donde est
conectada una presentacin LED. Cuando marcha el temporiza-
dor, el valor acumulado est cambiando rpidamente. Este valor
puede ser inmovilizado y mostrado para cada transicin de falso
a verdadero de la condicin de entrada del rengln.
] [
I:1.0
0
[OSR]
B3
0
( )
O:3.0
0
] [
I:1.0
0
[OSR]
B3
0
( )
O:3.0
1
( )
O:3.0
0
( )
O:3.0
1
Uso de una instruccin OSR en una bifurcacin
(Procesadores SLC 500 y SLC 5/01)
En el rengln de arriba, la instruccin OSR no se permite
dentro de una bifurcacin.
En este caso la instruccin OSR no est en la
bifurcacin, por lo tanto, el rengln es vlido.
Los procesadores SLC 500 y SLC 5/01 le permiten usar una instruccin OSR por
cada rengln.
Preface
114
Cuando use un procesador SLC 500 SLC 5/01, no ubique condiciones de
entrada despus de la instruccin OSR en un rengln. Puede ocurrir una
operacin inesperada.
( )
O:3.0
0
]/[
B3
1
[OSR]
B3
3
( )
O:3.0
1
] [
B3
2
] [
I:1.0
0
[OSR]
B3
0
Procesadores SLC 5/02, SLC 5/03 y LSC 5/04 y controladores MicroLogix 1000
Los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y controladores MicroLogix
1000 le permiten usar una instruccin OSR por cada salida en un rengln.
115
Descripcin general de las instrucciones de temporizador
Cada direccin de temporizador se compone de un elemento de 3 palabras. Palabra
0 es la palabra de control, palabra 1 almacena el valor preseleccionado y palabra 2
almacena el valor acumulado.
EN TT DN Uso interno
15 14 13
Valor preseleccionado
Valor de acumulador
Pal. 0
Pal. 1
Pal. 2
EN = Bit 15 Habilitacin
TT = Bit 14 Temporizacin del tempor.
DN = Bit 13 Efectuado
PRE = Valor preseleccionado
ACC = Valor acumulado
Los bits etiquetados como uso interno no son direccionables.
Valor del acumulador (.ACC)
Este es el tiempo transcurrido desde el ltimo restablecimiento del temporizador.
Cuando est habilitado, el temporizador lo actualiza constantemente.
Valor preseleccionado (.PRE)
Especifica el valor que el temporizador debe alcanzar antes de que el controlador
establezca el bit de efectuado. Cuando el valor acumulado sea igual o mayor que el
valor preseleccionado, el bit de efectuado estar establecido. Puede usar este bit
para controlar un dispositivo de salida.
Los valores preseleccionados y acumulados para temporizadores tienen un rango
desde 0 hasta +32,767. Si el valor preseleccionado o acumulador de temporizador
es un nmero negativo, ocurre un error de tiempo de ejecucin.
Base de tiempo
La base de tiempo determina la duracin de cada intervalo de base de tiempo. Para
los procesadores fijos y SLC 5/02, la base de tiempo ha sido establecido a 0.01
segundo. Para los procesadores SLC 5/02, SLC 5/03, SLC 5/04 y los controladores
MicroLogix 1000, la base de tiempo es seleccionable como 0.01 (10 ms) segundo
1.0 segundo.
Preface
116
Precisin del temporizador
La precisin del temporizador se refiere al tiempo transcurrido entre el momento en
que una instruccin de temporizador est habilitada y el momento en que el
intervalo temporizado se ha completado. La inexactitud causada por el escn de
programa puede ser mayor que la base de tiempo del temporizador. Tambin debe
considerar el tiempo necesario para activar el dispositivo de salida.
La precisin de temporizacin es 0.01 a +0 segundos, con un escn de programa
de hasta 2.5 segundos. El temporizador de 1 segundo mantiene la precisin con un
escn de programa de hasta 1.5 segundos. Si sus programas pueden exceder 1.5
2.5 segundos, repita el rengln de instruccin del temporizador para que el rengln
sea escaneado dentro de estos lmites.
Nota La temporizacin podra resultar inexacta si las instrucciones de salto (JMP),
etiqueta (LBL), salto a subrutina (JSR) o subrutina (SBR) saltan el rengln que
contiene una instruccin de temporizador mientras que el temporizador est
temporizando. Si la duracin de salto es menor de 2.5 segundos, no se pierde
ningn tiempo; si la duracin de salto excede 2.5 segundos, ocurre un error de
temporizacin no detectable. Cuando se usan subrutinas, es necesario que un
temporizador est ejecutado a un mnimo de cada 2.5 segundos para evitar un error
de temporizacin.
Estructura de direccionamiento
Direccione bits y palabras usando el formato Tf:e.s/b
Explicacin
T Archivo de temporizador
f
Nmero de archivo. Para los procesadores SLC 500, el nmero predetermi-
nado es 4. Se puede usar un nmero entre 10-255 para almacenamiento
adicional. El nico nmero de archivo vlido es 4 para los controladores
MicroLogix 1000.
e
Nmero de
elemento
Estos son elementos de 3 palabras. Para los procesadores
SLC 500 el rango es 0-255. Para los controladores
MicroLogix 1000 el rango es de 0-39.
. Elemento de palabras
s subelemento
/ delimitador de bit
b bit
117
Ejemplos de direccionamiento
T4:0/15 T4:0/EN Bit de habilitacin
T4:0/14 T4:0/TT Bit de temporizacin del temporizador
T4:0/13 T4:0/DN Bit de efectuado
T4:0.1 T4:0.PRE Valor preseleccionado del temporizador
T4:0.2 T4:0.ACC Valor acumulado del temporizador
T4:0.1/0 T4:0.PRE/0 Bit 0 del valor preseleccionado
T4:0.2/0 T4:0.ACC/0 Bit 0 del valor acumulado
Preface
118
Temporizador a la conexin (TON)
Use la instruccin TON para activar o desactivar una salida despus de que el
temporizador haya estado activado durante un intervalo de tiempo preseleccionado.
La instruccin TON comienza a contar los intervalos de la base de tiempo cuando
las condiciones de rengln se hacen verdaderas. Con tal que las condiciones de
rengln permanezcan verdaderas, el temporizador ajusta su valor acumulado (ACC)
durante cada evaluacin hasta alcanzar el vazor predeterminado (PRE). Cuando las
condiciones de rengln se hacen falsas, el valor acumulado se reinicializa sin
importar si el temporizador ha sobrepasado el lmite de tiempo.
Uso de los bits de estado
Este bit Se establece cuando
Y permanece establecido
hasta ocurrir uno de los
siguientes eventos
Bit de efectuado del
temporizador DN (bit 13)
el valor acumulado es igual o
mayor que el valor
preseleccionado
las condiciones de rengln
se hacen falsas
Bit de temporizacin del
temporizador TT (bit 14)
son verdaderas y el valor
acumulado es menor que el
valor preseleccionado
se hacen falsas o cuando el
bit de efectuado est
establecido
Bit de habilitacin del
temporizador EN (bit 15)
son verdaderas
se hacen falsas
Cuando el procesador cambia del modo de marcha REM o prueba REM al modo de
programa REM o la alimentacin elctrica del usuario se pierde durante la tempori-
zacin de la instruccin, pero no ha alcanzado su valor preseleccionado, ocurre lo
siguiente:
El bit de habilitacin del temporizador (EN) permanece establecido.
El bit de temporizacin del temporizador (TT) permanece establecido.
El valor acumulado (ACC) permanece sin cambio.
Se puede ocurrir lo siguiente al regresar al modo de marcha REM o prueba REM:
Condicin Resultado
Si el rengln verdadero:
El bit EN permanece establecido.
El bit TT permanece establecido
El valor ACC est puesto a cero.
Si el rengln es falso:
El bit EN est restablecido.
El bit TT est restablecido.
El valor ACC est puesto a cero.
3 3 3 3 3 3
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 120
Accum 0
119
Temporizador a la desconexin (TOF)
Use la instruccin TOF para activar o desactivar una salida despus de que su
rengln ha estado desactivado durante un intervalo de tiempo preseleccionado. La
instruccin TOF comienza a contar los intervalos de la base de tiempo cuando el
rengln efecta una transicin de verdadero a falso. Con tal que las condiciones
permanezcan falsas, el temporizador incrementa su valor acumulado (ACC) durante
cada escn hasta alcanzar el valor preseleccionado (PRE). El valor acumulado se
restablecer cuando las condiciones de rengln se hagan verdaderas, sin importar si
el tiempo en el temporizador se ha agotado.
siguientes eventos
son verdaderas
se hacen falsas y el valor
acumulado es mayor o igual
que el valor preseleccionado
son falsas y el valor
se hacen verdaderas o
cuando el bit de efectuado se
restablece
son verdaderas
se hacen falsas
Cuando la operacin del procesador cambia del modo de marcha REM o prueba
REM al modo de programa REM o cuando se pierde la alimentacin elctrica del
usuario durante la temporizacin de una instruccin de retardo con temporizador
desactivado, pero no ha alcanzado su valor preseleccionado, ocurre lo siguiente:
El bit de habilitacin del temporizador (EN) permanece establecido.
El bit de temporizacin del temporizador (TT) permanece establecido.
El bit de efectuado del temporizador (DN) permanece establecido.
3 3 3 3 3 3
(EN)
(DN)
TOF
TIMER OFF DELAY
Timer T4:1
Time Base 0.01
Preset 120
Accum 0
Preface
120
Se puede ocurrir lo siguiente al regresar al modo de marcha REM o prueba REM:
Condicin Resultado
Si el rengln es verdadero:
El bit TT se restablece.
El bit DN permanece establecido.
El bit EN se establece.
El valor ACC se restablece.
El bit DN se restablece.
El bit EN se restablece.
El valor ACC se establece igual que el
valor preseleccionado.
La instruccin de restablecimiento (RES) no se puede usar con las
instrucciones TOF porque RES siempre pone a cero los bits de estado as como
el valor acumulado. (Vea la pgina 1-34.)
Nota El TOF temporiza dentro de una pareja MCR inactiva.
121
Temporizador retentivo (RTO)
Use la instruccin RTO para activar o desactivar una salida despus que el
temporizador haya estado desactivado durante un intervalo de tiempo
preseleccionado. La instruccin RTO es una instruccin retentiva que comienza a
contar los intervalos de base de tiempo cuando las condiciones de rengln se hacen
verdaderas.
La instruccin RTO retiene su valor acumulado cuando ocurre cualquiera de los
eventos siguientes:
Las condiciones de rengln se hacen falsas.
Cambia la operacin del procesador del modo de marcha REM o prueba REM
al modo de programa REM.
Se corta la alimentacin elctrica del procesador (siempre que se mantenga una
batera auxiliar).
Ocurre un fallo.
Cuando regresa el procesador al modo de marcha REM o prueba REM y/o las
condiciones de rengln se hacen verdaderas, la temporizacin contina desde el
valor acumulado retenido. Los temporizadores retentivos miden el perodo
acumulativo durante el cual las condiciones de rengln son verdaderas mediante la
retencin de su valor acumulado.
siguientes eventos
el valor acumulado es igual o
mayor que el valor
preseleccionado
la instruccin RES apropiada
se habilita
son verdaderas y el valor
se hacen falsas o cuando se
establece el bit de efectuado
son verdaderas
se hacen falsas
Nota Para restablecer el valor acumulado del temporizador retentivo y los bits de estado
despus de que el rengln RTO se hace falso, debe programar una instruccin de
restablecimiento (RES) con la misma direccin en otro rengln.
3 3 3 3 3 3
(EN)
(DN)
RTO
RETENTIVE TIMER ON
Timer T4:2
Time Base 0.01
Preset 120
Accum 0
Preface
122
Cuando el procesador cambia del modo de marcha REM o prueba REM al modo de
programa REM o fallo REM, o cuando se pierde la alimentacin elctrica del
usuario durante la temporizacin del temporizador, pero todava sin alcanzar el valor
preseleccionado, ocurre lo siguiente:
El bit de habilitacin (EN) del temporizador permanece establecido.
El bit de temporizacin (TT) del temporizador permanece establecido.
Puede ocurrir lo siguiente al regresar al modo de marcha REM o prueba REM o
cuando se restaura la alimentacin elctrica:
Condicin Resultado
Si el rengln es verdadero:
El bit TT permanece establecido.
El bit EN permanece establecido.
El valor ACC permanece sin cambio y
vuelve a incrementar.
El bit DN permanece en su ltimo estado.
El bit EN se restablece.
El valor ACC permanece en su ltimo
estado.
123
Uso de los contadores
Elementos del archivo de datos del contador
Cada direccin de contador se compone de un elemento de archivo de datos de 3
palabras. Palabra 0 es la palabra de control y contiene los bits de estado de la
instruccin. Palabra 1 es el valor preseleccionado. Palabra 2 es el valor acumulado.
La palabra de control para las instrucciones de contador incluye seis bits de estado,
segn lo indicado a continuacin:
CU CD DN OV UN UA Uso interno
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Valor acumulado
Pal. 0
Pal. 1
Pal. 2
CU = Habilitacin de conteo prog.
CD = Habilitacin de conteo reg.
DN = Bit de efectuado
PRE = Preseleccionado
ACC = Acumulado
Los bits etiquetados como uso interno no son direccionables.
OV = Bit de overflow
UN = Bit de underflow
UA = Actualizacin del valor acumulado
(HSC en el controlador fijo solamente)
Para obtener informacin acerca de la instruccin del contador de alta velocidad del
controlador MicroLogix 1000, vea el captulo 7.
Valor acumulado (.ACC)
Este es el nmero de transiciones de falso a verdadero que han ocurrido desde el
ltimo restablecimiento del contador.
Preface
124
Valor preseleccionado (PRE)
Especifica el valor que el contador debe alcanzar antes que el controlador establezca
el bit de efectuado. Cuando el valor del acumulador se hace igual o mayor que el
valor preseleccionado, se establece el bit de estado efectuado. Puede usar este bit
para controlar un dispositivo de salida.
Los valores preseleccionados y acumulados para los contadores oscilan entre
32,768 hasta +32,767 y se almacen como enteros con signos. Los valores
negativos se almacenan en forma de complemento de dos.
Estructura de direccionamiento
Asigne direcciones de contador usando el formato Cf:e.s/b
Explicacin
C Contador
f
Nmero de archivo. Para los procesadores SLC 500, el valor
predeterminado es 5. Un nmero de archivo entre 10255 se
puede usar para obtener almacenamiento adicional. El nico
nmero de archivo vlido es 5 para los controladores
MicroLogix 1000.
e
Nmero de
elemento
Estos son elementos de 3 palabras.
Para los procesadores SLC 500 el
rango es 0-255. Para los controladores
MicroLogix 1000 el rango es de 0-39.
. Elemento de palabra
s Subelemento
b Bit
125
Ejemplos
C5:0/15 C5:0/CU Bit de habilitacin de conteo progresivo
C5:0/14 C5:0/CD Bit de habilitacin de conteo regresivo
C5:0/13 C5:0/DN Bit de efectuado
C5:0/12 C5:0/OV Bit de overflow
C5:0/11 C5:0/UN Bit de underflow
C5:0/10 C5:0/UA Bit de actualizacin del valor acumulado (HSC en el
controlador fijo solamente)
C5:0.1 C5:0PRE Valor preseleccionado del contador
C5:0.2 C5:0.ACC Valor acumulado del contador
C5:0.1/0 C5:0.PRE/0 Bit del valor preseleccionado
C5:0.2/0 C5:0.ACC/0 Bit 0 del valor acumulado
Preface
126
Cmo funcionan los contadores
La figura siguiente muestra cmo funciona un contador. El valor del contador debe
permanecer dentro del rango de 32768 a +32767. Si el valor de conteo excede
+32767 desciende a menos de 32768, se establece un bit de overflow (OV) o
underflow (UN) de estado del contador.
Un contador se puede poner a cero usando la instruccin de restablecimiento (RES).
Underflow Overflow
32,768 +32,767
Conteo progresivo
0
Conteo regresivo
Valor acumulado del contador
(CTU)
(CTD)
Conteo progresivo (CTU)
El CTU es una instruccin que cuenta las transiciones de rengln de falso a
verdadero. Las transiciones de rengln pueden ser provocadas por eventos
ocurriendo en el programa (de la lgica nterna o dispositivos de campo externos)
tales como piezas que pasan por un detector o que activan un interruptor de lmite.
Cuando las condiciones de rengln para una instruccin CTU efectan una
transicin de falso a verdadero, el valor acumulado se incrementa en uno, siempre
que el rengln que contiene la instruccin CTU se evale entre estas transiciones.
La capacidad del contador para detectar transiciones de falso a verdadero depende
de la velocidad (frecuencia) de la seal de entrada.
Nota La duracin activada y desactivada de un seal de entrada no debe ser ms rpida
que el tiempo de escn 2x (se entiende un ciclo de trabajo de 50%).
El valor acumulado se retiene cuando las condiciones de rengln vuelven a hacerse
falsas. El conteo acumulado se retiene hasta que sea puesto a cero por una
instruccin de restablecimiento (RES) que tenga la misma direccin que el contador.
3 3 3 3 3 3
(CU)
(DN)
CTU
COUNT UP
Counter C5:0
Preset 120
Accum 0
127
siguientes eventos
Bit de overflow de conteo
progresivo OV
(bit 12)
el valor acumulado cambia a
32,768 (desde +32,767) y
contina contando desde ese
punto
se ejecuta una instruccin
RES con la misma direccin
que la instruccin CTU O
BIEN el conteo se reduce a
un valor menor o igual que
+32,767 con una instruccin
CTD
Bit de efectuado DN (bit 13) el valor acumulado es igual o
mayor que el valor
preseleccionado
el valor acumulado se hace
menor que el valor
preseleccionado
Bit de habilitacin de conteo
progresivo CU
(bit 15)
son verdaderas
se hacen falsas O BIEN se
habilita una instruccin RES
con la misma direccin que la
instruccin CTU
El valor acumulado se retiene despus que la instruccin CTU se hace falsa, o
cuando la alimentacin elctrica se corta y luego se restaura al controlador.
Adems, el estado activado o desactivado de los bits de contador efectuado,
overflow y underflow es retentivo. El valor acumulado y los bits de control se
restablecen cuando se habilita la instruccin RES correcta. Los bits CU siempre se
establecen antes de introducir los modos de marcha REM o prueba REM.
Preface
128
Conteo regresivo (CTD)
El CTD es una instruccin que cuenta las transiciones de rengln de falso a
verdadero. Las transiciones de rengln pueden ser causadas por eventos que
ocurren en el programa, tales como piezas pasando por un detector o accionando un
final de carrera.
Cuando las condiciones de rengln para una instruccin CTD han efectuado una
transicin de falo a verdadeo, el valor acumulado se disminuye en un conteo,
siempre que el rengln que contiene la instruccin CTD se evale entre estas
transiciones.
Los conteos acumulados se retienen cuando las condiciones de rengln se hacen
falsas nuevamente. El conteo acumulado se retiene hasta que sea puesto a cero por
una instruccin de restablecimiento (RES) que tiene la misma direccin que el
contador restablecido.
siguientes eventos
Bit de underflow de conteo
regresivo UN
(bit 11)
el valor acumulado cambia a
32,768 (desde +32,767) y
contina contando regresiva-
mente desde ese punto
una instruccin RES con la
misma direccin que la
instruccin CTD se ejecuta O
BIEN el conteo es
incrementado menor o igual
que +32,767 con una
instruccin CTU
Bit de efectuado DN (bit 13) el valor acumulado es igual o
mayor que el valor
preseleccionado
el valor acumulado se hace
menor que el valor
preseleccionado
Bit de habilitacin de conteo
regresivo CD
(bit 14)
son verdaderas
se hacen falsas O BIEN se
habilita una instruccin RES
con la misma direccin que la
instruccin CTD
El valor acumulado se retiene despus de que la instruccin CTD se hace falsa, o
cuando la alimentacin elctrica al controlador se corta y luego se restaura.
Adems, el estado activado o desactivado de los bits de contador efectuado,
overflow y underflow es retentivo. El valor acumulado y los bits de control se
restablecen cuando se habilita la instruccin RES correcta. Los bits CD siempre se
establecen antes de introducir los modos de marcha REM o prueba REM.
3 3 3 3 3 3
(CD)
(DN)
CTD
COUNT DOWN
Counter C5:1
Preset 120
Accum 0
129
Contador de alta velocidad (HSC)
El contador de alta velocidad constituye una variacin del contador CTU. La
instruccin HSC se habilita cuando la lgica de rengln es verdadera y se inhabilita
cuando la lgica de rengln es falsa.
Para obtener informacin acerca de la instruccin del contador de alta velocidad del
controlador MicroLogix 1000, vea el captulo 7.
Nota La instruccin HSC cuenta transiciones que ocurren en el terminal de entrada I:0/0.
La instruccin HSC no cuenta las transiciones de rengln. Habilita o inhabilita el
rengln HSC para habilitar o inhabilitar el conteo de transiciones que ocurren en la
terminal de entrada I:0/0. Recomendamos colocar la instruccin HSC en un
rengln incondicional. No coloque la instruccin XIC con la direccin I:0/0 en
serie con la instruccin HSC ya que los conteos se perdern.
El HSC es una contador CTU especial para uso con los procesadores SLC fijos y
SLC 5/01 de 24 VCC. Los bits de estado y valores acumulados del HSC son no
retentivos.
Nota Esta instruccin proporciona el conteo de alta velocidad para los controladores de
E/S fijos con entradas de 24 VCC. Se permite una sola instruccin HSC por cada
controlador. Para usar la instruccin, debe cortar el puente segn se indica a
continuacin. Se recomienda un cable blindado para reducir el ruido a la entrada.
Operacin del contador de alta velocidad
Para la operacin del contador de alta velocidad, hay que realizar los pasos
siguientes:
1. Desconecte la alimentacin elctrica del controlador fijo.
2. Quite el envolvente del SLC 500.
3. Localice y corte el cable del puente J2. No lo quite completamente, pero
asegrese que los extremos del cable del puente cortado no hagan contacto
entre s.
3 3
HIGH SPEED COUNTER
Counter C5:0
Preset 120
Accum 0
(CU)
(DN)
HSC
Preface
130
J2
J2
El puente del contador de alta velocidad se ubica debajo del
conectador de la batera O BIEN a la derecha del conector
de la batera.
4. Vuelva a poner la cubierta.
Nota Ahora la entrada I:0/0 funciona en modo de alta velocidad. La direccin del bit de
habilitacin del contador de alta velocidad es C5:0/CU. Cuando las condiciones de
rengln son verdaderas, se establece C5:0/CU y se cuentan las transiciones que
ocurren en la entrada I:0/0.
Para comenzar el conteo de alta velocidad, cargue un valor preseleccionado en
C5:0.PRE y habilite el rengln de contador. Para contar un valor preseleccionado,
realice uno de los pasos siguientes:
Cambie al modo de marcha REM o prueba REM de otro modo.
Encienda el procesador en modo de marcha REM.
Restablezca el HSC usando la instruccin RES.
La recarga automtica ocurre cuando el HSC por s mismo establece el bit DN a la
interrupcin.
Cada transicin de entrada que ocurre en entrada I:0/0 causa que el HSC acumulado
se incremente. Cuando el valor acumulado es igual que el valor preseleccionado, se
establece el bit de efectuado (C5:0/DN), el valor acumulado se pone a cero y el
valor preseleccionado (C5:0.PRE) se carga en el HSC como preparacin para la
prxima transicin de alta velocidad en la entrada I:0/0.
Su programa de escalera debe consultar el bit de efectuado (C5:0/DN) para
determinar el estado del HSC. Una vez que el bit de efectuado haya sido detectado
como establecido, el programa de escalera debe poner a cero el bit C5:0/DN (usando
la instruccin OTU de desenclavamiento) antes de que el HSC acumulado vuelva a
alcanzar el valor preseleccionado; en caso contrario, el bit de overflow (C5:0/OV) se
establecer.
131
El HSC es diferente que los contadores CTU y CTD. El CTU y CTD son
contadores de software. El HSC es un contador de hardware y funciona
asincrnicamente al escn del programa de escalera. El valor acumulado HSC
(C5:0.ACC) normalmente se actualiza cada vez que el rengln HSC es evaluado en
el programa de escalera. Esto significa que el valor del acumulador de hardware
HSC se transfiere al acumulador de software HSC. Use solamente la instruccin
OTE para transferir este valor. La instruccin HSC pone a cero inmediatamente el
bit C5:0/UA a continuacin de la actualizacin acumulada.
Muchos conteos HSC pueden ocurrir entre las evaluaciones HSC, los cuales
provocaran la inexactitud del bit C5:0.ACC cuando ste sea usado en un programa
de escalera. Para permitir un valor acumulado HSC exacto, el bit de acumulado de
actualizacin (C5:0/UA) causa que C5:0.ACC sea actualizado inmediatamente al
estado del acumulador de harware cuando se establece.
Use la instruccin RES para restablecer el contador de alta velocidad en direccin
C5:0. La instruccin HSC pone a cero el bit de estado, el acumulador y carga el
valor preseleccionado durante:
el encendido
entrada en el modo de marcha REM
un restablecimiento
Elementos de datos del contador de alta velocidad
La direccin C5:0 es el elemento de 3 palabras del contador HSC.
CU CD DN OV UN UA No usado
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Valor de acumulador
CU = Bit de habilitacin de conteo progresivo
CD = Bit de habilitacin de conteo regresivo
DN = Bit de efectuado
OV = Bit de overflow
UN = Bit de underflow
UA = Actualizacin de acumulador (HSC solamente)
Pal. 0
Pal. 1
Pal. 2
Preface
132
La palabra 0 contiene los bits de estado siguientes de la instruccin HSC:
El bit 10 (UA) actualiza la palabra de acumulador del HSC para reflejar el
estado inmediato del HSC cuando es verdadero.
El bit 12 (OV) indica la ocurrencia de un overflow de HSC.
El bit 13 (DN) indica si el valor preseleccionado de HSC ha sido alcanzado.
El bit 15 (CU) muestra el estado de habilitacin/inhabilitacin de la
instruccin HSC.
La palabra 1 contiene el valor preseleccionado que se carga en el HSC cuando
se ejecuta la instruccin RES, o cuando se establece el bit de efectuado o
cuando se efecta el encendido inicial.
La palabra 2 contiene el valor del acumulador HSC. Esta palabra es actualizada
cada vez que la instruccin HSC es evaluada y cuando el bit del acumulador de
actualizacin es establecido usando una instruccin OTE. Este acumulador es
de slo lectura. Cualquier valor escrito en el acumulador resulta sobrescrito por
el contador de alta velocidad durante la evaluacin de instruccin,
restablecimiento o introduccin del modo de marcha REM.
Ejemplo de aplicacin
En las figuras siguientes, cada uno de los renglones 1, 18 y 31 del archivo de
programa principal consiste en una instruccin XIC direccionada al bit de efectuado
HSC y una instruccin JSR. Estos renglones consultan el estado del bit de
efectuado HSC. Cuando el bit de efectuado es establecido a cualquiera de estos
puntos de encuesta, la ejecucin del programa se mueve al archivo de subrutina 3,
ejecutando la lgica HSC. Despus de la ejecucin de la lgica HSC, el bit de
efectuado es puesto a cero por una instruccin de desenclavamiento y la ejecucin
de programa retorna al archivo de programa principal.
133
Ejemplo de aplicacin Archivo 2 (consulta del bit DN en el programa principal)
] [
C5:0
DN
JUMP TO SUBROUTINE 3
Rung 1
Rung 2
Rung 18 ] [
C5:0
DN
Rung 17
Rung 19
Rung 30
Rung 31
Rung 32
] [
C5:0
DN
JSR
JSR
JSR
] [ ] [ ] [ ( )
] [ ] [ ] [
( )
] [ ] [ ] [ ( )
] [ ] [ ] [ ( )
] [ ] [ ] [ ( )
Ejemplo de aplicacin Archivo 3 (ejecucin de lgica HSC)
RET
RETURN
(U)
C5:0
DN
] [
Rung 1
Rung 20
Rung 21
Rung 0
( )
] [ ] [ ] [ ( )
Lgica de aplica-
cin
Desenclava-
miento del bit
DN
Preface
134
Restablecimiento (RES)
Use una instruccin RES para restablecer un temporizador o contador. Cuando se
habilita la instruccin RES, restablece la instruccin de retardo del temporizador a la
conexin (TON), temporizador retentivo (RTO), conteo progresivo (CTU) o conteo
regresivo (CTD) con la misma direccin que la instruccin RES.
Usando una instruccin RES para un: El procesador restablece el:
Temporizador
(No use una instruccin RES con TOF.)
valor ACC a 0
bit DN
bit TT
bit EN
Contador
valor ACC a 0
bit OV
bit UNt
bit DN
bit CU
bit CD
Control
valor POS a 0
bit EN
bit EUt
bit DN
bit EM
bit ER
bit UL
IN y FD van al ltimo estado
Nota Si usa esta instruccin para restablecer el acumulador HSC del controlador
MicroLogix 1000, vea la pgina 7-21.
Cuando restablece un contador, si la instruccin RES est habilitada y el rengln de
contador est habilitado, se pone a cero el bit CU o CD.
Si el valor preseleccionado del contador es negativo, la instruccin RES establece el
valor acumulado a cero. Esto, a su vez, causa que el bit de efectuado sea establecido
por una instruccin de conteo regresivo o conteo progresivo.
Ya que la instruccin RES restablece el valor acumulado y los bits de
efectuado, temporizacin y habilitados, no use la instruccin RES para
restablecer una direccin de temporizador usada en una instruccin TOF. En
caso contrario, puede ocurrir la operacin inesperada de la mquina o lesiones
al personal.
3 3 3 3 3 3
(RES)
135
Instrucciones bsicas del ejemplo de aplicacin de la
perforadora de papel
Esta seccin proporciona renglones de escalera para mostrar el uso de las
instrucciones bsicas. Los renglones forman parte del ejemplo de aplicacin de la
perforadora de papel descrito en el apndice H. Usted aadir el programa principal
en el archivo 2, adems de aadir una subrutina al archivo 6.
Cmo aadir archivo 2
Los renglones ilustrados en la pgina siguiente son definidos como la lgica de
arranque del programa. Determinan las condiciones necesarias para arrancar la
mquina monitorizando los botones pulsadores de arranque y paro. Cuando se
presiona el botn pulsador de arranque, habilita al transportador a moverse e inicia
la rotacin de la broca. Cuando se presiona el botn pulsador de paro, inhabilita el
movimiento del transportador y detiene el motor de la perforadora.
La lgica de arranque tambin verifica la retraccin completa de la perforadora (a la
posicin original) y el desgaste excesivo de la broca (determinado en otra parte del
programa) antes de permitir el movimiento del transportador.
Posicin
original
I:1/5
Perforadora activada/desactivada O:3/1
Preface
136
Rengln 2:0
Estos renglones iniciarn el movimiento del transportador cuando se presione el
botn pulsador. No obstante, hay otras condiciones que se deben cumplir antes de
iniciar el transportador. Estas son: la broca debe estar en su posicin
completamente retrada (original) y la broca no debe sobrepasar su vida til mxima.
Estos renglones tambin detendrn el transportador cuando se presione el botn
pulsador o cuando la vida til de la broca haya sido excedida.
| Botn |Pos. BOTON Enclav. |
| ARRANQUE |orig. LS detencin MARCHA |
| mquina |
| I:1.0 I:1.0 I:1.0 B3:0 |
|+] [] [+]/[( )|
| | 6 5 | 7 0 |
| | Enclav. | |
| | MARCHA | |
| | mquina | |
| | B3:0 | |
| +] [+ |
| 0 |
Rengln 2:1
| Enclav. Motor |
| MARCHA perf. ACTIV. |
| mquina |
| B3:0 O:3.0 |
|] [+( )+|
| 0 | 1 | |
| | Arranque/detencin| |
| | transportador | |
| | | |
| | B3:0 O:3.0 | |
| +[OSR](L)+ |
| 1 0 |
Rengln 2:2
Detenga el transportador si existen condiciones que desenclaven el bit de
desenclavamiento de MARCHA de la mquina.
| Enclav. | Conveyor |
| MARCHA | Start/Stop |
| mquina | |
| B3:0 O:3.0 |
|]/[(U)|
| 0 0 |
137
Cmo aadir el archivo 6
Esta subrutina controla el movimiento ascendente y descendente de la broca para la
perforadora.
Posicin
original
I:1/5
Perf. act./desact. O:3/1
Retraccin perf. O:3/2
Avance perf. O:3/3
Prof.
perforacin
I:1/4
Preface
138
Rengln 6:0
Esta seccin de la lgica de escalera controla el movimiento ascendente/descendente
de la broca para la perforadora.
Cuando el transportador posiciona el libro debajo de la broca, se establece el bit
de INICIO DE LA SECUENCIA DE PERFORACION. Este rengln usa dicho bit para iniciar
la operacin de perforacin. Ya que el bit es establecido para la operacin de
perforacin completa, se requiere que el OSR pueda desactivar la seal de avance
para que la perforadora se retraiga.
| Inicio |Subr perf.| Avance |
| sec. | OSR | perforadora|
| perfor. | |
| B3:2 B3:3 O:3.0 |
|] [[OSR](L)|
| 0 0 3 |
Rengln 6:1
Cuando la broca haya perforado el libro, el cuerpo de la broca activar el final de
carrera de la PROFUNDIDAD DE PERFORACION. Al ocurrir esto, se desactiva la seal de
AVANCE DE LA PERFORADORA y se activa la seal de RETRACCION DE LA PERFORADORA.
| Prof. Avance |
| perforadora LS perforadora |
| I:1.0 O:3.0 |
|+] [++(U)+|
| | 4 | | 3 | |
| | Primer |Posicin | | Retracc. | |
| | paso |orig. LS | | perforadora|
| | S:1 I:1.0 | | O:3.0 | |
| +] []/[+ +(L)+ |
| 15 5 2 |
Rengln 6:2
Cuando la broca se retrae (despus de efectuar una perforacin), el cuerpo de la
broca activar el final de carrera de POSICION ORIGINAL DE LA BROCA. Al ocurrir
esto, se desactiva la seal de RETRACCION DE LA BROCA, el bit de INICIO DE LA
SECUENCIA DE PERFORACION se activa para indicar el fin del proceso de perforacin y
el transportador vuelve a iniciarse.
| Posicin |Retraccin Retraccin |
| orig. LS |perforadora perforadora |
| I:1.0 O:3.0 O:3.0 |
|] [] [+(U)+|
| 5 2 | 2 | |
| | Inicio | |
| | secuencia | |
| | perforadora| |
| | B3:2 | |
| +(U)+ |
| | 0 | |
| | Enclav. |Arranque/ | |
| | MARCHA |detencin | |
| | mquina |transport. | |
| | B3:0 O:3.0 | |
| +] [(L)+ |
| 0 0 |
Instrucciones de comparacin
21
2 Instrucciones de comparacin
Este captulo contiene informacin general acerca de instrucciones de comparacin
y explica cmo funcionan en su programa de aplicacin. Cada una de las
instrucciones de comparacin incluye informacin acerca de:
cmo debe aparecer el smbolo de instruccin
de papel que muestra el uso de instrucciones de comparacin.
Instruccin
Mnemnico Nombre
Propsito Pgina
EQU Igual Probar si dos valores son iguales. 23
NEQ No igual Probar si un valor no es igual que un segundo valor. 23
LES Menor que Probar si un valor es menor que un segundo valor. 24
LEQ Menor o
igual que
Probar si un valor es menor o igual que un segundo
valor.
24
GRT Mayor que Probar si un valor es mayor que otro. 2-4
GEQ Mayor o igual que Probar si un valor es mayor o igual que un segundo
valor.
25
MEQ Comparacin
igualdad con
mscara
Probar porciones de dos valores para saber si son
iguales. Compara datos de 16 bits de una direccin
de fuente contra datos de 16 bit en una direccin de
referencia mediante una mscara.
26
LIM Prueba de lmite Probar si un valor se encuentra dentro del rango de
lmite de otros dos valores.
27
Preface
22
Acerca de las instrucciones de comparacin
Las instrucciones de comparacin se usan para probar parejas de valores para
establecer condiciones de la continuidad lgica de un rengln. Como ejemplo,
digamos que una instruccin LES se presenta con dos valores. Si el primer valor es
menor que el segundo, la instruccin de comparacin es verdadera.
Para aprender ms acerca de las instrucciones de comparacin, le recomendamos
que lea la seccin Descripcin general de las instrucciones de comparacin, a
continuacin.
Descripcin general de las instrucciones de
comparacin
La informacin general siguiente se aplica a las instrucciones de comparacin.
Uso de direcciones de palabra indexadas
Al usar las instrucciones de comparacin, tiene la opcin de usar direcciones de
palabra indexadas para parmetros de instruccin especificando direcciones de
palabra. El direccionamiento indexado se trata en el apndice F de este manual.
Uso de direcciones de palabra indirectas
Tiene la opcin de usar direcciones indirectas a nivel de palabra y a nivel de bit para
instrucciones especificando direcciones de palabra cuando usa los procesadores SLC
5/03 OS302 y SLC 5/04 OS401. Vea el apndice F para obtener ms informacin.
23
Igual (EQU)
Use la instruccin EQU para probar si dos valores son iguales. Si la fuente A y la
fuente B son iguales, la instruccin es lgicamente verdadera. Si estos valores no
son iguales, la instruccin es lgicamente falsa.
La fuente A debe ser una direccin. La fuente B puede ser una constante de
programa o una direccin. Los enteros negativos se almacenan de forma
complementaria de dos.
No igual (NEQ)
Use la instruccin NEQ para probar si dos valores no son iguales. Si la fuente A y
la fuente B no son iguales, la instruccin es lgicamente verdadera. Si los dos
valores son iguales, la instruccin es lgicamente falsa.
La fuente A debe ser una direccin. La fuente B puede ser un constante de
3 3 3 3 3 3
EQU
EQUAL
Source A
Source B
3 3 3 3 3 3
NEQ
NOT EQUAL
Source A
Source B
Preface
24
Menor que (LES)
Use la instruccin LES para probar si un valor (fuente A) es menor que otro (fuente
B). Si la fuente A es menor que el valor en la fuente B, la instruccin es
lgicamente verdadera. Si el valor en la fuente A es mayor o igual que el valor en la
fuente B, la instruccin es lgicamente falsa.
Menor o igual que (LEQ)
Use la instruccin LEQ para probar si un valor (fuente A) es menor o igual que otro
(fuente B). Si la fuente A es menor o igual que el valor en la fuente B, la
instruccin es lgicamente verdadera. Si el valor en la fuente A es mayor que el
valor en la fuente B, la instruccin es lgicamente falsa.
3 3 3 3 3 3
LES
LESS THAN
Source A
Source B
3 3 3 3 3 3
LEQ
LESS THAN OR EQUAL
Source A
Source B
25
Mayor que (GRT)
Use la instruccin GRT para probar si un valor (fuente A) es mayor que otro (fuente
B). Si la fuente A es mayor que el valor en la fuente B, la instruccin es
lgicamente verdadera. Si el valor en la fuente A es menor o igual que el valor en la
fuente B, la instruccin es lgicamente falsa.
Mayor o igual que (GEQ)
Use la instruccin GEQ para probar si un valor (fuente A) es mayor o igual que otro
(fuente B). Si la fuente A es mayor o igual que el valor en la fuente B, la
instruccin es lgicamente verdadera. Si el valor en la fuente A es menor que el
valor en la fuente B, la instruccin es lgicamente falsa.
3 3 3 3 3 3
GRT
GREATER THAN
Source A
Source B
3 3 3 3 3 3
GEQ
GRTR THAN OR EQUAL
Source A
Source B
Preface
26
Comparacin con mscara
para igual (MEQ)
Use la instruccin MEQ para comparar datos en una direccin de fuente contra
datos en una direccin de comparacin. El uso de esta instruccin permite que una
palabra separada enmascare porciones de datos.
Fuente es la direccin del valor que desea comparar.
Mscara es la direccin de la mscara mediante la cual la instruccin mueve
datos. La mscara puede ser un valor hexadecimal.
Comparacin es un valor de entero or la direccin de la referencia.
Si los 16 bits de datos en la direccin de fuente son iguales a los 16 bits de datos en
la direccin de comparacin (menos los bits con mscara), la instruccin es
verdadera. La instruccin se hace falsa en el momento en que detecta una
desigualdad. Los bits en la palabra de mscara enmascaran los datos al
restablecerse; transmiten datos al establecerse.
3 3 3 3 3 3
MEQ
MASKED EQUAL
Source
Mask
Compare
27
Prueba de lmite (LIM)
Use la instruccin LIM para probar los valores dentro o fuera de un rango
especificado, segn cmo usted haya establecido los lmites.
Los valores de lmite bajo, prueba y lmite alto pueden ser direcciones de palabra o
constantes restringidos a las combinaciones siguientes:
Si el parmetro de prueba es una constante de programa, los parmetros de
lmite bajo y lmite alto deben ser direcciones de palabra.
Si el parmetro de prueba es una direccin de palabra, los parmetros de lmite
bajo y lmite alto pueden ser una constante de programa o una direccin de
palabra.
Estado verdadero/falso de la instruccin
Si el lmite bajo tiene un valor igual o menor que el lmite alto, la instruccin es
verdadera cuando el valor de prueba se encuentra entre los lmites o cuando es igual
a cualquiera de los lmites. Si el valor de prueba se encuentra fuera de los lmites, la
instruccin es falsa, segn se indica a continuacin.
Ejemplo lmite bajo menor que el lmite alto:
Lmite
bajo
Lmite
alto
La instruccin es verdadera
cuando el valor de prueba es
La instruccin es falsa
5 8 5 a 8 32,768 a 4 y 9 a 32,767
Falso Verdadero Falso
32,768
Lmite bajo Lmite alto
+ 32,767
3 3 3 3 3 3
LIM
LIMIT TEST
Low Lim
Test
High Lim
Preface
28
Si el lmite bajo tiene un valor mayor que el lmite alto, la instruccin es falsa
cuando el valor de prueba se encuentra entre los lmites. Si el valor de prueba es
igual a cualquiera de los lmites o se encuentra fuera de los lmites, la instruccin es
verdadera, segn se indica a continuacin.
Ejemplo lmite bajo mayor que el lmite alto:
Lmite
bajo
Lmite
alto
La instruccin es verdadera
La instruccin es falsa
5 8 6 y 7 32,768 a 5 y 8 a 32,767
Falso Verdadero Verdadero
32,768
Lmite bajo Lmite alto
+ 32,767
29
Ejemplo de aplicacin de instrucciones de comparacin
en la perforadora de papel
Esta seccin proporciona renglones de escalera para demostrar el uso de
instrucciones de comparacin. Los renglones son parte del ejemplo de aplicacin de
la perforadora de papel descrito en el apndice H.
Cmo iniciar una subrutina en archivo 7
Esta seccin de la escalera registra las pulgadas totales de papel que ha perforado la
broca actual. A medida que vaya desgastndose la broca actual, una luz se ilumina
en el panel de operador (abajo) para advertirle al operador que debe cambiar la
broca.
OPERATOR PANEL
Start I:1/6 Stop I:1/7
Change Tool Soon
O:3/4
Change Tool Now
O:3/6
Thumbwheel for
Thickness in 1/4
Tool Change Reset 5 Hole
7 Hole 3 Hole
I:1/9I:1/10 I:1/11I:1/14
(Keyswitch)
I:1/8
Preface
210
Rengln 7:0
Este rengln examina el nmero de milsimas de 1/4 pulg. que se han acumulado
durante la vida til de la broca actual. Si la broca ha perforado entre
100,000101,999 incrementos de 1/4 pulg. de papel, la bombilla de cambiar la broca
se ilumina constantemente. Cuando el valor es entre 102,000103,999, la bombilla de
cambiar la broca parpadea cada 1.28 segundos. Cuando el valor alcanza 105,000, la
bombilla de cambiar la broca parpadea y la bombilla de cambiar la broca ahora se
ilumina.
| Milsimas 100,000 |
| de 1/4 pulg. incrementos |
| de 1/4 pulg. |
| han |
| ocurrido |
| +GEQ+ B3:1 |
|++GRTR THAN OR EQUAL+( )+|
| | |Source A N7:11| 0 | |
| | | 0| | |
| | |Source B 100| | |
| | | | | |
| | ++ | |
| | Milsimas 102,000 | |
| | de 1/4 pulg. incrementos | |
| | de 1/4 pulg | |
| | han | |
| | ocurrido | |
| | +GEQ+ B3:1 | |
| ++GRTR THAN OR EQUAL+( )+ |
| | |Source A N7:11| 1 | |
| | | 0| | |
| | |Source B 102| | |
| | | | | |
| | ++ | |
| | Milsimas cambiar la | |
| | de 1/4 pulg. broca | |
| | AHORA | |
| | +GEQ+ O:3.0 | |
| | |Source A N7:11| 6 | |
| | | 0| | |
| | |Source B 105| | |
| | | | | |
| | ++ | |
| | 100,000 |102,000 cambiar | |
| | incrementos|incrementos la broca | |
| | de 1/4 pulg|de 1/4 pulg pronto | |
| | han |han | |
| | ocurrido |ocurrido | |
| | B3:1 B3:1 O:3.0 | |
| ++] []/[+( )+ |
| | 0 1 | 4 |
| | 100,000 |102,000 |1.28 | |
| | incrementos|increm. |segundo | |
| | de 1/4 pulg|de 1/4 plg|bit de | |
| | han |han |reloj de | |
| | ocurridod |ocurrido |mar. libre | |
| | B3:1 B3:1 S:4 | |
| +] [] [] [+ |
| 0 1 7 |
Instrucciones matemticas
31
3 Instrucciones matemticas
Este captulo contiene informacin general acerca de instrucciones matemticas y
explica cmo funcionan en su programa de lgica. Cada una de las instrucciones
matemticas incluye informacin acerca de:
cmo aparece el smbolo de instruccin
de papel que muestra el uso de las instrucciones matemticas.
Instruccin
Mnemnico Nombre
Propsito Page
ADD Aadir Aade la fuente A a la fuente B y almacena el
resultado en el destino.
36
SUB Restar Resta la fuente B de la fuente A y almacena el
37
MUL Multiplicar Multiplica la fuente A por la fuente B y almacena el
311
DIV Dividir Divide la fuente A por la fuente B y almacena el
resultado en el destino y el registro matemtico.
312
DDV Divisin doble Divide el contenido del registro matemtico por la
fuente y almacena el resultado en el destino y el
registro matemtico.
313
CLR Borrar Pone todos los bits de una palabra a cero. 314
SQR Raz cuadrada Calcula la raz cuadrada de la fuente y coloca el
resultado de entero en el destino.
314
SCP Escalar con
parmetros
Produce un valor de salida escalado que tiene una
relacin lineal entre los valores de entrada y escala-
dos.
315
Preface
32
Instruccin
Mnemnico Nombre
Propsito Pgina
SCL Datos de escala Multiplica la fuente por una tasa especificada,
aade a un valor offset y almacena el resultado en
el destino.
318
ABS Absoluto Calcula el valor absoluto de la fuente y coloca el
324
CPT Calcular Evala una expresin y almacena el resultado en el
destino.
325
SWP Cambiar Cambia los bytes bajos y altos de un nmero espe-
cificado de palabras en un archivo de bit, entero,
ASCII o cadena.
3-27
ASN Arco seno Acepta el arco seno de un nmero y almacena el
resultado (en radianes) en el destino.
3-28
ACS Arco coseno Acepta el arco coseno de un nmero y almacena el
resultado (en radianes) en el destino.
329
ATN Arco tangente Acepta el arco tangente de un nmero y almacena
el resultado (en radianes) en el destino.
3-29
COS Coseno Acepta el coseno de un nmero y almacena el re-
sultado en el destino.
3-30
LN Logaritmo natural Acepta el logoritmo natural del valor en la fuente y
lo almacena en el destino.
3-30
LOG Logaritmo de base
10
Acepta el logoritmo de la base 10 del valor en la
fuente y almacena el resultado en el destino.
331
SIN Seno Acepta el seno de un nmero y almacena el resulta-
do en el destino.
331
TAN Tangente Acepta la tangente de un nmero y almacena el
332
XPY X a la potencia de Y Eleva un valor a la potencia y almacena el resultado
en el destino.
3-33
33
Acerca de las instrucciones matemticas
La mayor parte de las instrucciones toman dos valores de entrada, realizan la
funcin matemtica y colocan el resultado en un lugar de memoria asignado.
Por ejemplo, las instrucciones ADD y SUB toman un par de valores de entrada, los
aaden o los restan y colocan el resultado en el destino especificado. Si el resultado
de la operacin excede el valor permitido, un bit de overflow o underflow se
establece.
Para aprender ms acerca de las instrucciones matemticas, le recomendamos que
lea la Descripcin general de las instrucciones matemticas que sigue.
Descripcin general de las instrucciones matemticas
La informacin general siguiente se aplica a las instrucciones matemticas.
La fuente es la(s) direccin(es) del(los) valor(es) en que se realiza una
operacin matemtica, lgica o de movimiento. Esto puede ser direcciones de
palabra o constantes de programa. Una instruccin que tiene dos operandos de
fuente no aceptan constantes de programa en ambos operandos.
El destino es la direccin del resultado de la operacin. Los enteros con signo
se almacenan de forma complementaria de dos y se aplican a los parmetros de
fuente y destino.
Al usar un procesador SLC 5/03 OS301, OS302 un procesador SLC 5/04
OS400, OS401, se pueden usar los valores del punto (coma) flotante y de
cadena (especificados al nivel de palabra). Refirase al apndice E para obtener
tipos adicionales de direccionamiento vlido.
Uso de las direcciones de palabra indexadas
Tiene la opcin de usar direcciones de palabra indexadas para parmetros de
instruccin especificando direcciones de palabra (excepto los procesadores fijos y
SLC 5/01). El direccionamiento indexado se trata en el apndice F.
Preface
34
Uso de las direcciones de palabra indirectas
instrucciones especificando direcciones de palabra cuando usa procesadores SLC
5/03 OS302 y SLC 5/04 OS401. Vea el apndice C para obtener ms informacin.
Actualizaciones de los bits de estado aritmtico
Los bits de estado aritmtico se encuentran en la palabra 0, bits 03 en el archivo de
estado del controlador. Despus de la ejecucin de una instruccin, los bits de
estado aritmtico en el archivo de estado son actualizados:
Con este bit: El controlador:
S:0/0 Acarreo (C)
se establece si el acarreo es generado; en caso contrario, se
pone a cero.
S:0/1 Overflow (V)
indica que el resultado real de una instruccin matemtica no
se puede colocar en el destino designado.
S:0/2 Cero (Z)
indica un valor 0 despus de una instruccin matemtica, de
movimiento o lgica.
S:0/3 Signo (S)
indica un valor negativo (menor que 0) despus de una
instruccin matemtica, de movimiento o lgica.
Bit de interrupcin por overflow, S:5/0
El bit de error menor (S:5/0) se establece a la deteccin de un overflow matemtico
o divisin entre 0. Si este bit se establece a la ejecucin de una instruccin END o
una instruccin de fin temporal (TND) o una regeneracin de E/S (REF), se
establece el cdigo 0020 de error mayor recuperable.
En las aplicaciones donde ocurre un overflow matemtico o una divisin entre 0,
puede evitar un fallo CPU usando la instruccin de desenclavamiento (OTU) con la
direccin S:5/0 en su programa. El rengln se debe encontrar entre el punto de
overflow y la instruccin END, TND o REF.
Cambios del registro matemtico S:13 y S:14
La palabra de estado S:13 contiene la palabra de mnimo significado de los valores
de 32 bits de las instrucciones MUL y DDV. Contiene el resto para las instrucciones
DIV y DDV. Tambin contiene los cuatro primeros dgitos BCD para las
instrucciones de conversin desde BCD (FRD) y conversin a BCD (TOD).
35
La palabra S:14 contiene la palabra de mximo significado para los valores de 32
bits de las instrucciones MUL y DDV. Contiene el cociente no redondeado para las
instrucciones DIV y DDV. Tambin contiene el dgito ms significativo (dgito 5)
para las instrucciones TOD y FRD.
Uso del archivo de datos de punto (coma) flotante (F8:)
Este tipo de archivo es vlido para los procesadores SLC 5/03 OS301, OS302 y SLC
5/04 OS400, OS401. Estos son elementos de 2 palabras y direccionables solamente
al nivel de elemento.
Asigne las direcciones de punto (coma) flotante de esta manera:
Formato Explicacin
F Archivo de punto (coma) flotante
Ff:e f
Nmero del archivo. El nmero 8 es el archivo predeterminado. Un nmero
de archivo entre 9255 se puede usar si se requiere almacenamiento
adicional.
e
Nmero de
elemento
Tiene un rango de 0255. Estos son elementos de 2
palabras. Nmeros de 32 bits no extendidos.
Ejemplos:
F8:2 Elemento 2, archivo de punto (coma) flotante 8
F10:36 Elemento 36, archivo de punto (coma) flotante 10 (el archivo 10 es
designado como un archivo de punto [coma] flotante por el usuario)
Preface
36
Aadir (ADD)
Use la instruccin ADD para aadir un valor (fuente A) a otro valor (fuente B) y
coloque el resultado en el destino.
Actualizaciones de bits de estado aritmtico
Con este bit: El procesador:
Acarreo (C)
se establece si el acarreo es generado; si no, se restablece (entero).
Se pone a cero para el punto (coma) flotante.
Overflow (V)
se establece si overflow es detectado en el destino; en caso contrario,
se restablece. Durante overflow, el indicador de error menor tambin se
establece. Para el punto (coma) flotante, el valor de overflow se coloca
en el destino. Para un entero, el valor 32,768 32,767 se coloca en el
destino. Excepcin: si est usando un procesador SLC 5/02, SLC 5/03
SLC 5/04 o un controlador MicroLogix 1000 y tiene S:2/14 (bit de
seleccin de overflow matemtico) establecido, entonces el overflowe
sin signo o y truncado permanece en el destino.
Cero (Z) se establece si el resultado es cero; en caso contrario, se restablece.
Signo (S) se establece si el resultado negativo; en caso contrario, se restablece.
3 3 3 3 3 3
ADD
ADD
Source A
Source B
Dest
37
Restar (SUB)
Use la instruccin SUB para restar un valor (fuente B) del otro (fuente A) y coloque
el resultado en el destino.
Acarreo (C)
se establece si el acarreo es generado; en caso contrario, se restablece
(entero). Se pone a cero para el punto (coma) flotante.
Overflow (V)
se establece si es underflow; en caso contrario, se restablece. Durante
underflow, el indicador de error menor tambin se establece. Para el
punto (coma) flotante, el valor de overflow se coloca en el destino. Para
un entero, el valor 32,768 32,767 se coloca en el destino.
Excepcin: si est usando un procesador SLC 5/02, SLC 5/03 SLC
5/04 o un controlador MicroLogix 1000 y tiene S:2/14 (bit de seleccin
de overflow matemtico) establecido, entonces el overflower sin signo y
truncado permanece en el destino.
Sign (S) se establece si el resultado negativo; en caso contrario, se restablece.
3 3 3 3 3 3
SUB
SUBTRACT
Source A
Source B
Dest
Instnruccin de salida
Preface
38
Adicin y sustraccin de 32 bits
Tiene la opcin de realizar adicin y sustraccin de entero con signo de 16 32 bits.
Esto es facilitado por el bit de archivo de estado S:2/14 (bit de seleccin de overflow
matemtico).
Bit de seleccin de overflow matemtico S:2/14
Establezca este bit cuando desee usar la adicin y sustraccin de 32 bits. Cuando
S:2/14 est establecido y el resultado de una instruccin ADD, SUB, MUL, DIV o
NEG no se puede representar en la direccin de destino (debido al underflow u
overflow matemtico):
El bit de overflow S:0/1 se establece.
El bit de interrupcin por overflow S:5/0 se establece.
La direccin de destino contiene los 16 bits menos significativos truncados y sin
signo del resultado.
Nota Para las instrucciones MUL, DIV, de entero y todas las instrucciones de punto
(coma) flotante con un destino de entero, el cambio de estado se realiza
inmediatamente una vez establecido S:2/14.
Cuando S:2/14 se restablece (condicin predeterminada) y el resultado de una
instruccin ADD, SUB, MUL, DIV o NEG no se puede representar en la direccin
de destino (debio al underflow u overflow matemtico):
El bit de overflow S:0/1 se establece.
El bit de interrupcin por overflow S:5/0 se establece.
La direccin de destino contiene 32767 si el resultado es positivo o 32768 si el
resultado es negativo.
Nota Adems, los procesadores SLC 5/03 y SLC 5/04 validan el estado de bit S:2/14
solamente al final de un escn para instrucciones ADD, SUB y NEG.
Anote que el estado de bit S:2/14 no afecta la instruccin DDV. Tampoco afecta el
contenido del registro matemtico cuando usa las instrucciones MUL y DIV.
Nota Los procesadores SLC 5/03 y SLC 5/04 solamente interrogan este bit al pasar al
modo de marcha y final de escn. Use la funcin de monitorizacin de datos para
efectuar esta seleccin antes de introducir el modo de marcha.
3 3 3 3
39
Ejemplo de adicin de 32 bits
El ejemplo siguiente muestra cmo se aade un entero signado de 16 bits a un
entero signado de 32 bits. Recuerde que S:2/14 debe estar establecido para la
adicin de 32 bits.
Anote que el valor de los 16 bits ms significativos (B3:3) del nmero de 32 bits se
incrementa en 1 si el bit de acarreo S:0/0 est estabelcido y se disminuye en 1 si el
nmero aadido (B3:1) es negativo.
Para evitar la ocurrencia de un error mayor al final del escn, debe desenclavar el bit
de interrupcin por overflow S:5/0 segn se muestra.
Preface
310
(U)
S:5
0
END
] [
B3
0
[OSR]
B3
1
Cuando el rengln se hace
verdadero para un solo
escn, B3:1 es aadido a
B3:2. El resultado se
coloca en B3:2.
SUB
SUBTRACT
Source A B3:3
0000000000000011
Source B 1
Dest B3:3
0000000000000011
ADD
ADD
Source A B3:1
0101010110101000
Source B B3:2
0001100101000000
Dest B3:2
0001100101000000
ADD
ADD
Source A 1
Source B B3:3
0000000000000011
Dest B3:3
0000000000000011
] [
S:0
0
] [
B3
31
Aadir el valor de 16 bits B3:1 al valor de 32 bits B3:3 B3:2
Operacin de adicin Binario Hex Decimal
B3:3 B3:2
B3:1
B3:3 B3:2
0000 0000 0000 0011 0001 1001 0100 0000
0101 0101 1010 1000
0000 0000 0000 0011 0110 1110 1110 1000
0003 1940
55A8
0003 6EE8
203,072
21,928
225,000
Addend
Addend
Sum
Si un acarreo es generado
(S:0/0 establecido), 1 es
aadido a B3:3.
Si B3:1 es negativo
(B3/31 establecido), 1 es
restado de B3:3.
El bit de TRAP de overflow
S:5/0 se desenclava para
evitar la ocurrencia de un
error mayor al final del
escn.
El dispositivo de programacin muestra valores decimales de 16 bits solamente. El valor decimal de un entero de 32 bits se
deriva del valor binario o hex mostrado. Por ejemplo, 0003 1940 hex es 16
4
x3 + 16
3
x1 + 16
2
x9 + 16
1
x4 + 16
0
x0 = 203,072.
Nota de aplicacin: Puede usar el rengln de arriba con una instruccin DDV y un
contador para calcular el valor promedio de B3:1.
311
Multiplicar (MUL)
Use la instruccin MUL para multiplicar un valor (fuente A) por el otro (fuente B) y
coloque el resultado en el destino.
Acarreo (C) siempre se restablece.
Overflow (V)
se establece si el overflow se detecta en el destino; en caso contrario,
se restablece. Durante el overflow, el indicador de error menor tambin
se establece. El valor 32,768 32,767 se coloca en el destino.
Excepcin: si usa un procesador SLC 5/02, SLC 5/03 SLC 5/04 un
controlador MicroLogix 1000 y tiene S:2/14 (bit de seleccin de overflow
matemtico) establecido, el overflow sin signo y truncado permanece en
el destino. Para los destinos de punto (coma) flotante, el resultado de
overflow permanece en el destino.
Signo (S)
se establece si el resultado es negativo; en caso contrario, se
restablece.
Cambios del registro matemtico, S:13 y S:14
Entero Contiene el resultado con signo de 32 bits de la operacin de
multiplicacin. Este resultado es vlido durante el overflow.
Punto (coma) flotante El registro matemtico no se cambia.
3 3 3 3 3 3
MUL
MULTIPLY
Source A
Source B
Dest
Preface
312
Dividir (DIV)
Use la instruccin DI:V para dividir un valor (fuente A) entre otro (fuente B). El
cociente redondeado se coloca a su vez en el destino. Si el residuo es 0.5 mayor,
el redondear toma lugar en el destino. El cociente no redondeado se almacena en la
palabra ms significativa del registro matemtico. El resto se coloca en la palabra
menos significativa del registro matemtico.
Overflow (V)
se establece si la divisin entre cero u overflow se detecta en el destino;
en caso contrario, se restablece. Durante el overflow, el indicador de
error menor tambin se establece. El valor 32,767 se coloca en el
destino. Excepcin: si usa un procesador SLC 5/02, SLC 5/03 SLC
5/04 un controlador MicroLogix 1000 y tiene S:2/14 (bit de seleccin
de overflow matemtico) establecido, el overflow sin signo y truncado
permanece en el destino. Para los destinos de punto (coma) flotante, el
resultado de overflow permanece en el destino.
Cero (Z)
se establece si el resultado es cero; si no, se restablece; no definido si
overflow est establecido.
Signo (S)
se establece si el resultado es negativo; si no, se restablece; no definido
si el overflow est establecido.
Entero El cociente no redondeado se coloca en la palabra ms significante y el
residuo se coloca en la palabra menos significativa.
Punto (coma) flotante El registro matemtico no se cambia.
Ejemplo
El residuo de 11/2 es 0.5, por lo tanto, el cociente se redondea a 6 y se almacena en
el destino. El cociente no redondeado, lo cual es 5, se almacena en S:14 y el
residuo, lo cual es 1, se almacena en S:13.
3 3 3 3 3 3
DIV
DIVIDE
Source A
Source B
Dest
DIV
DIVIDE
Source A N7:0
11
Source B N7:1
2
Dest N7:2
6
dnde: N7:0 = 11
N7:1 = 2
N7:2 = 6
resultado: S:14 = 5
S:13 = 1
313
Divisin doble (DDV)
El contenido de 32 bits del registro matemtico se divide entre el valor de fuente de
16 bits y el cociente redondeado se coloca en el destino. Si el residuo es 0.5
mayor, se redondea el destino.
Tpicamente esta instruccin sigue una instruccin MUL que crea un resultado de
32 bits.
Overflow (V)
se establece si es divisin en cero o si el resultado es mayor de 32,767
menor de 32,768; en caso contrario, se restablece. Durante el
overflow, tambin se establece el indicador de error menor. El valor
32,767 se coloca en el destino.
Signo (S)
restablece; no definido si el overflow est establecido.
Inicialmente contiene el dividendo de la operacin DDV. A la ejecucin de
instruccin, el cociente no redondeado se coloca en la palabra ms significativa del
registro matemtico. El residuo se coloca en la palabra menos significativa del
registro matemtico.
3 3 3 3 3 3
DDV
DOUBLE DIVIDE
Source
Dest
Preface
314
Borrar (CLR)
Use la instruccin CLR para poner a cero el valor de destino de una palabra.
Acarreo (C) siempre se restablece
Overflow (V) siempre se restablece
Cero (Z) siempre se establece
Signo (S) siempre se restablece
Raz cuadrada (SQR)
Cuando esta instruccin es evaluada como verdadera, la raz cuadrada del valor
absoluto de la fuente es calculada y el resultado redondeado se coloca en el destino.
La instruccin calcula la raz cuadrada de un nmero negativo sin overflow ni fallos.
En las aplicaciones donde el valor de fuente puede ser negativo, use una instruccin
de comparacin para evaluar el valor de fuente para determinar si el destino puede
ser invlido.
Acarreo (C)
es reservado (entero). Para el punto
(coma) flotante, siempre est puesto a
cero.
Overflow (V) siempre se restablece.
Cero (Z)
se establece cuando el valor de destino
es cero.
Signo (S) siempre se restablece.
3 3 3 3 3 3
CLR
CLEAR
Dest
3 3 3 3
SQR
SQUARE ROOT
Source
Dest
315
Cmo escalar con parmetros (SCP)
Use la instruccin SCP para producir un valor de salida escalado que tiene una
relacin lineal entre los valores de entrada y escalados. Esta instruccin tiene
capacidad para valores de entero y punto (coma) flotante.
Use la frmula siguiente para convertir los datos de entrada analgicos en unidades
de ingeniera:
y = mx + b
Donde:
y = salida escalada
m = pendiente (escala mx. escala mn.) / (entrada mx. entrada mn.)
x = valor de entrada
b = offset (interseccin y) = escala mn. (entrada min. inclinacin)
Nota La entrada mnima, entrada mxima, escala mnima y escala mxima se usan para
determinar los valores de inclinacin y offset. El valor de entrada puede salir de
los lmites de entrada especificados sin requerir la puesta en orden. Por ejemplo, el
valor de salida con escala no se encontrar necesariamente fijado entre los valores
mnimos y mximos escalados.
Introduzca los parmetros siguientes al programar esta instruccin:
El valor de entrada puede ser una direccin de palabra o una direccin de
elementos de datos de punto (coma) flotante.
Los valores mnimos y mximos de entrada determinan el rango de datos que
aparece en el parmetro de valor de entrada. El valor puede ser una direccin
de palabra, una constante de entero, elemento de datos de punto (coma) flotante
o una constante de punto (coma) flotante.
Los valores mnimos y mximos escalados determinan el rango de datos que
aparece en el parmetro de salida con escala. El valor puede ser una direccin
de palabra, una constante de entero, elemento de datos de punto (coma) flotante
o una constante de punto (coma) flotante.
El valor de salida escalado puede ser una direccin de palabra o una direccin
de elementos de punto (coma) flotante.
3 3
SCP
SCALE W/PARAMETERS
Input
Input Min.
Input Max.
Scaled Min.
Scaled Max.
Scaled Output
Instrucciones de salida
Preface
316
Overflow (V)
se establece si el overflow es generado o si una entrada sin capacidad
se detecta; si no, se restablece.
Cero (Z) se establece cuando el valor de destino es cero; si no, se restablece.
Signo (S)
se establece cuando el valor de destino es negativo; si no, se
restablece.
Ejemplos de aplicacin
Ejemplo 1
En el primer ejemplo, un mdulo de combinacin de E/S analgica (1746-NIO4I) se
encuentra en la ranura 1 del chasis. Un transductor de presin est conectado a la
entrada 0 y deseamos leer el valor en unidades de ingeniera. El transductor de
presin mide presiones de 01000 lbs/pul
2
y proporciona una seal de 010 V al
mdulo analgico. Para una seal de 010 V, el mdulo analgico proporciona un
rango entre 032,767. El rengln de programa siguiente colocar un nmero entre
01000 en N7:20 basado en la seal de entrada proveniente del transductor de
presin en el mdulo analgico.
Rengln 2:0
| +SCP+ |
|+SCALE W/PARAMETERS +|
| |Input I:1.0| |
| | 0| |
| |Input Min. 0| |
| | | |
| |Input Max. 32767| |
| | | |
| |Scaled Min. 0| |
| | | |
| |Scaled Max. 1000| |
| | | |
| |Scaled Output N7:20| |
| | 0| |
| ++ |
317
Ejemplo 2
En el segundo ejemplo, un mdulo de combinacin de E/S analgica (1764-NIO4I)
se encuentra en ranura 1 del chasis. Deseamos controlar la vlvula proporcional
conectada a la salida 0. La vlvula requiere una seal de 420 mA para controlar el
tamao de su abertura (0100%). (Suponga que hay presente lgica adicional en el
programa que calcula el tamao de abertura de la vlvula en porcentaje y coloca un
nmero entre 0100 en N7:21.) El mdulo analgico proporciona una seal de
salida de 420 mA para un nmero entre 624231,208. El rengln de programa
siguiente conducir una salida analgica para proporcionar una seal de 420 mA a
la vlvula proporcional (N7:21) basado en un nmero entre 0100.
Rengln 2:1
| +SCP+ |
|+SCALE W/PARAMETERS +|
| |Input N7:21| |
| | 0| |
| |Input Min. 0| |
| | | |
| |Input Max. 100| |
| | | |
| |Scaled Min. 6242| |
| | | |
| |Scaled Max. 31208| |
| | | |
| |Scaled Output O:1.0| |
| | 0| |
| ++ |
Preface
318
Escala de datos (SCL)
Cuando esta instruccin es verdadera, el valor en la direccin de fuente se multiplica
por el valor del rgimen. El resultado redondeado se aade al valor de offset y se
coloca en el destino.
Ejemplo
SCL
SCALE
Source N7:0
100
Rate [/10000] 25000
Offset 127
Dest N7:1
377
La fuente 100 es multiplicada por
25000 y dividida entre 10000 y
sumada a 127. El resultado 377
se coloca en el destino.
Nota Cuando ocurre un underflow u overflow en el archivo de destino, el bit de error
menor S:5/0 debe estar restablecido por el programa. Esto debe ocurrir antes del
final del escn actual para evitar que el cdigo de error mayor 0020 sea instruido.
Esta instruccin puede provocar un overflow antes de la adicin del offset.
Anote que a veces el trmino rgimen significa pendiente. La funcin de rgimen se
limita al rango 3.2768 a 3.2767. Por ejemplo, 32768/10000 a +32767/10000.
El valor para los parmetros siguientes es entre 32,768 a 32,767.
La fuente es una direccin de palabra.
El rgimen (o pendiente) es el valor positivo o negativo que usted introduce
dividido entre 10,000. Puede ser una constante de programa o una direccin de
palabra.
El offset puede ser una constante de programa o una direccin de palabra.
3 3 3 3
SCL
SCALE
Source
Rate [/10000]
Offset
Dest
319
Acarreo (C) es reservado.
Overflow (V)
se establece si un overflow se detecta; en caso contrario, se restablece.
Durante un overflow, el bit de error menor S:5/0 tambin se establece y
el valor 32,768 32,767 se coloca en el destino. La presencia de un
overflow se verifica antes y despus de la aplicacin del valor de
offset.
Cero (Z) se establece cuando el valor de destino es cero.

Signo (S)
se establece si el valor de destino es negativo; en caso contrario, se
restablece.
Si el resultado de la fuente multiplicado por el rgimen, dividido entre 10000 es mayor que 32767, la instruccin SCL
provoca un overflow y causa un error 0020 (bit de error menor) y coloca 32767 en el destino. Esto ocurre
independientemente del offset actual.
Ejemplo de aplicacin 1 Conversin de una seal de entrada analgica de 4 mA20 mA
en una variable de proceso PID
Valor con es-
cala
Valor de entrada
3,277
(Entrada mn.)
16,384
(Entrada mx.)
16,383
0
(Escala mx.)
(Escala mn.)
Preface
320
Cmo calcular la relacin lineal
Use las ecuaciones siguientes para expresar las relaciones lineales entre el valor de
entrada y el valor con escala resultante:
Valor con escala = (valor de entrada x rgimen) + offset
Rgimen = (escala mx. escala mn.) / (entrada mx. entrada mn.)
(16,383 0) / (16,384 3277) = 1.249 ( 12,490/10000)
Offset = escala mn. (entrada mn. x rgimen)
0 (3277 1.249) = 4093
Ejemplo de aplicacin 2 Cmo escalar una entrada analgica para controlar una salida
analgica
Valor con es-
cala
Valor de entrada
3,277 4 mA 16,384 20 mA
32,764 10V
0 0V
(Escala mx.)
(Escala mn.)
(Entrada mn.) (Entrada mx.)
321
Cmo calcular la relacin lineal
Use las ecuaciones siguientes para calcular las unidades con escala:
(32,764 0) / (16,384 3277) = 2.4997 ( 24,997/10000)
0 (3277 2.4997) = 8192
Los valores de offset y rgimen anteriores son correctos para la instruccin SCL.
No obstante, si la entrada excede 13,107, la instruccin provoca un overflow. Por
ejemplo:
17mA = 13,926 2.4997 = 34,810 (overflow real))
34,810 8192 = 26,618
Observe que ocurri un overflow aunque el valor final era correcto. Esto ocurri
porque se gener una condicin de overflow durante el clculo de rgimen.
Para evitar un overflow, recomendamos desplazar la relacin lineal a lo largo del eje
del valor de entrada y reducir los valores.
El diagrama siguiente muestra la relacin lineal desplazada. El valor de entrada
mnima de 3,277 se resta del valor de entrada mximo de 16,384, lo que resulta en el
valor de 13,107.
Preface
322
Valor con es-
cala
Valor de entrada
0 4 mA 13,107 20 mA
32,764 10V
0 0V
(Escala mx.)
(Escala mn.)
(Entrada mn. desplazada) (Entrada mx. desplazada)
Cmo calcular la relacin lineal desplazada
Use las ecuaciones siguientes para calcular las unidades escaladas:
(32,764 0) / (13,107 0) = 2.4997 ( 24,997/10000)
0 (0 2.4997) = 0
323
En este ejemplo, la instruccin SCL se introduce en el programa de lgica de
escalera tal como sigue:
SCL
SCALE
Source N7:0
Rate [/10000] 24997
Offset 0
Dest O:2.0
SUB
SUBTRACT
Source A I:1.0
Source B 3277
Dest N7:0
Entrada analgica
Salida analgica
Aplicar el desplazamiento
Valor analgico con escala desplazado
Preface
324
Absoluto (ABS)
Use la instruccin ABS para calcular el valor absoluto de la fuente y colocar el
resultado en el destino. Esta instruccin tiene capacidad para los valores de entero y
punto (coma) flotante. Use esta instruccin con procesadores SLC 5/03 OS302 y
SLC 5/04 OS401.
Cmo introducir los parmetros
La fuente puede ser una direccin de palabra, una constante de entero,
elemento de datos de punto (coma) flotante o una constante de punto (coma)
flotante.
El destino slo puede ser una direccin de palabra o un elemento de datos de
punto (coma) flotante.
Overflow (V)
siempre se restablece con un valor de punto (coma) flotante; se
establece si la entrada es 32,768 (valor de entero).
Cero (Z)
se establece cuando el valor de destino es cero; en caso contrario, se
restablece.
3 3
ABSOLUTE VALUE
Source
Dest
ABS
325
Calcular (CPT)
La instruccin CPT efecta operaciones de copiar, aritmticas, lgicas y conversin.
Usted define la operacin en la expresin y el resultado se escribe en el destino. El
CPT usa funciones para operar en uno o ms valores en la expresion para efectuar
operaciones tales como:
convertir de un formato de nmero a otro
manejar los nmeros
efectuar funciones trigonomtricas
Use esta instruccin con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
Las instrucciones que se pueden usar en la expresin incluyen:
+, , *, | (DIV), SQR, (NEG), NOT, XOR, OR, AND, TOD, FRD, LN,
TAN, ABS, DEG, RAD, SIN, COS, ATN, ASN, ACS, LOG y ** (XPY).
Nota El tiempo de ejecucin de una instruccin CPT es mayor que el de una sola
operacin aritmtica y usa ms palabras de instruccin.
El destino puede ser una direccin de palabra o la direccin de un elemento de
datos de punto (coma) flotante.
La expresin es cero o ms lneas, con hasta 28 caracters por lnea, hasta 255
caracteres.
Acarreo (C) se establece segn el resultado de la ltima instruccin en la expresin.
Overflow (V)
se establece cuando un overflow ocurre durante la evaluacin de la
expresin.
Cero (Z) se establece segn el resultado de la ltima instruccin en la expresin.
Signo (S) se establece segn el resultado de la ltima instruccin en la expresin.
Los bits anteriores son puestos a cero al inicio de la instruccin CPT. Vea S:34/2
para informacin acerca del manejo especial de los bits de estado aritmtico al usar
un punto (coma) flotante.
3 3
COMPUTE
Dest
Expression
CPT
Preface
326
Este ejemplo de aplicacin usa el teorema de Pitgoras para calcular la longitud de
la hipotenusa de un tringulo cuando se conocen los dos catetos. Use la ecuacin
siguiente:
c
2
= a
2
+ b
2
El rengln 2:0 usa instrucciones matemticas estndar para implementar el teorema de
Pitgoras. El rengln 2:1 usa la instruccin CPT para obtener el mismo resultado.
Rengln 2:0
| +XPY+ |
|++X TO POWER OF Y ++|
| | |Source A N7:1| | |
| | | 3| | |
| | |Source B 2| | |
| | | | | |
| | |Dest N7:3| | |
| | | 0| | |
| | ++ | |
| | +XPY+ | |
| ++X TO POWER OF Y ++ |
| | |Source A N7:2| | |
| | | 4| | |
| | |Source B 2| | |
| | | | | |
| | |Dest N7:4| | |
| | | 0| | |
| | ++ | |
| | +ADD+ | |
| ++ADD ++ |
| | |Source A N7:3| | |
| | | 0| | |
| | |Source B N7:4| | |
| | | 0| | |
| | |Dest N7:5| | |
| | | 0| | |
| | ++ | |
| | +SQR+ | |
| ++SQUARE ROOT ++ |
| |Source N7:5| |
| | 0| |
| |Dest N7:0| |
| | 0| |
| ++ |
Rengln 2:1
| +CPT+ |
|+COMPUTE +|
| |Dest N10:0| |
| | 0| |
| |Expression | |
| |SQR ((N7:1 ** 2) + (N7:2 **| |
| |2)) | |
| ++ |
Rengln2:2
| |
|+END+|
| |
donde c = (a
2
+ b
2
)
(N7:1)
2
+ (N7:2)
2
N10:0 =
327
Intercambio (SWP)
Use esta instruccin para intercambiar los bytes bajos y altos de un nmero de
palabras especificado en un archivo de bit, entero, ASCII o cadena. Use esta
instruccin con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
La fuente slo puede ser una direccin de palabra indexada.
La longitud es una referencia al nmero de palabras que van a intercambiarse,
pese al tipo de archivo. La direccin se limita a constantes de entero. Para los
archivos de tipo bit, entero y ASCII, el rango de longitud es de 1 a 128. Para el
archivo de tipo cadena, el rango de longitud es de 1 a 41. Anote que esta
instruccin se restringe a un solo elemento de cadena y no puede cruzar un
lmite de elemento de cadena.
El ejemplo siguiente muestra cmo funciona la instruccin SWP..
Antes:
ST10:1 = abcdefghijklmnopqrstuvwxyz
Despus:
ST10:1 = badcfehgjilknmporqtsvuxwzy
3 3
SWAP
Source
Length
SWP
SWAP
Source #ST10:1.1
Length 13
SWP
Preface
328
Arco seno (ASN)
Use la instruccin ASN para tomar el arco seno de un nmero (fuente en radianes) y
almacenar el resultado (en radianes) en el destino. La fuente debe ser mayor o igual
que 1 y menor o igual que 1. El valor resultante en el destino siempre es mayor o
igual que /2 y menor o igual que /2 donde = 3.141592. Use esta instruccin
con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
Overflow (V)
se establece si un overflow es generado o una entrada sin capacidad se
detecta; si no, se restablece.
Signo (S)
restablece.
3 3
ARC SINE
Source
Dest
ASN
329
Arco coseno (ACS)
Use la instruccin ACS para tomar el arco seno de un nmero (fuente en radianes) y
que 1 y menor o igual que 1. El valor resultante en el destino siempre es mayor o
igual que 0 y menor o igual que , donde = 3.141592. Use esta instruccin con
los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
Overflow (V)
detecta; en caso contrario, se restablece.
Arco tangente (ATN)
Use la para tomar el arco tangente de un nmero (fuente) y almacenar el resultado
(en radianes) en el destino. El valor resultante en el destino siempre es mayor o
igual que /2 y menor o igual que /2, donde = 3.141592. Use esta instruccin
con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
Overflow (V)
Signo (S)
restablece.
3 3
ARC COSINE
Source
Dest
ACS
3 3
ARC TANGENT
Source
Dest
ATN
Preface
330
Coseno (COS)
Use la instruccin COS para tomar el coseno de un nmero (fuente en radianes) y
que 205887.4 y menor o igual que 205887.4. La ptima exactitud se obtiene
cuando la fuentes es mayor que 2 y menor que 2 , donde = 3.141592. El
valor resultante en el destino siempre es mayor o igual que 1 y menor o igual que
1. Use esta instruccin con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
Overflow (V)
Logaritmo natural (LN)
Use la instruccin LN para tomar el logaritmo natural del valor en la fuente y
almacenar el resultado en el destino. La fuente debe ser mayor que cero. El valor
resultante en el destino siempre es mayor que o igual que 87.33654 y menor o
igual que 88.72284. Use esta instruccin con los procesadores SLC 5/03 OS302 y
SLC 5/04 OS401.
Overflow (V)
3 3
COSINE
Source
Dest
COS
3 3
NATURAL LOG
Source
Dest
LN
331
Logaritmo a la base 10 (LOG)
Use la instruccin LOG para tomar el logaritmo de base 10 del valor en la fuente y
almacenar el resultado en el destino. La fuente debe ser mayor que cero. El valor
resultante en el destino siempre es mayor o igual que 37.92978 y menor o igual
que 38.53184. Use esta instruccin con los procesadores SLC 5/03 OS302 y SLC
5/04 OS401.
Overflow (V)
Seno (SIN)
Use la instruccin SIN para tomar el seno de un nmero (fuente en radianes) y
almacenar el resultado en el destino. La fuente debe ser mayor o igual que
205887.4 y menor o igual que 205887.4. La ptima exactitud se obtiene cuando la
fuente es mayor que 2 y menor que 2 , donde = 3.141592. El valor resultante
en el destino siempre es mayor que o igual que 1 y menor o igual que 1. Use esta
instruccin con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401..
Overflow (V)
3 3
LOG BASE 10
Source
Dest
LOG
3 3
SINE
Source
Dest
SIN
Preface
332
Tangente (TAN)
Use la instruccin TAN para tomar la tangente de un nmero (fuente en radianes) y
almacenar el resultado en el destino. El valor de la fuente debe ser mayor o igual
que 102943.7 y menor o igual que 102943.7. La ptima exactitud se obtiene
cuando la fuente es mayor que 2 y menor que 2 , donde = 3.141592. El valor
resultante en el destino es un nmero real o infinito. Use esta instruccin con los
procesadores SLC 5/03 OS302 y SLC 5/04 OS401..
Overflow (V)
3 3
TANGENT
Source
Dest
TAN
333
X a la potencia de Y (XPY)
Use la instruccin XPY para elevar un valor (fuente A) a una potencia (fuente B) y
almacenar el resultado en el destino. Si el valor en la fuente A es negativo, la
exponente (fuente B) debe ser un nmero entero. Si no es un nmero entero, el bit
de overflow se establece y el valor absoluto de la base se usa en el clculo. Use esta
instruccin con los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
La instruccin XPY usa el algoritmo siguiente:
XPY = 2 ** (Y * log
2
(X))
Si cualquiera de las operaciones intermedias en este algoritmo provoca un overflow,
se establece el bit de estado de overflow aritmtico (S:01/).
Overflow (V)
3 3
X TO POWER OF Y
Source A
Source B
Dest
XPY
Preface
334
Instrucciones matemticas en el ejemplo de aplicacin
de la perforadora de papel
Esta seccin proporciona renglones de escalera para demostrar el uso de
instrucciones matemticas. Los renglones son parte del ejemplo de aplicacin de la
perforadora de papel descrito en el apndice H. Usted va a aadir a la subrutina en
archivo 7 que se comenz en el captulo 2.
335
Rengln 7:1
Este rengln restablece el nmero de incrementos de 1/4 pulg. y las milsimas de 1/4
pulg. cuando se activa el interruptor de llave de restablecimiento de cambio de la
broca. Esto debe ocurrir a continuacin de cada cambio de la broca.
| interruptor Milsimas |
| de llave de 1/4 pulg. |
| de restablecimiento |
| de cambio de broca |
| I:1.0 +CLR+ |
|] [++CLEAR ++|
| 8 | |Dest N7:11| | |
| | | 0| | |
| | ++ | |
| | incrementos | |
| | de 1/4 pulg. | |
| | | |
| | +CLR+ | |
| ++CLEAR ++ |
| |Dest N7:10| |
| | 0| |
| ++ |
Rengln 7:6
Mantenga un total actualizado de cuntas pulgadas de papel han sido perforadas con
la broca actual. Cada vez que se perfora un orificio, aada el espesor (en 1/4
pulg.) al total actualizado (registrado en 1/4 pulg.) El OSR es necesario porque el
ADD se ejecuta cada vez que el rengln es verdadero y el cuerpo de la perforadora
activara el interruptor de lmite de PROFUNDIDAD DE BROCA durante ms de un escn
de programa. El entero N7:12 es el valor convertido por entero del interruptor
preselector rotatorio en las entradas I:3/11 I:3/14.
| Prof. |Desgaste de herramienta Incrementos |
| de broca | OSR 1 de 1/4 pulg. |
| LS |
| I:1.0 B3:1 +ADD+ |
|] [[OSR]+ADD +|
| 4 8 |Source A N7:12| |
| | 1| |
| |Source B N7:10| |
| | 0| |
| |Dest N7:10| |
| | 0| |
| ++ |
Preface
336
Rengln 7:7
Cuando el nmero de incrementos de 1/4 pulg. sobrepasa 1000, determine cuntos
incrementos han sobrepasado 1000 y almacene N7:20, aada 1 al total de 1000
incrementos de 1/4 pulg. y reinicialice el acumulador de incrementos de 1/4 pulg. a
la cantidad de incrementos que haban sobrepasado 1000.
| Incrementos |
| de 1/4 pulg. |
| |
| +GEQ+ +SUB+ |
|+GRTR THAN OR EQUAL+++SUBTRACT ++|
| |Source A N7:10| | |Source A N7:10| | |
| | 0| | | 0| | |
| |Source B 1000| | |Source B 1000| | |
| | | | | | | |
| ++ | |Dest N7:20| | |
| | | 0| | |
| | ++ | |
| | Milsimas | |
| | de 1/4 pulg. | |
| | +ADD+ | |
| ++ADD ++ |
| | |Source A 1| | |
| | | | | |
| | |Source B N7:11| | |
| | | 0| | |
| | |Dest N7:11| | |
| | | 0| | |
| | ++ | |
| | | |
| | | |
| | | |
| | Incrementos | |
| | de 1/4 pulg. | |
| | +MOV | |
| ++MOVE ++ |
| |Source N7:20| |
| | 0| |
| |Dest N7:10| |
| | 0| |
| ++ |
|+END+|
Instrucciones de manejo de datos
41
4 Instrucciones de manejo de datos
Este captulo contiene informacin general acerca de las instrucciones de manejo de
datos y explica cmo funcionan en su programa de aplicacin. Cada una de las
instrucciones incluye informacin acerca de:
de papel que muestra el uso de las instrucciones de manejo de datos.
Instruccin
Mnemnico Nombre
Propsito Pgina
TOD Convertir a BCD Convierte el valor de fuente de entero en el formato
BCD y lo almacena en el destino.
43
FRD Convertir desde
BCD
Convierte el valor de fuente BCD en un entero y lo
almacena en el destino.
46
DEG Convertir de
radianes a grados
Convierte radianes (fuente) en grados y almacena
410
RAD Convertir de
grados a radianes
Convierte grados (fuente) en radianes y almacena
411
DCD Descodificar 4 a 1
de 16
Descodifica un valor de 4 bits (0 a 15) activando el
bit correspondiente en el destino de 16 bits.
412
ENC Codificar 1 de 16 a
4
Codifica una fuente de 16 bits a un valor de 4 bits.
Busca la fuente desde el bit mnimo al bit mximo y
busca el primer bit establecido. La posicin de bit
correspondiente se escribe en el destino como
entero.
413
COP y FLL Copiar el archivo y
llenar el archivo
La instruccin COP copia datos del archivo de
fuente al archivo de destino. La instruccin FLL
carga un valor de fuente en cada posicin al archivo
de destino.
4-15
Preface
42
Instruccin
Mnemnico Nombre
Propsito Pgina
MOV Mover Mueve el valor de fuente al destino. 420
MVM Mover con
mscara
Mueve los datos de un lugar de fuente a una
porcin seleccionada del destino.
421
AND Y Realiza una operacin Y por bit. 423
OR O Realiza una operacin O inclusiva por bit. 424
XOR O exclusivo Realiza una operacin de O exclusivo por bit. 425
NOT No Realiza una operacin NO. 426
NEG Negar Cambia el signo de la fuente y lo almacena en el
destino.
427
FFL y FFU Carga FIFO y
descarga FIFO
La instruccin FFL carga una palabra en una pila
FIFO en transiciones de falso a verdadero sucesi-
vas. El FFU descarga una palabra de la pila en
transiciones de falso a verdadero sucesivas. La
primera palabra cargada es la primera de ser
descargada.
430
LFL y LFU Carga LIFO y
descarga LIFO
La instruccin LFL carga una palabra en una pila
LIFO en transiciones de falso a verdadero sucesi-
vas. El LFU descarga una palabra de la pila en
transiciones de falso a verdadero sucesivas. La
ltima palabra cargada es la primera de ser descar-
gada.
432
Acerca de las instrucciones de manejo de datos
Use estas instrucciones para convertir informacin, manejar datos en el controlador
y realizar operaciones de lgica.
En este captulo se encuentra una descripcin general antes de los grupos de
instrucciones. Antes de aprender las instrucciones en cada uno de estos grupos, le
recomendamos que lea la descripcin general. Este captulo contiene las
descripciones generales siguientes:
Descripcin general de las instrucciones de mover y lgicas
Descripcin general de las instrucciones FIFO y LIFO
43
Convertir en BCD (TOD)
Use esta instruccin para convertir enteros de 16 bits en valores BCD.
Con los procesadores fijos y SLC 5/01, el destino slo puede ser el registro
matemtico. Con los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y controladores
MicroLogix 1000, el parmetro de destino puede ser una direccin de palabra en
cualquier archivo o puede ser el registro matemtico, S:13 y S:14.
Si el valor de entero que introduce es negativo, el valor absoluto del nmero se usa
para la conversin.
Overflow (V)
se establece si el resultado BCD es mayor de 9999. El overflow resulta
en un error menor.
Cero (Z) se establece si el valor de destino es cero.
Signo (S)
se establece si la palabra de fuente es negativa; en caso contrario, se
restablece.
Contiene el resultado BCD de 5 dgitos de la conversin. Este resultado es vlido
en el overflow.
3 3 3 3 3 3 3 3
TOD
TO BCD
Source
Dest
TOD
TO BCD
Source
Dest S:13
00000000
Procesadores SLC 5/02,
SLC 5/03 y SLC 5/04 y controla-
dores MicroLogix 1000
Procesadores fijos y SLC 5/01
Preface
44
Ejemplo 1
El valor de entero 9760 almacenado en N7:3 se convierte en BCD y la equivalente
de BCD se almacena en N10:0. El mximo valor BCD posible es 9999.
TOD
TO BCD
Source N7:3
9760
Dest N10:0
9760
El valor de destino se muestra en el
formato BCD
9 7 6 0
9 7 6 0
N7:3 Decimal 0010 0110 0010 0000
N10:0 BCD de 4 dgitos 1001 0111 0110 0000
Ejemplo 2
El valor de entero 32760 almacenado en N7:3 se convierte en BCD. El valor BCD
de 5 dgitos se almacena en el registro matemtico. Los 4 dgitos inferiores del
valor BCD se mueven a la palabra de salida O:2 y el dgito restante se mueve a
travs de una mscara a la palabra de salida O:3.
Cuando usa el registro matemtico como el parmetro de destino en la instruccin
TOD, el mximo valor BCD posible es 32767. Sin embargo, para los valores BCD
mayores de 9999, el bit de overflow se establece lo que tambin resulta en el
establecimiento del bit de error menor S:5/0. Su programa de escalera puede
desenclavar S:5/0 antes del final del escn para evitar el error mayor 0020, segn se
hizo en este ejemplo.
3 3 3 3 3
3 3 3 3 3
45
TOD
TO BCD
Source N7:3
32760
Dest S:13
00032760
(U)
S:5
0
] [
S:0
1
S:13 y S:14 se
muestran en el formato
BCD.
MOV
MOVE
Source S:13
10080
Dest O:2.0
10080
MVM
MASKED MOVE
Source S:14
3
Mask 000F
Dest O:3.0
3
] [
0 0 0 3 2 7 6 0
3 2 7 6 0
0 0 15 15
N7:3 Decimal
BCD de 5 dgitos S:13 y S:14
S:14 S:13
Este ejemplo producir el valor absoluto (032767)
contenido en N7:3 como 5 dgitos BCD en las ranuras de
salida 2 y 3.
Bit de error
menor
0010 0111 0110 0000
0000 0000 0000 0011
Bit de
overflow
Preface
46
Convertir de BCD (FRD)
Use esta instruccin para convertir los valores BCD en valores enteros. Con los
procesadores fijos y SLC 5/01, la fuente slo puede ser el registro matemtico. Con
los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y controladores MicroLogix
1000, el parmetro de fuente puede ser una direccin de palabra en cualquier
archivo de datos o puede ser el registro matemtico, S:13.
Overflow (V)
se establece si un valor que no sea BCD se contiene en la fuente o si el
valor que va a convertir es mayor de 32,767; en caso contrario, se
restablece. El overflow resulta en un error menor.
Cero (Z) se establece si el valor de destino es cero.
Nota Recomendamos que siempre proporcione filtro de lgica de escalera para todos los
dispositivos de entrada BCD antes de realizar la instruccin FRD. La mnima
diferencia en el retardo del filtro de entrada de punto a punto puede provocar un
overflow de la instruccin FRD debido a la conversin de un dgito que no sea
BCD.
3 3 3 3 3 3
FRD
FROM BCD
Source
Dest
FRD
FROM BCD
Source S:13
00000000
Dest
Procesadores SLC 5/02, SLC 5/03
y SLC 5/04 y controladores Micro-
Logix 1000
Procesadores fijos y
SLC 5/01
47
]/[
S:1
15
EQU
EQUAL
Source A N7:1
0
Source B I:0.0
0
MOV
MOVE
Source I:0.0
0
Dest N7:1
0
FRD
FROM BCD
Source I:0.0
0
Dest N7:2
0
En el ejemplo de arriba, los dos renglones causan que el procesador verifique que el
valor en I:0 siga siendo el mismo durante dos escanes consecutivos antes de ejecutar
el FRD. Esto evita que el FRD convierta un valor que no sea BCD durante un
cambio del valor de entrada.
Nota Para convertir nmeros mayores de 9999 BCD, la fuente debe ser el registro
matemtico (S:13). Debe restablecer el bit de error menor (S:5.0) para evitar un
error.
Se usan como la fuente para convertir todo el rango de nmeros de un registro.
Ejemplo 1
El valor BCD 9760 en la fuente N7:3 se convierte y se almacena en N10:0. El
mximo valor de fuente es 9999, BCD.
El valor de fuente se muestra
en el formato BCD.
9 7 6 0
9 7 6 0 N7:3 BCD de 4 dgitos 1001 0111 0110 0000
N10:0 Decimal 0010 0110 0010 0000
FRD
FROM BCD
Source N7:3
9760
Dest N10:0
9760
3 3 3
Preface
48
Ejemplo 2
El valor BCD 32760 en el registro matemtico se convierte y se almacena en N7:0.
El mximo valor de fuente es 32767, BCD.
0 0 0 3 2 7 6 0
3 2 7 6 0
0 0 15 15 BCD de 5 dgitos
S:14 S:13
0000 0000 0000 0011 0010 0111 0110 0000
N7:0 Decimal 0111 1111 1111 1000
FRD
FROM BCD
Source S:13
00032760
Dest N7:0
32760
S:13 y S:14 se muestran en
el formato BCD.
Usted debe convertir los valores BCD en enteros antes de manejarlos en su
programa de escalera. Si no convierte los valores, el procesador los maneja como
enteros y su valor se pierde.
Nota Si el registro matemtico (S:13 y S:14) se usa como la fuente para la instruccin
FRD y el valor BCD no excede 4 dgitos, asegrese de borrar la palabra S:14 antes
de ejecutar la instruccin FRD. Si S:14 no se borra y un valor se contiene en esta
palabra procedente de otra instruccin matemtica ubicada en otra parte del
programa, se colocar un valor decimal incorrecto en la palabra de destino.
3 3 3 3 3 3
49
A continuacin se muestra cmo borrar S:14 antes de ejecutar la instruccin FRD:
CLR
CLEAR
Dest S:14
0
FRD
FROM BCD
Source S:13
00001234
Dest N7:0
1234
S:13 y S:14 se
muestran en el formato
BCD.
MOV
MOVE
Source N7:2
4660
Dest S:13
4660
] [
I:1
0
0001 0010 0011 0100
0000 0100 1101 0010
Cuando la condicin de entrada se establece (1), un valor BCD (transferido de un
interruptor preselector rotatorio de 4 dgitos, por ejemplo) se mueve de la palabra
N7:2 al registro matemtico. La palabra de estado S:14 se borra para asegurar que
los datos no deseados no estn presentes cuando se ejecute la instruccin FRD.
Preface
410
Radianes en grados (DEG)
Use esta instruccin para convertir los radianes (fuente) en grados y almacenar el
resultado en el destino. La frmula siguiente se aplica:
Fuente 180/
donde = 3.141592
La fuente es el entero y/o los valores de punto (coma) flotante.
El destino es la direccin de la palabra donde se almacenan los datos.
Overflow (V)
se establece si un overflow es generado o si una entrada sin capacidad
se detecta; en caso contrario, se restablece
Cero (Z) se establece si el resultado es cero; en caso contrario, se restablece
Signo (S)
restablece
3 3
Radians to Degrees
Source
Dest
DEG
411
Grados en radianes (RAD)
Use esta instruccin para convertir los grados (fuente) en radianes y almacenar el
resultado en el destino. La frmula siguiente se aplica:
Fuente /180
donde = 3.141592
La fuente es el entero y/o los valores de punto (coma) flotante.
Actaulizaciones de los bits de estado aritmtico
Overflow (V)
se establece si un overflow es generado o si una entrada sin capacidad
se detecta; en caso contrario, se restablece
Cero (Z) se establece si el resultado es cero; en caso contrario, se restablece
Signo (S)
restablece
3 3
Degress to Radians
Source
Dest
RAD
Preface
412
Descodificar 4 a 1 de 16 (DCD)
Una vez ejecutada, esta instruccin establece un bit de la palabra de destino. El bit
que se activa depende del valor de los cuatro primeros bits de la palabra de fuente.
Vea la tabla siguiente.
Use esta instruccin para multiplexar los datos en aplicaciones tales como
interruptores preselectores rotatorios, teclados y conmutacin de banco.
Fuente Destino
Bit 1504 03 02 01 00 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
x 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
x 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
x 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
x 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
x 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
x 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
x 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
x 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
x 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
x 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
x 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
x 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
x 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
x 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
x 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
x 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
La fuente es la direccin que contiene la informacin de descodificacin de bit.
Slo los cuatro primeros bits (03) se usan en la instruccin DCD. Los bits
restantes se pueden usar para otras necesidades de aplicaciones especficas.
Cambie el valor de los cuatro primeros bits de esta palabra para seleccionar un
bit de la palabra de destino.
Permanecen sin cambios.
3 3 3 3 3 3
DCD
DECODE 4 to 1 of 16
Source
Dest
413
Codificar 1 de 16 a 4 (ENC)
Cuando el rengln es verdadero, esta instruccin de salida busca la fuente desde el
bit mnimo hasta el bit mximo y busca el primer bit establecido. La posicin de bit
correspondiente es escribe al destino como entero segn se muestra en la tabla
siguiente:
Fuente Destino
Bit 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 1504 03 02 01 00
x x x x x x x x x x x x x x x 1 x 0 0 0 0
x x x x x x x x x x x x x x 1 0 x 0 0 0 1
x x x x x x x x x x x x x 1 0 0 x 0 0 1 0
x x x x x x x x x x x x 1 0 0 0 x 0 0 1 1
x x x x x x x x x x x 1 0 0 0 0 x 0 1 0 0
x x x x x x x x x x 1 0 0 0 0 0 x 0 1 0 1
x x x x x x x x x 1 0 0 0 0 0 0 x 0 1 1 0
x x x x x x x x 1 0 0 0 0 0 0 0 x 0 1 1 1
x x x x x x x 1 0 0 0 0 0 0 0 0 x 1 0 0 0
x x x x x x 1 0 0 0 0 0 0 0 0 0 x 1 0 0 1
x x x x x 1 0 0 0 0 0 0 0 0 0 0 x 1 0 1 0
x x x x 1 0 0 0 0 0 0 0 0 0 0 0 x 1 0 1 1
x x x 1 0 0 0 0 0 0 0 0 0 0 0 0 x 1 1 0 0
x x 1 0 0 0 0 0 0 0 0 0 0 0 0 0 x 1 1 0 1
x 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 x 1 1 1 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 x 1 1 1 1
La fuente es la direccin de la palabra que va a codificar (encode). Slo un bit
de esta palabra se debe activar a la vez. Si hay ms de un bit establecido en la
fuente, los bits de destino estarn establecidos en el bit menos significante
establecido. Si se usa una fuente de cero, todos los bits de destino estarn
restablecidos y el bit de cero se establecer.
El destino es la direccin que contiene la informacin de codificacin (encode)
de bit. Los bits 415 del destino estn restablecidos por la instruccin ENC.
3
ENC
ENCODE 1 of 16 to 4
Source
Dest
Preface
414
Los bits de estado aritmtico se encuentran en la palabra 0, bits 03 en el archivo de
estado del controlador. Despus de la ejecucin de una instruccin, los bits de
estado aritmtico en el archivo de estado se actualizan:
S:0/0 Acarreo (C) siempre se restablece.
S:0/1 Overflow (V)
se establece si ms de un bit se establece; en caso contrario,
se restablece. El bit de overflow matemitico (S:5/0) no se
establece.
S:0/2 Cero (Z) se establece si el valor de destino es cero.
S:0/3 Signo (S) siempre se restablece.
415
Instrucciones para copiar el archivo (COP)
y llenar el archivo (FLL)
El archivo de tipo destino determina el nmero de palabras que una instruccin
transfiere. Por ejemplo, si el archivo de tipo destino es un contador y el archivo de
tipo fuente es un entero, se transfieren tres palabras de entero por cada elemento en
el archivo de tipo contador.
Despus de la ejecucin de una instruccin COP o FLL, el registro de ndice S:24 se
pone a cero.
Uso de COP
Esta instruccin copia bloques de datos de un lugar a otro. No usa bits de estado. Si
usted necesita un bit de habilitacin, programe una instruccin de salida (OTE) en
paralelo usando un bit interno como la direccin de salida. La ilustracin siguiente
muestra cmo se manejan los datos de instruccin de archivo.
Fuente Destino
Archivo a archivo
La fuente es la direccin del archivo que desea copiar. Debe usar el indicador
de archivo (#) en la direccin. Cuando se usa un procesador SLC 5/03 OS301,
OS302 SLC 5/04 OS401, se soportan los valores de punto (coma) flotante y
cadena.
El destino es la direccin inicial donde la instruccin almacena la copia. Debe
usar el indicador de archivo (#) en la direccin. Cuando usa un procesador SLC
5/03 OS301, OS302 SLC 5/04 OS401, se soportan los valores de punto
(coma) flotante y cadena.
3 3 3 3 3 3
COP
COPY FILE
Source
Dest
Length
FLL
FILL FILE
Source
Dest
Length
Preface
416
La longitud es el nmero de elementos en el archivo que desea copiar.
Para los procesadores SLC, si el archivo de tipo destino es 3 palabras
por elemento (temporizador o contador), puede especificar una longitud
mxima de 42. Si el archivo de tipo destino es 1 palabra por elemento,
puede especificar una longitud mxima de 128 palabras.
Vea la tabla siguiente respecto a los controladores MicroLogix 1000:
Si el archivo de tipo
destino es un/una:
entonces puede especificar una
longitud mxima de:
Salida 1
Entrada 2
Estado 33
Bit 32
Temporizador 40
Contador 32
Control 16
Entero 105
Nota Las longitudes mximas se aplican cuando la fuente es del mismo tipo de
archivo.
Todos los elementos son copiados del archivo de fuente al archivo de destino cada
vez que se ejecuta la instruccin. Los elementos se copian en orden ascendiente.
Si su archivo de tipo destino es un archivo de temporizador, contador o control,
asegrese que las palabras de fuente correspondientes a las palabras de estado de su
archivo de destino contengan ceros.
Asegrese de especificar con precisin la direccin inicial y la longitud del bloque
de datos que est copiando. La instruccin no sobrescribir un lmite de archivo
(por ejemplo, entre archivos N16 y N17) en el destino. Ocurre un error si se intenta
una sobrescritura del lmite de archivo.
Puede realizar desplazamientos de archivo especificando una direccin de elemento
de fuente que tiene uno o ms elementos que la direccin de elemento de destino
dentro del mismo archivo. Esto desplaza los datos a direcciones de elemento
inferiores.
417
Uso de FLL
Esta instruccin carga elementos de un archivo con una constante de programa o
valor de una direccin de elemento.
La instruccin llena las palabras de un archivo con un valor de fuente. No usa bits
de estado. Si usted necesita un bit de habilitacin, programe una salida en paralelo
que usa una direccin de almacenamiento. La ilustracin siguiente muestra cmo se
manejan los datos de instruccin de archivo.
Fuente
Destino
Palabra a archivo
La fuente es la constante de programa o la direccin de elemento. El indicador
de archivo (#) no se requiere para una direccin de elemento. Cuando usa un
procesador SLC 5/03 OS301, OS302 SLC 5/04 OS401, se soportan los
valores de punto (coma) flotante y cadena.
El destino es la direccin inicial de destino del archivo que desea llenar. Debe
usar el indicador de archivo (#) en la direccin. Cuando usa un procesador SLC
5/03 OS301, OS302 SLC 5/04 OS401, se soportan los valores de punto
(coma) flotante y cadena.
Preface
418
La longitud es el nmero de elementos en el archivo que desea copiar.
Para los procesadores SLC, si el archivo de tipo destino es de 3 palabras
por elemento (temporizador o contador), puede especificar una longitud
mxima de 42. Si el archivo de tipo destino es de 1 palabra por
elemento, puede especificar una longitud mxima de 128 palabras.
Vea la tabla siguiente respecto a los controladores MicroLogix 1000:
Si el archivo de tipo
destino es un/una:
entonces puede especificar na
longitud mxima de:
Salida 1
Entrada 2
Estado 33
Bit 32
Temporizador 40
Contador 32
Control 16
Entero 105
Todos los elementos se llenan del mismo valor de fuente (tpicamente una
constante) en el archivo de destino especificado durante cada escn en que el
rengln es verdadero. Los elementos se llenan en orden ascendente.
La instruccin no sobrescribir un lmite de archivo (por ejemplo, entre archivos
N16 y N17) en el destino. Ocurre un error si se intenta sobrescribir un lmite de
archivo.
419
Descripcin general de las
instrucciones de mover y lgicas
La informacin general siguiente se aplica a las instrucciones de mover y lgicas.
La fuente es la direccin del valor en que la operacin de mover o lgica se
debe efectuar. La fuente puede ser una direccin de palabra o una constante de
programa, a menos que se describa lo contrario. Si la instruccin tiene dos
operandos de fuente, no acepta constantes de programa en ambos operandos.
Cuando usa un procesador SLC 5/03 OS301, OS302 SLC 5/04 OS400,
OS401, se soportan los valores de punto (coma) flotante y cadena.
El destino es la direccin de resultado de una operacin de mover o logica.
Debe ser una direccin de palabra.
Uso de direcciones de palabra indexadas
Tiene la opcin de usar direcciones de palabra indexadas como parmetros de
instruccin especificando las direcciones de palabra. El direccionamiento indexado
se trata en el apndice C.
Si los bits de estado aritmtico se encuentran en la palabra 0, bits 03 en el archivo
de estado del controlador. Despus de la ejecucin de una instruccin, se actualizan
los bits de estado aritmtico en el archivo de estado.
Uso de direcciones de palabra indirectas
instrucciones especificando las direcciones de palabra cuando usa un procesador
SLC 5/03 OS302 y SLC 5/04 OS401. Vea el apndice C para obtener ms
informacin,
Las instrucciones de mover y lgicas no afectan el registro matemtico.
Preface
420
Mover (MOV)
Esta instruccin de salida mueve el valor de fuente al lugar de destino. Siempre que
el rengln permanezca verdadero, la instruccin mueve los datos durante cada
escn.
La fuente es la direccin o constante de los datos que desea mover.
El destino es la direccin a la cual la instruccin mueve los datos.
Nota de aplicacin: Si desea mover una palabra de datos sin afectar los
indicadores matemticos, use una instruccin de copiar (COP) con una longitud de 1
palabra en vez de la instruccin MOV.
S:0/1 Overflow (V) siempre se restablece.
S:0/2 Cero (Z)
se establece si el resultado es cero; en caso contrario, se
restablece.
S:0/3 Signo (S)
se establece si el resultado es negativo (el bit ms significante
establecido); en caso contrario, se restablece.
3 3 3 3 3 3
MOV
MOVE
Source
Dest
421
Mover con mscara (MVM)
La instruccin MVM es una instruccin de palabra que mueve datos de un lugar de
fuente a un destino y permite que porciones de los datos de destino estn
enmascarados por una palabra separada. Siempre que el rengln permanenzca
verdadero, la instruccin mueve los datos durante cada escn.
La fuente es la direccin de los datos que desea mover.
La mscara es la direccin de la mscara por la cual la instruccin mueve los
datos; la mscara puede ser un valor hexadecimal (constante).
El destino es la direccin a la cual la instruccin mueve los datos.
S:0/2 Cero (Z)
restablece.
S:0/3 Signo (S)
se establece si el resultado es negativo; en caso contrarior, se
restablece.
3 3 3 3 3 3
MVM
MASKED MOVE
Source
Mask
Dest
Preface
422
Operacin
Cuando un rengln que contiene esta instruccin es verdadero, los datos en la
direccin de fuente pasan por la mscara a la direccin de destino. Vea la
ilustracin siguiente:
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
B3:2 antes de mover
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
fuente B3:0
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
Mscara F0F0
0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1
B3:2 despus de mover
MVM
MASKED MOVE
Source B3:0
Mask F0F0
Dest B3:2
Enmascare los datos restableciendo los bits en la mscara; transfiera los datos
estableciendo los bits en la mscara a uno. Los bits de la mscara pueden ser fijos
por un valor constante o los puede variar asignndoles una direccin directa a la
mscara. Los bits en el destino que corresponden a ceros en la mscara no se
modifican.
423
Y (AND)
El valor en la fuente A recibe la instruccin AND bit por bit con el valor en la
fuente B y luego se almacena en el destino.
Tabla de verdad
Destino = A y B
A B Destino
0 0 0
1 0 0
0 1 0
1 1 1
Las fuentes A y B pueden ser una direccin de palabra o una constante; sin
embargo, ambas fuentes no pueden ser una constante. El destino debe ser una
direccin de palabra.
Nota de aplicacin: Cuando introduce constantes, puede usar el operador del signo
& para cambiar la raz de la introduccin. Por ejemplo, en lugar de introducir 1
como una constante, podra introducir &B1111111111111111 &HFFFF.
S:0/2 Cero (Z)
se establece si el resultado es cero; en caso contrarior, se
restablece.
S:0/3 Signo (S)
se establece si el bit ms significativo est establecido; en
caso contrarior, se restablece.
3 3 3 3 3 3
AND
BITWISE AND
Source A
Source B
Dest
Preface
424
O (OR)
El valor en la fuente A recibe la instruccin O bit por bit con el valor en la fuente B
y luego se almacena en el destino.
Tabla de verdad
Destino = A o B
A B Destino
0 0 0
1 0 1
0 1 1
1 1 1
S:0/2 Cero (Z)
restablece.
S:0/3 Signo (S)
se establece si el resultado es negativo (el bits ms
significativo est establecido); en caso contrarior, se
restablece.
3 3 3 3 3 3
OR
BITWISE INCLUS OR
Source A
Source B
Dest
425
O exclusivo (XOR)
El valor en la fuente A recibe la instruccin de O exclusivo bit por bit con el valor
en la fuente B y luego se almacena en el destino.
Tabla de verdad
Destino = A X o B
A B Destino
0 0 0
1 0 1
0 1 1
1 1 0
S:0/2 Cero (Z)
restablece.
S:0/3 Signo (S)
restablece.
3 3 3 3 3 3
XOR
BITWISE EXCLUS OR
Source A
Source B
Dest
Preface
426
No (NOT)
El valor de fuente recibe la instruccin NOT bit por bit y luego se almacena en el
destino (complemento de uno).
Tabla de verdad
Destino = NOT A
A Destino
0 1
1 0
La fuente y el destino deben ser direcciones de palabra.
S:0/2 Cero (Z)
restablece.
S:0/3 Signo (S)
restablece.
3 3 3 3 3 3
NOT
NOT
Source
Dest
427
Negar (NEG)
Use la instruccin NEG para cambiar el signo de la fuente y luego colquelo en el
destino. El destino contiene el complemento de dos de la fuente. Por ejemplo, si la
fuente es 5, el destino sera 5.
La fuente y el destino deben ser direcciones de palabra.
Actualizaciones de bits de estado aritmtico
S:0/0 Acarreo (C)
se pone a cero si es 0 u overflow; en caso contrarior, se
restablece.
S:0/1 Overflow (V)
se establece si es un overflow, en caso contrario, se
restablece. El overflow slo ocurre si 32,768 es la fuente.
Durante el overflow, el indicador de error menor tambin se
establece. El valor 32,767 se coloca en el destino. Si S:2/14
est establecido, el overflow no signado y truncado
permanece en el destino.
Para los destinos de punto (coma) flotante, el resultado de
overflow permanece en el destino.
S:0/2 Cero (Z)
restablece.
S:0/3 Signo (S)
se establece si el resultado es negativo; en caso contrarior, se
restablece.
3 3 3 3 3 3
NEG
NEGATE
Source
Dest
Preface
428
Descripcin general de las instrucciones FIFO y LIFO
Las instrucciones FIFO cargan palabras en un archivo y las descargan en el mismo
orden en que fueron cargadas. La primera palabra que llega es la primera palabra
que sale.
Las instrucciones LIFO cargan palabras en un archivo y las descargan en el orden
inverso en que fueron cargadas. La ltima palabra que llega es la primera palabra
que sale.
Introduzca los parmetros siguienes al programar estas instrucciones:
La fuente es una direccin de palabra o constante (32,768 a 32,767) que se
convierte en el prximo valor en la pila.
El destino es una direccin de palabra que almacena el valor que sale de la pila.
Esta instruccin Descarga el valor a partir de la:
FFU de FIFO Primera palabra
LFU de LIFO La ltima palabra introducida
FIFO/LIFO es la direccin de la pila. Debe ser una direccin de palabra
indexada en el archivo de bit, entrada, salida o entero. Use la misma direccin
FIFO para las instrucciones FFL y FFU asociadas; use la misma direccin LIFO
para las instrucciones LFL y LFU asociadas.
La longitud especifica el mximo nmero de palabras en la pila. Para los
procesadores SLC se trata de 128 palabras y 105 palabras para los controladores
MicroLogix 1000.
La posicin es el prximo lugar disponible donde la instruccin carga datos en
la pila. Este valor cambia despus de cada operacin de carga o descarga.
Direccione el valor de posicin mnemnicamente (POS).
El control es una direccin de archivo de control. Los bits de estado, la
longitud de pila y el valor de posicin se almacenan en este elemento. No use la
direccin de archivo de control para otras instrucciones.
429
Los bits de estado de la estructura de control son direccionados
mnemnicamente. Estos incluyen:
Bit de vaco EM (bit 12) lo establece el procesador para indicar que la
pila est vaca.
Bit de efectuado DN (bit 13) lo establece el procesador para indicar que
la pila est llena. Esto inhibe la carga en la pila.
Bit de habilitacin FFU/LFU EU (bit 14) se establece en una transicin
de falso a verdadero del rengln FFU/LFU y se restablece en una transicin
de verdadero a falso.
Bit de habilitacin FFL/LFL EN (bit 15) se establece en una transicin
de falso a verdadero del rengln FFL/LFL y se restablece en una transicin
de verdadero a falso.
Efectos en el registro de ndice S:24
El valor presente en S:24 se sobrescribe con el valor de posicin cuando ocurre una
transicin de falso a verdadero del rengln FFL/FFU o LFL/LFU. Para el FFL/LFL,
el valor de posicin determinar a la introducccin de la instruccin se coloca en
S:24. Para el FFU/LFU, el valor de posicin determinado a la salida de la
instruccin se coloca en S:24.
Cuando el bit DN se establece, una transicin de falso a verdadero del rengln
FFL/LFL no cambia el valor de posicin ni el valor del registro de ndice. Cuando
el bit EM se establece, la transicin de falso a verdadero del rengln FFU/LFU no
cambia el valor de posicin ni el valor del registro de ndice.
Preface
430
Carga FIFO (FFL)
Descarga FIFO (FFU)
Las instrucciones FFL y FFU se usan conjuntamente. La instruccin FFL carga
palabras en un archivo creado por el usuario que se llama una pila FIFO. La
instruccin FFU descarga palabras de la pila FIFO en el mismo orden en que fueron
cargadas.
Parmetros de instruccin han sido programados en las instrucciones FFLFFU
ilustradas abajo.
(EU)
(EM)
(DN)
FFL
FIFO LOAD
Source N7:10
FIFO #N7:12
Control R6:0
Length 34
Position 9
FFU
FIFO UNLOAD
FIFO #N7:12
Dest N7:11
Control R6:0
Length 34
Position 9
La instruccin FFU descarga
datos de pila #N7:12 en
posicin 0, N7:12.
N7:12
0
N7:13
1
N7:14
2
3
4
5
6
7
8
9
33
34 palabras han sido
asignadas para la pila
FIFO a partir de N7:12
hasta N7:45.
Instrucciones FFLFFU
Carga y descarga de pila #N7:12
N7:10
N7:11
Posicin Destino
Fuente
La instruccin FFL carga datos
en pila #N7:12 en la prxima
posicin disponible, la cual es 9
en este caso.
N7:45
(EN)
(DN)
(EM)
Operacin de la instruccin FFL: Cuando las condiciones de rengln cambian de
falso a verdadero, el bit de habilitacin FFL (EN) se establece. Esto carga el
contenido de la fuente, N7:10, en el elemento de pila indicado por el nmero de
posicin 9. Luego el valor de posicin se incrementa.
La instruccin FFL carga un elemento a cada transicin de falso a verdadero del
rengln hasta que la pila se llene (34 elementos). Luego el procesador establece el
bit de efectuado (DN) inhibiendo as la continuacin de la carga.
3 3 3 3
(EN)
(DN)
(EM)
FFL
FIFO LOAD
Source
FIFO
Control
Length
Position
(EU)
(DN)
(EM)
FFU
FIFO UNLOAD
FIFO
Dest
Control
Length
Position
431
Operacin de la instruccin FFU: Cuando las condiciones de rengln cambian de
falsas a verdaderas, el bit de habilitacin FFU (EU) se establece. Esto descarga el
contenido del elemento a la posicin de pila 0 en el destino, N7:11. Todos los datos
en la pila se desplazan un elemento hacia la posicin 0 y el elemento numerado ms
alto se pone a cero.
La instruccin FFU descarga un elemento en cada transicin de falso a verdadero
del rengln hasta que la pila se vaca. Luego el procesador establece el bit vaco
(EM).
Preface
432
Carga LIFO (LFL)
Descarga LIFO (LFU)
Las instrucciones LFL y LFU se usan conjuntamente. La instruccin LFL carga
palabras en un archivo creado por el usuario que se llama una pila LIFO. La
instruccin LFU descarga palabras de la pila LIFO en el mismo orden en que fueron
cargadas.
Los parmetros de instruccin han sido programados en las instrucciones LFLLFU
ilustradas abajo.
(DN)
(EN)
(DN)
(EM)
LFL
LIFO LOAD
Source N7:10
LIFO #N7:12
Control R6:0
Length 34
Position 9
(EU)
(EM)
LFU
LIFO UNLOAD
LIFO #N7:12
Dest N7:11
Control R6:0
Length 34
Position 9
N7:12
0
N7:13
1
N7:14
2
3
4
5
6
7
8
9
33
N7:10
N7:11
Posicin
Destino
Fuente
N7:45
La instruccin LFU descarga
datos de pila #N7:12 en
posicin 0, N7:12.
34 palabras se asignan
para la pila LIFO a partir
de N7:12 hasta N7:45.
Instrucciones LFLLFU
Carga y descarga de pila #N7:12
La instruccin LFL carga datos en
pila #N7:12 en la prxima
posicin disponible, la cual es 9
en este caso.
Operacin de la instruccin LFL: Cuando las condiciones de rengln cambian de
falso a verdadero, el bit de habilitacin LFL (EN) se establece. Esto carga el
contenido de la fuente, N7:10, en el elemento de pila indicado por el nmero de
posicin 9. Luego el valor de posicin se incrementa.
La instruccin LFL carga un elemento a cada transicin de falso a verdadero del
rengln hasta que la pila se llene (34 elementos). Luego el procesador establece el
bit de efectuado (DN) inhibiendo as la continuacin de la carga.
3 3 3 3
(EN)
(DN)
(EM)
LFL
LIFO LOAD
Source
LIFO
Control
Length
Position
(EU)
(DN)
(EM)
LFU
LIFO UNLOAD
LIFO
Dest
Control
Length
Position
433
Operacin de la instruccin LFU: Cuando las condiciones de rengln cambian de
falso a verdadero, el bit de habilitacin LFU (EU) se establece. Esto descarga el
contenido del elemento a la posicin de pila 0 en el destino, N7:11. Todos los datos
en la pila se desplazan un elemento hacia la posicin 0 y el elemento numerado ms
alto se pone a cero.
La instruccin LFU descarga un elemento a cada transicin de falso a verdadero del
rengln hasta que la pila est vaca. Luego el procesador establece el bit vaco
(EM).
Preface
434
Instrucciones de manejo de datos en el ejemplo de
aplicacin de la perforadora de papel
Esta seccin proporciona renglones de escalera para demostrar el uso de las
instrucciones de manejo de datos. Los renglones son parte del ejemplo de
aplicacin de la perforadora de papel descrito en el apndice H. Usted los aadir a
la subrutina en el archivo 7 que se inici en el captulo 2.
Aadir el archivo 7
Rengln 7:3
Este rengln mueve el valor del interruptor preselector rotatorio BCD de un solo
dgito en un registro de entero interno. Esto se realiza para alinear correctamente
las cuatro seales de entrada BCD antes de ejecutar la instruccin de BCD a entero
(FRD). El interruptor preselector rotatorio se usa para permitirle al operador
introducir el espesor del papel que va a perforar. El espesor se introduce en
incrementos de 1/4 pulg. Esto proporciona un rango de 1/4 pulg. a 2.25 pulg.
| BCD bit 0 |FRD bit 0 |
| I:1.0 N7:14 |
|+] [( )+|
| | 11 0 | |
| | BCD bit 1 |FRD bit 1 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| | 12 1 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| | 13 2 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| 14 3 |
435
Rengln 7:4
Este rengln convierte el valor del interruptor preselector rotatorio BCD de BCD en
entero. Esto se realiza porque el procesador opera en valores de entero. Este
rengln tambin neutraliza el rebote del interruptor preselector rotatorio para
asegurar que la conversin ocurra slo en valores BCD vlidos. Anote que los valores
BCD no vlidos pueden ocurrir cuando el operador est cambiando el interruptor
preselector rotatorio BCD. Eso es debido a las diferencias de retardo de propagacin
del filtro de entrada entre los 4 circuitos de entrada que proporcionan el valor de
entrada BCD.
| primer valor de
| bit de entrada BCD valor BCD
| transf. del escn neutralizado
| anterior
| S:1 +EQU+ +FRD+ |
|+]/[+EQUAL +++FROM BCD +++|
| | 15 |Source A N7:13| | |Source N7:14| | | |
| | | 0| | | 0000| | | |
| | |Source B N7:14| | | 0000| | | |
| | | 0| | |Dest N7:12| | | |
| | ++ | | 1| | | |
| | | Math ++ | | |
| | | Math Math | | |
| | | Overflow Error | | |
| | | Bit Bit | | |
| | | S:0 S:5 | | |
| | +] [(U)+ | |
| | 1 0 | |
| | valor de | |
| | entrada BCD | |
| | de este | |
| | escn | |
| | +MOV+ | |
| ++MOVE ++ |
| |Source N7:14| |
| | 0| |
| |Dest N7:13| |
| | 0| |
| ++ |
Rengln 7:5
Este rengln asegura que el operador no pueda seleccionar un espesor de papel
de 0. Si eso se permitiera, el clculo de la vida til de la broca podra
anularse lo que resultara en orificios de calidad insatisfactoria causados
por una broca sin filo. Por lo tanto, el espesor de papel mnimo que ser usado
para calcular el desgaste de la broca es de 1/4 pulg.
| valor valor |
| BCD BCD |
| neutralizado neutralizado |
| +EQU+ +MOV+ |
|+EQUAL ++MOVE +|
| |Source A N7:12| |Source 1| |
| | 1| | | |
| |Source B 0| |Dest N7:12| |
| | | | 1| |
| ++ ++ |
Preface
436
Instrucciones de flujo de programa
51
5 Instrucciones de flujo de programa
Este captulo contiene informacin general acerca de las instrucciones de flujo de
programa y explica cmo funcionan en su programa de aplicacin. Cada una de las
de papel que muestra el uso de las instrucciones de control de flujo de programa.
Instrucciones de control de flujo de programa
Instruccin
Mnemnico Nombre
Propsito Pgina
JMP y LBL Saltar a etiqueta y
etiqueta
Saltar hacia adelante o hacia atrs a la instruccin
de etiqueta especificada.
5-3
JSR, SBR,
y RET
Saltar a subrutina,
subrutina, y
retornar de la
subrutina
Saltar a una subrutina designada y retornar. 5-5
MCR Restablecimiento
del control maestro
Desactivar todas las salidas no retentivas en una
seccin de un programa de escalera.
58
TND Fin temporal Marcar un fin temporal que detiene la ejecucin del
programa.
510
SUS Suspender Identifica condiciones especficas para la
depuracin del programa y la localizacin y
correccin de fallos del sistema.
511
IIM Entrada inmediata
con mscara
Programar una entrada inmediata con mscara. 512
IOM Salida inmediata
con mscara
Programar una salida inmediata con mscara. 513
REF Regenerar 514
Preface
52
Acerca de las instrucciones de control de flujo de
programa
Use estas instrucciones para controlar la secuencia en que se ejecuta su programa.
Las instrucciones de control le permiten cambiar el orden en que el procesador
realiza un escn de un programa de escalera. Estas instruccines tpicamente se
usan para minimizar el tiempo de escn, crear un programa ms eficiente y para
localizar y corregir fallos de un programa de escalera.
53
Salto (JMP) y etiqueta (LBL)
Use estas instrucciones conjuntamente para saltar porciones del programa de
escalera.
Si el rengln que contiene la
instruccin de salto es:
El programa:
Verdadero Salta del rengln que contiene la instruccin JMP al rengln
que contiene la instruccin LBL designada y sigue ejecutando.
Puede saltar hacia adelante o hacia atrs.
Falso No ejecuta la instruccin JMP.
El saltar hacia adelante a una etiqueta ahorra el tiempo de escn del programa
eliminando un segmento de programa hasta que sea necesario. El saltar hacia atrs
le permite al controlador ejecutar segmentos de programa repetidamente.
Nota Tenga cuidado de no saltar hacia atrs excesivamente. El temporizador de control
(watchdog) podra sobrepasar el lmite de tiempo y causar un fallo del controlador.
Use un contador, temporizador o el registro de escn de programa (registro de
estado de sistema, palabra S:3, bits 07) para limitar el tiempo que se pasa
realizando lazos dentro de las instrucciones JMP/LBL.
Introduzca un nmero de etiqueta decimal de 0 a 999. Puede colocar hasta:
256 etiquetas en cada archivo de subrutina para los procesadores SLC
1,000 etiquetas para los controladores MicroLogix 1000 en cada archivo de
subrutina.
Uso de JMP
La instruccin JMP causa que el controlador salte renglones. Puede saltar a la
misma etiqueta desde una o ms instrucciones JMP.
3 3 3 3 3 3
(JMP)
]LBL[
Preface
54
Uso de LBL
Esta instruccin de entrada es el blanco de las instrucciones JMP que tienen el
mismo nmero de etiqueta. Debe programar esta instruccin como la primera
instruccin de un rengln. Esta instruccin no tiene bits de control.
Puede programar saltos mltiples a la misma etiqueta asignando el mismo nmero
de etiqueta a instrucciones JMP mltiples. Sin embargo, los nmeros de etiqueta
deben ser nicos.
Nota No salte (JMP) en una zona MCR. Las instrucciones programadas dentro de la
zona MCR a partir de la instruccin LBL hasta la instruccin END MCR siempre
sern evaluadas como si la zona MCR fuera verdadera, sin importar el estado
verdadero de la instruccin Start MCR.
55
Saltar a subrutina (JSR), subrutina (SBR),
y retornar (RET)
Las instrucciones JSR, SBR y RET se usan para indicar al controlador que ejecute
un archivo de subrutina separado dentro del programa de escalera y retornar a la
instruccin siguiente a la instruccin JSR.
Nota Si usa la instruccin SBR, sta debe ser la primera instruccin en el primer rengln
en el archivo de programa que contiene la subrutina.
Use una subrutina para almacenar secciones repetidas de lgica de programa que se
debe ejecutar desde varios puntos dentro de su programa de aplicacin. Una
subrutina ahorra memoria porque se programa slo una vez.
Actualice E/S crticas dentro de subrutinas usando las instrucciones de entrada y/o
salida inmediata (IIM, IOM), especialmente si la aplicacin requiere subrutinas
anidadas o largas. En caso contrarior, el controlador no actualizar la E/S hasta que
llegue al final del programa principal (despus de ejecutar todas las subrutinas).
Las salidas controladas dentro de una subrutina permanecen en su ltimo
estado hasta que la subrutina se vuelva a ejecutar.
Cmo anidar archivos de subrutina
El anidar subrutinas le permite dirigir el flujo de programa desde el programa
principal hasta una subrutina y luego a otra subrutina. Las reglas siguientes se
aplican al anidar subrutinas:
Puede anidar hasta ocho niveles de subrutinas. Si usa una subrutina STI, una
subrutina de interrupcin HSC o una rutina de fallo del usuario, puede anidar
subrutinas hasta tres niveles desde cada subrutina.
Con los procesadores fijos y SLC 5/01, puede anidar subrutinas hasta cuatro
niveles.
JSR
JUMP TO SUBROUTINE
SBR file number
SBR
SUBROUTINE
RET
RETURN
.
.
.
Preface
56
Con los procesadores SLC 5/02, SLC 5/03, SLC 5/04 y controladores
MicroLogix 1000, puede anidar subrutinas hasta ocho niveles. Si usa una
subrutina STI, subrutina de interrupcin provocada por evento de E/S, una
rutina de fallo del usuario o una subrutina de interrupcin HSC, puede anidar
subrutinas hasta tres niveles desde cada subrutina.
La ilustracin siguiente muestra cmo se pueden anidar las subrutinas.
JSR
6
JSR
7
SBR
RET
SBR SBR
JSR
8
RET RET
Ejemplo de cmo anidar subrutinas hasta el nivel 3
principal
Programa
Archivo de subrutina 6
Nivel 1
Nivel 2
Nivel 3
Ocurrir un error si se llaman ms niveles de subrutinas que los permitidos
(overflow de pila de subrutina) o si se ejecutan ms retornos que niveles de llamada
existentes (underflow de pila de subrutina).
Uso de JSR
Cuando la instruccin JSR se ejecuta, el controlador salta a la instruccin de
subrutina (SBR) al inicio del archivo de subrutina destino y reanuda la ejecucin
desde aquel punto. No puede saltar en una parte de una subrutina con excepcin de
la primera instruccin en ese archivo.
Debe programar cada subrutina en su propio archivo de programa asignando un
nmero de archivo nico:
3255 para los procesadores SLC
415 para los controladores MicroLogix 1000
Fijo y especfico del SLC 5/01 La instruccin JSR no se debe programar en
bifurcaciones de salida anidadas. Un error de compilador se ocurrir si se encuentra
un rengln que contenga salidas mltiples con lgica condicional y una instruccin
JSR.
57
Uso de SBR
La subrutina de destino se identifica por el nmero de archivo que usted introdujo
en la instruccin JSR. Esta instruccin sirve como etiqueta o identificador de un
archivo de programa designado como un archivo de subrutina normal.
Esta instruccin no tiene bits de control. Siempre se evala como verdadera. La
instruccin se debe programar como la primera instruccin en el primer rengln de
una subrutina. El uso de esta instruccin es opcional; sin embargo, recomendamos
su uso para obtener mayor claridad.
Uso de RET
Esta instruccin de salida indica el fin de ejecucin de subrutina o el fin del archivo
de subrutina. Causa que el controlador reanude la ejecucin en la instruccin
siguiente a la instruccin JSR. Si se involucra una secuencia de subrutinas anidadas,
la instruccin causa que el procesador retorne la ejecucin de programa a la
subrutina anterior.
El rengln que contiene la instruccin RET puede ser condicional si este rengln
precede el final de la subrutina. De esta manera el controlador elimina el resto de
una subrutina slo si su condicin de rengln es verdadera.
Sin instruccin RET, la instruccin END (siempre presente en la subrutina) retorna
automticamente la ejecucin de programa a la instruccin siguiente a la instruccin
JSR en el archivo de escalera que llama.
Nota La instruccin RET termina la ejecucin de la subrutina DII (procesadores SLC
5/03 y SLC 5/04), la subrutina STI, la subrutina de interrupcin provocada por
evento de E/S y el indicador de error del usuario cuando se usa un procesador SLC
5/02, SLC 5/03 SLC 5/04.
Preface
58
Restablecimiento de control maestro (MCR)
Use las instrucciones MCR conjuntamente para crear zonas de programa que
desactivan todas las salidas no retentivas en la zona. Los renglones dentro de la
zona MCR todava son escaneados, pero el tiempo de escn se reduce debido al
estado falso de las salidas no retentivas.
Si el rengln MCR que inicia la
zona es:
El controlador:
Verdadero Ejecuta los renglones en la zona MCR segn la condicin de
entrada de cada rengln (como si la zona no existiera)
Falso Restablece todas las instrucciones de salida no retentiva en la
zona MCR pese a las condiciones de entrada de cada
rengln.
Las zonas MCR le permiten habilitar o inhabilitar segmentos de su programa; por
ejemplo, las aplicaciones de receta.
Cuando programe las instrucciones MCR, observe lo siguiente:
Debe terminar la zona con una instruccin MCR no condicional.
No puede anidar una zona MCR dentro de otra.
No salte a una zona MCR. Si la zona es falsa, el saltar a ella activa la zona.
Siempre coloque la instruccin MCR como la ltima instruccin en un rengln.
Nota La instruccin MCR no substituye un rel cableado de control maestro que
proporciona la capacidad de detencin de emergencia. Todava debe instalar un
rel cableado de control maestro para proporcionar la interrupcin de alimentacin
elctrica de E/S en casos de emergencia.
Si inicia instrucciones tales como temporizadores o contadores en una zona
MCR, la operacin de instruccin se detiene cuando la zona se inhabilita.
Vuelva a programar operaciones crticas fuera de la zona si fuese necesario.
3 3 3 3 3 3
(MCR)
59
Operacin del procesador SLC
No salte (JMP) a una zona MCR. Las instrucciones programadas dentro de la zona
MCR, que comienzan con una instruccin LBL y terminan con la instruccin END
MCR, siempre sern evaluadas como si la zona MCR fuera verdadera, sin importar
el estado verdadero de la instruccin Start MCR. Si la zona es falsa, el saltar a
ella activa la zona desde la LBL hasta el final de la zona.
Si inicia instrucciones tales como temporizadores o contadores en una zona
MCR, la operacin de instruccin se detiene cuando la zona se inhabilita.
Vuelva a programar operaciones crticas fuera de la zona si fuese necesario.
El temporizador TOF se activar (cuando se coloque) dentro de una zona
MCR falsa.
La instruccin MCR no sustituye el rel cableado de control maestro.
Recomendamos que el sistema de controlador programable incluya un rel de
cableado de control maestro e interruptores de parada de emergencia para
proporcionar la interrupcin de alimentacin elctrica de E/S. Los
interruptores de parada de emergencia se pueden monitorizar pero no deben
ser controlados por el programa de escalera. Cablee estos dispositivos segn lo
descrito en el manual de instalacin.
Especfico de SLC 5/03 y SLC 5/04 Cuando est en lnea y existe en su
programa una instruccin MCR desigual, la instruccin END sirve como la
segunda instruccin MCR no condicional y todos los renglones siguientes a la
primera instruccin MCR se ejecutan por medio del estado de instruccin
MCR actual.
Puede guardar el programa cuando est en lnea si existen instrucciones MCR
desatendidas. Sin embargo, si est fuera de lnea y existen instrucciones MCR
desatendidas, ocurrir un error.
Preface
510
Fin temporal (TND)
Cuando el rengln de esta instruccin es verdadero, previene que el procesador
realice un escn del resto del archivo de programa, actualiza la E/S y reanuda el
escaneado a partir del rengln 0 del programa principal (archivo 2). Si la
instruccin de este rengln es falsa, el procesador sigue realizando el escn hasta la
prxima instruccin TND o el comando END. Use esta instruccin para depurar
progresivamente un programa o eliminar condicionalmente el resto de su archivo de
programa o subrutinas existentes.
Nota Si usa esta instruccin dentro de una subrutina anidada, se termina la ejecucin de
todas las subrutinas anidadas.
Controladores MicroLogix 1000
No ejecute esta instruccin desde la rutina de fallo de error del usuario (archivo 3),
rutina de interrupcin del contador de alta velocidad (archivo 4) ni la rutina de
interrupcin temporizada seleccionable (archivo 5) ya que ocurrir un error.
3 3 3 3 3 3
(TND)
511
Suspender (SUS)
Cuando esta instruccin se ejecuta, causa que el procesador entre en el modo de
Suspend/Idle y almacena la identificacin de suspender en palabra 7 (S:7) del
archivo de estado. Todas las salidas se desactivan.Suspender (SUS)
Use esta instruccin para capturar e identificar condiciones especficas para la
depuracin de programas y la localizacin y correccin de fallos de sistemas.
Introduzca un nmero de identificacin de suspender de 32,768 a +32,767 al
programar la instruccin.
Cuando la instruccin SUS se ejecuta, la identificacin programada as como la
identificacin del archivo de programa desde el cual se ejecuta la instruccin SUS se
colocan en el archivo de estado del sistema.
3 3 3 3 3 3
SUS
SUSPEND
Suspend ID
Preface
512
Entrada inmediata con mscara (IIM)
Esta instruccin le permite actualizar datos antes del escn de entrada normal.
Cuando la instruccin IIM se habilita, el escn de programa se interrumpe. Los
datos de una ranura de E/S especificada se transfieren a travs de una mscara al
archivo de datos de entrada poniendo as los datos a la disposicin de instrucciones
siguientes a la instruccin IIM en el programa de escalera.
Para la mscara, 1 en la posicin de un bit de entrada transfiere datos desde la fuente
hasta el destino. 0 inhibe que los datos se transfieran desde la fuente hasta el
destino.
Ranura Especifique el nmero de ranura de entrada y el nmero de palabra
perteneciente a la ranura. No es necesario especificar la palabra 0 de una ranura.
Los procesadores fijos y SLC 5/01 pueden tener hasta 8 palabras asociadas con la
ranura. Los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 pueden tener hasta 32
palabras asociadas con la ranura (031).
Para todos los controladores MicroLogix 1000 especifique I1:0.0. Para los
controladores de E/S 16, I1:0/09 son vlidos e I1:0/1015 se consideran como
entradas no usadas. (No existen fsicamente.) Para los controladores de E/S 32,
I1:0/015 e I1:1/03 son vlidos. Especifique I1:1 si desea actualizar
inmediatamente los cuatro ltimos bits de entrada.
Ejemplo
I:2 Entradas de ranura 2, palabra 0
I:2.1 Entradas de ranura 2, palabra 1
I:1 Entradas de ranura 1, palabra 0
Mscara Especifique una constante hexadecimal o direccin de registro.
Longitud Para los procesadores SLC 5/03 y SLC 5/04, este parmetro se usa para
transferir ms de una palabra por ranura.
3 3 3 3 3 3
IMMEDIATE INPUT w MASK
Slot
Mask
IMMEDIATE INPUT w MASK
Slot
Mask
Length
IIM
Procesadores fijos y SLC 5/01 y
controladores MicroLogix 1000
IIM
Procesadores SLC 5/03 y SLC 5/04
513
Salida inmediata con mscara (IOM)
Esta instruccin le permite actualizar las entradas antes del escn de salida normal.
Cuando la instruccin IOM se habilita, el escn de programa se interrumpe para
transferir datos a una ranura de E/S especificada a travs de una mscara. Luego el
escn de programa se reanuda.
Para la mscara, un 1 en la posicin de bit de salida transfiere datos desde la fuente
hasta el destino. 0 inhibe que los datos se transfieran desde la fuente hasta el
destino.
Ranura Especifique el nmero de ranura y el nmero de palabra perteneciente a
la ranura. No es necesario especificar la palabra 0 de una ranura. Los procesadores
fijos y SLC 5/01 pueden tener hasta 8 palabras asociadas con la ranura. Los
procesadores SLC 5/02, SLC 5/03 y SLC 5/04 pueden tener hasta 32 palabras
asociadas con la ranura (031).
Para todos los controladores MicroLogix 1000, especifique O0:0.0. Para los
controladores de E/S 16, O0:0/05 son vlidos y O0:0/615 se consideran como
salidas no usadas. (No existen fsicamente.) Para los controladores de E/S 32,
O0:0/111 son vlidos y O0:0/1215 se consideran como salidas no usadas.
Ejemplo
O:2 Salidas de ranura 2, palabra 0
O:1 Salidas de ranura 1, palabra 0
O:2.1 Salidas de ranura 2, palabra 1
Mscara Especifique una constante hexadecimal o direccin de registro.
Longitud Para los procesadores SLC 5/03 y SLC 5/04 este parmetro se usa para
transferir ms de una palabra por ranura.
3 3 3 3 3 3
IMMEDIATE OUTPUT w MASK
Slot
Mask
Length
IMMEDIATE OUTPUT w MASK
Slot
Mask
IOM
Procesadores fijos y SLC 5/01 y
IOM
Procesadores SLC 5/03 y SLC 5/04
Preface
514
Regenerar I/S (REF)
Uso de un procesador SLC 5/02
La instruccin REF no tiene parmetros de programacin. Cuando se evala como
verdadero, el escn de programa se interrumpe para ejecutar el escn de E/S y
porporcionar servicio a porciones de comunicacin del ciclo de operacin (escritura
de salidas, servicios de comunicacin, lectura de entradas). Luego el escn se
reanuda en la instruccin siguiente a la instruccin REF.
No se le permite colocar una instruccin REF en una subrutina DII, subrutina STI,
subrutina de E/S o subrutina de fallo del usuario.
Los temporizadores de control (watchdog) y de escn son restablecidos al
ejecutar la instruccin REF. Debe asegurarse que la instruccin REF no se
coloque dentro de un lazo de programa sin fin.
No coloque una instruccin REF dentro de un lazo de programa a menos que
el programa se analice detenidamente.
Uso de procesadores SLC 5/03 y SLC 5/04
La operacin de la instruccin REF en el procesador SLC 5/03 y SLC 5/04 es la
misma que para el procesador SLC 5/02. Sin embargo, al usar un procesador SLC
5/03 SLC 5/04 tambin puede seleccionar un canal de comunicacin especfico
para el cual desea servicio.
Procesador SLC 5/03
el canal 0 esfull duplex DF1/RS-23 DH-485
el canal 1 es DH-485
El procesador SLC 5/04
el canal 0 es DH-485, full duplex DF1 ASCII
el canal 1 es DH+
3 3 3
(REF)
REF
I/O REFRESH
Channel 0
Channel 1
515
Instrucciones de control de flujo de programa en el
ejemplo de aplicacin de la perforadora de papel
Esta seccin proporciona renglones de escalera para demostrar el uso de las
instrucciones de control de flujo de programa. Los renglones son parte del ejemplo
de aplicacin de la perforadora de papel descrito en el apndice H. Va a aadir al
programa principal en el archivo 2. Los nuevos renglones son necesarios para
llamar las otras subrutinas que contienen la lgica necesaria para hacer funcionar la
mquina.
Rengln 2:3
Este rengln llama la subrutina de secuencia de la perforadora. Esta subrutina
maneja la operacin de una secuencia de perforacin y vuelve a arrancar el
transportador cuando se termina la secuencia de perforacin.
| +JSR+ |
|+JUMP TO SUBROUTINE+|
| |SBR file number 6| |
| ++ |
Rengln 2:4
Este rengln llama la subrutina que registra la cantidad de desgaste de la broca
actual.
| +JSR+ |
| ++ |
Rengln 2:5
Existe una lgica de inicializacin en la subrutina DII (archivo 4) que se debe
ejecutar antes de la primera interrupcin DII. As este rengln permite que el
DII est inicializado saltando a la subrutina DII cuando el procesador entre
en el modo RUN.
| Primera |
| transferencia |
| S:1 +JSR+ |
|] [+JUMP TO SUBROUTINE+|
| 15 |SBR file number 4| |
| ++ |
Preface
516
Instrucciones especficas de aplicacin
61
6 Instrucciones especficas de
aplicacin
Este captulo contiene informacin general acerca de las instrucciones especficas de
aplicacin y explica cmo funcionan en su programa de aplicacin. Cada una de las
de papel que muestra el uso de las instrucciones especficas de aplicacin.
Instruccin
Mnemnico Nombre
Propsito Pgina
BSL y BSR Desplazamiento de
bit izquierdo y
desplazamiento de
bit derecho
Cargan un bit de datos en un fichero de bit,
desplaza la configuracin de datos por el fichero y
descarga el ltimo bit de datos en el fichero. El BSL
desplaza datos a la izquierda y el BSR desplaza
datos a la derecha.
65
SQO y
SQC
Salida de
secuenciador y
comparacin de
secuenciador
Controlan operaciones de mquina secuenciales
transfiriendo datos de 16 bits a travs de una
mscara a direcciones de imagen.
69
SQL Carga de secuen-
ciador
Captura condiciones indicadas pasando manual-
mente la mquina por sus secuencias de operacin.
614
Preface
62
Acerca de las instrucciones especficas de aplicacin
Estas instrucciones simplifican el programa de escalera permitindole a usted usar
una sola instruccin o un par de instrucciones para efectuar operaciones complejas
comunes.
En este captulo se encuentra una descripcin general antes de cada grupo de
instrucciones. Antes de aprender acerca de las instrucciones en cada uno de estos
grupos, le recomendamos que lea la descripcin general. Este captulo contiene las
descripciones generales siguientes:
Descripcin general de las instrucciones de desplazamiento de bit
Descripcin general de las instrucciones del secuenciador
63
desplazamiento de bit
La informacin general siguiente se aplica a las instrucciones de desplazamiento de
bit.
Introduzca los parmetros siguientes al programar estas instrucciones:
El archivo es la direccin del fichero de bit que desea manejar. Debe usar el
indicador de archivo (#) en la direccin de fichero de bit.
El control es el elemento de control que almacena el byte de estado de la
instruccin, el tamao del fichero (en nmero de bits). Anote que la direccin
de control no se debe usar para otras instrucciones.
El elemento de control se muestra abajo.
EN DN ER UL No usada
15 13 11 10 00
Tamao del fichero de bit (nmero de bits)
Reservada
Pal. 0
Pal. 1
Pal. 2
Los bits de estado del elemento de control se pueden direccionar
mnemnicamente. Entre stos se incluyen:
El bit de descarga UL (bit 10) almacena el estado del bit salido del
fichero cada vez que la instruccin se habilita.
El bit de error ER (bit 11), cuando se establece, indica que la instruccin
ha detectado un error tal como la introduccin de un nmero negativo para
la longitud o posicin. Evite usar el bit de salida cuando este bit est
establecido.
El bit de efectuado DN (bit 13), cuando se establece, indica que el
fichero de bit se ha desplazado una posicin.
El bit de habilitacin EN (bit 15) est establecido en una transicin de
falso a verdadero del rengln e indica que la instruccin est habilitada.
Preface
64
Cuando el registro se desplaza y las condiciones de entrada se hacen falsas, los
bits de habilitacin, efectuado y error se restablecen.
El bit de direccin es la direccin del bit de fuente que la instruccin inserta en
la primera (ms baja) posicin de bit (BSL) o en la ltima (ms alta) posicin de
bit (BSR).
La longitud (tamao del arreglo de bit) es el nmero de bits en el fichero de bit,
hasta 2048 bits. Un valor de longitud de 0 causa que el bit de entrada se
transfiera al bit UL.
Para los procesadores SLC la longitud es 2048
Para los controladores MicroLogix 1000 la longitud es 1680
Un valor de longitud que indica ms all del fin del archivo programado causa
la ocurrencia de un error mayor de tiempo de ejecucin. Si modifica un valor de
longitud con su programa de escalera, asegrese que el valor modificado sea
vlido.
La instruccin invalida todos los bits ms all del ltimo bit en el fichero (segn se
define por la longitud) hasta el prximo lmite de palabra.
Nota Si una direccin de elemento STring se usa para el parmetro del archivo, la
longitud mxima en un procesador SLC 5/03 y SLC 5/04 es 672 bits. Adems, los
lmites del elemento STring no se pueden cruzar.
La operacin de desplazamiento pone a cero el registro de ndice S:24.
65
Desplazamiento de bit izquierdo (BSL)
Desplazamiento de bit derecho (BSR)
BSL y BSR son instrucciones de salida que cargan bit por bit los datos en un fichero
de bit. Los datos son desplazados a travs del fichero y luego son descargados bit
por bit.
Uso de BSL
Cuando el rengln va de falso a verdadero, el procesador establece el bit de
habilitacin (EN bit 15) y el bloque de datos se desplaza a la izquierda (a un nmero
de bit superior) por una posicin de bit. El bit especificado en la direccin de bit se
desplaza a la primera posicin de bit. El ltimo bit se desplaza fuera del fichero y se
almacena en el bit de descarga (UL bit 10). El desplazamiento se realiza
inmediatamente.
Para la operacin de ajuste automtico de lnea, establezca la posicin de la
direccin de bit en el ltimo bit del fichero o en el bit UL, segn sea aplicable.
3 3 3 3 3 3
(EN)
(DN)
BSR
BIT SHIFT RIGHT
File #B3:2
Control R6:15
Bit AddressI:23/06
Length 38
(EN)
(DN)
BSL
BIT SHIFT LEFT
File #B3:1
Control R6:14
Bit AddressI:22/12
Length 58
Preface
66
La ilustracin siguiente muestra cmo funciona la instruccin de desplazamiento de
bit izquierdo.
(EN)
(DN)
BSL
BIT SHIFT LEFT
File #B3:1
Control R6:14
Bit Address I:22/12
Length 58
19 18 17 16
35 34 33
51 50 49 48
67 66 65 64
32
23 22 21 20
39 38 37
55 54 53 52
71 70 69 68
36
27 26 25 24
43 42 41
59 58 57 56
73 72
40
31 30 29 28
47 46 45
63 62 61 60
44
NO VALIDO
Fichero de bit 58
#B3:1
Bit de fuente
I:22/12
Bit de descarga
(R6:14/10)
El bloque de datos se desplaza bit
por bit desde bit 16 hasta bit 73.
Si desea desplazar ms de un bit por escn, debe crear un lazo en la aplicacin
usando las instrucciones JMP, LBL y CTU.
Uso de BSR
Cuando el rengln va de falso a verdadero, el procesador establece el bit de
habilitacin (EN bit 15) y el bloque de datos se desplaza a la derecha (a un nmero
de bit superior) por una posicin de bit. El bit especificado en la direccin de bit se
desplaza a la ltima posicin de bit. El primer bit se desplaza fuera del fichero y se
almacena en el bit de descarga (UL bit 10) en el byte de estado del elemento de
control. El desplazamiento se completa inmediatamente.
Para la operacin de ajuste automtico de lnea, establezca la posicin de la
direccin de bit en el primer bit del fichero o en el bit UL, segn sea aplicable.
67
La ilustracin siguiente muestra cmo funciona la instruccin de desplazamiento de
bit derecho.
(EN)
(DN)
BSR
BIT SHIFT RIGHT
File #B3:2
Control R6:15
Bit Address I:23/06
Length 38
35 34 33
51 50 49 48
67 66 65 64
32 39 38 37
55 54 53 52
69 68
36 43 42 41
59 58 57 56
40 47 46 45
63 62 61 60
44
INVALID
Fichero de bit 38
#B3:2
Bit de fuente
I:23/06
Bit de descarga
(R6:15/10)
El bloque de datos se desplaza bit
por bit desde bit 69 hasta bit 32.
Si desea desplazar ms de un bit por escn, debe crear un lazo en la aplicacin
usando las instrucciones JMP, LBL y CTU.
Preface
68
secuenciador
La informacin general siguiente se aplica a las instrucciones de secuenciador.
El valor presente en el registro de ndice S:24 se sobrescribe cuando la instruccin
de secuenciador es verdadera. El valor del registro de ndice ser igual al valor de
posicin de la instruccin.
Aplicaciones que requieren ms de 16 bits
Cuando la aplicacin requiere ms de 16 bits, use instrucciones de secuenciador
mltiple en paralelo.
Nota Refirase al apndice H para ejemplos de aplicacin que usan las instrucciones de
secuenciador.
Nota Si se usa una direccin de elemento STring para el parmetro de archivo, la
longitud mxima en un procesador SLC 5/03 y SLC 5/04 es 41 palabras.
Adems,no se pueden cruzar los lmites del elemento STring.
69
Salida de secuenciador (SQO)
Comparacin de secuenciador (SQC)
Estas intstrucciones transfieren datos de 16 bits a direcciones de palabra para el
control de operaciones secuenciales de la mquina.
Introduzca los parmetros siguientes al programar estas instrucciones:
El archivo es la direccin del archivo de secuenciador. Debe usar el indicador
de archivo (#) para esta direccin.
Los datos del archivo de secuenciador se usan de la manera siguiente:
Instruccin El archivo de secuenciador almacena:
SQO Datos para controlar salidas
SQC
Datos de referencia para monitorizar
entradas
La mscara (SQO, SQC) es un cdigo hexadecimal o la direccin de la palabra
o archivo de mscara a travs de la cual la instruccin mueve datos. Establezca
los bits de mscara para transferir datos y restablezca los bits de mscara para
enmascarar datos. Use una palabra o archivo de mscara si desea cambiar la
mscara segn los requisitos de aplicacin.
Si la mscara es un archivo, su longitud ser igual a la longitud del archivo de
secuenciador. Los dos archivos registran automticamente.
La fuente es la direccin de la palabra o archivo de entrada para un SQC de la
cual la instruccin obtiene datos para comparacin con su archivo de
secuenciador.
El destino es la direccin de la palabra o archivo de salida para un SQC a la
cual la instruccin mueve datos de su archivo de secuenciador.
3 3 3 3 3 3
SQO
SEQUENCER OUTPUT
File #B10:1
Mask 0F0F
Dest O:14
Control R6:20
Length 4
Position 2
(EN)
(DN)
SQC
SEQUENCER COMPARE
File #B10:11
Mask FFF0
Source I:03
Control R6:21
Length 4
Position 2
(FD)
(EN)
(DN)
Preface
610
Nota Puede direccionar la mscara, fuente o destino de una instruccin de secuenciador
como palabra o archivo. Si la direcciona como archivo (usando # de indicador de
archivo), la instruccin pasa automticamente por el archivo de fuente, mscara o
destino.
El control (SQO, SQC) es la estructura de control que almacena el byte de
estado de la instruccin, la longitud del archivo de secuenciador y la posicin
instantnea en el archivo. No debe usar la direccin de control para otras
instrucciones.
EN DN ER FD
15 13 11 08 00
Longitud del archivo de secuenciador
Posicin
Pal. 0
Pal. 1
Pal. 2
Los bits de estado de la estructura de control incluyen:
El bit de encontrado FD (bit 08) SQC solamente. Cuando el estado de
todos los bits sin mscara en la direccin de fuente corresponden a los de la
palabra de referencia, el bit FD est establecido. Este bit se evala cada
vez que la instruccin SQC es evaluada mientras el rengln sea verdadero.
El bit de error ER (bit 11) se establece cuando el procesador detecta un
valor de posicin negativo, o un valor de longitud negativo o de cero. Esto
resulta en un error mayor si no se borra antes de la ejecucin de la
instruccin END o TND.
El bit de efectuado Bit DN (bit 13) lo establece la instruccin SQO o
SQC despus de operar en la ltima palabra en el archivo de secuenciador.
Se restablece en la prxima transicin de rengln de falso a verdadero
despus de que el rengln se haga falso.
El bit de habilitacin EN (bit 15) lo establece una transicin de rengln
de falso a verdadero e indica que la instruccin SQO o SQC se ha
habilitado.
La longitud es el nmero de pasos del archivo de secuenciador a partir de la
posicin 1. El nmero mximo que puede introducir es 255 palabras (104
palabras cuando usa los controladores MicroLogix 1000). La posicin 0 es la
posicin de arranque. La instruccin se restablece (se ajusta automticamente)
a la posicin 1 durante cada ciclo completado.
La direccin asignada para un archivo de secuenciador es paso cero. Las
instrucciones de secuenciador usan la longitud + 1 palabra de archivos de la
tabla de datos para cada archivo indicado en la instruccin. Esto se aplica a la
fuente, mscara y/o destino si se direccionan como archivos.
Un valor de longitud que indica ms all del fin del archivo programado causa
la coincidencia de un error mayor de tiempo de ejecucin. Si modifica un valor
de longitud con su programa de escalera, asegrese que el valor modificado sea
vlido.
611
La posicin es la ubicacin o paso de palabra en el archivo de secuenciador al
cual/desde el cual la instruccin mueve datos.
Un valor de longitud que indica ms all del final del archivo programado
provoca un error mayor de tiempo de ejecucin. Si modifica un valor de
vlido.
Nota de aplicacin: Puede usar la instruccin de restablecimiento (RES) para
restablecer un secuenciador. Todos los bits de control (excepto FD) se pondrn a
cero. La posicin tambin se pondr a cero. Programe la direccin de su registro de
control en el RES (por ej., R6:0).
Uso de SQO
Esta instruccin de salida pasa por el archivo de secuenciador cuyos bits han sido
enviados para controlar varios dispositivos de salida.
Cuando el rengln va de falso a verdadero, la instruccin se incrementa hasta el
prximo paso (palabra) en el archivo de secuenciador. Los datos almacenados en
ste se transfieren a travs de una mscara a la direccin de destino especificada en
la instruccin. Los datos actuales se escriben en la palabra de destino
correspondiente durante cada escn en que el rengln permanece verdadero.
El bit de efectuado se establece cuando la ltima palabra del archivo de
secuenciador se transfiere. En la prxima transicin de rengln de falso a
verdadero, la instruccin restablece la posicin al paso uno.
Si la posicin es igual a cero al momento de arranque, cuando usted conmuta el
procesador del modo de programa al modo de marcha, la operacin de la instruccin
depender de si el rengln es verdadero o falso en el primer escn.
Si es verdadero, la instruccin transfiere el valor al paso cero.
Si es falso, la instruccin espera la primera transicin de rengln de falso a
verdadero y transfiere el valor al paso uno.
Los bits enmascaran datos cuando se restablecen y transfieren datos cuando se
establecen. La instruccin no cambia el valor en la palabra de destino a menos que
usted establezca los bits de mscara. La mscara puede ser fija o variable. Ser
variable si introduce una direccin de elemento o una direccin de archivo para
cambiar la mscara con cada paso.
Preface
612
La ilustracin siguiente indica cmo funciona la instruccin SQO.
SQO
SEQUENCER OUTPUT
File #B10:1
Mask 0F0F
Dest O:14.0
Control R6:20
Length 4
Position 2
(EN)
(DN)
0000 0101 0000 1010
0 7 8 15
0000 1111 0000 1111
0 7 8 15
0000 0000 0000 0000
1010 0010 1111 0101
1111 0101 0100 1010
0101 0101 0101 0101
0000 1111 0000 1111
0
1
2
3
4
Paso
B10:1
2
3
4
5
Palabra
00
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
Activ.
Activ.
Activ.
Activ.
Salidas externas
asociadas con O:14
Destino O:14.0
Valor de mscara 0F0F
Archivo de salida de secuenciador #B10:1
Paso actual
Uso de SQC
Cuando el estado de todos los bits sin mscara en la palabra de fuente corresponden
a los de la palabra de referencia, la instruccin establece el bit de encontrado (FD)
en la palabra de control. En caso contrarior, el bit de encontrado (FD) se pone a
cero.
Los bits enmascaran datos cuando se restablecen y transfieren datos cuando se
establecen.
La mscara puede ser fija o variable. Si introduce un cdigo hexadecimal, la
mscara es fija. Si introduce una direccin de elemento o una direccin de archivo
para cambiar la mscara con cada paso, la mscara es variable.
Cuando el rengln va de falso a verdadero, la instruccin se incrementa al prximo
paso (palabra) en el archivo de secuenciador. Los datos almacenados en ste se
transfieren a travs de una mscara y se comparan contra los datos de fuente para
determinar igualdad. Si los datos de fuente son iguales a los datos de referencia, el bit
FD se establece en el contador de control de SQC. Los datos actuales se comparan
contra la fuente durante cada escn en que el rengln es evaluado como verdadero.
613
Las aplicaciones de la instruccin SQC incluyen diagnsticos de mquina. La
ilustracin siguiente explica cmo funciona la instruccin SQC.
0010 0100 1001 1101

1111 1111 1111 0000
0010 0100 1001 1010
0
1
2
3
4
Paso
B10:11
12
13
14
15
Palabra
Palabra de entrada I:3.0
Valor de mscara FFF0
Archivo de ref. de secuenciador #B10:11
(EN)
(DN)
SQC
SEQUENCER COMPARE
File #B10:11
Mask FFF0
Source I:3.0
Control R6:21
Length 4
Position 2
(FD)
El bit FD SQC se establece cuando la instruccin detecta
que una palabra de entrada corresponde (mscara de
paso) a su palabra de referencia.
El bit FD R6:21/FD est establecido en este ejemplo ya que
la palabra de entrada corresponde al valor de referencia de
secuenciador que usa el valor de mscara.
Preface
614
Carga de secuenciador (SQL)
La instruccin SQL almacena datos de 16 bits en un archivo de carga de
secuenciador a cada paso de la operacin del secuenciador. La fuente de estos datos
puede ser una direccin de palabra de E/S o de almacenamiento, una direccin de
archivo o una constante.
El archivo es la direccin del archivo de secuenciador. Debe usar el indicador
de archivo (#) para esta direccin.
La fuente puede ser una direccin de palabra, direccin de archivo o una
constante (32768 a 32767).
Si la fuente es una direccin de archivo, la longitud de archivo es igual a la
longitud del archivo de carga de secuenciador. Los dos archivos pasarn
automticamente segn el valor de posicin.
La longitud es el nmero de pasos del archivo de carga de secuenciador (y
tambin de la fuente si la fuente es una direccin de archivo), a partir de la
posicin 1. El nmero mximo que puede introducir es 255 palabras (104
palabras cuando usa los controladores MicroLogix 1000). La posicin 0 es la
posicin de arranque. La instruccin se restablece (se ajusta automticamente)
a la posicin 1 durante cada ciclo completado.
La direccin de posicin asignada para un archivo de secuenciador es el paso
cero. Las instrucciones de secuenciador usan la longitud ms una palabra de
datos para cada archivo con referencia en la instruccin. Esto se aplica a la
fuente si se direcciona como archivo.
Un valor de longitud que indica ms all del fin del archivo programado
vlido.
La posicin es la ubicacin o paso de palabra en el archivo de secuenciador a la
cual se mueven los datos.
Un valor de longitud que indica ms all del fin del archivo programado
vlido.
3 3 3 3
(EN)
(DN)
SQL
SEQUENCER LOAD
File
Source
Control
Length
Position
615
El control es una direccin de archivo de control. Los bits de estado, valor de
longitud y valor de posicin se almacenan en este elemento. No use la
direccin de archivo de control para otras instrucciones.
El elemento de control se muestra abajo:
EN DN ER
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Longitud
Posicin
Pal. 0
Pal. 1
Pal. 2
Los bits de estado de la estructura de control incluyen:
El bit de error ER (bit 11) se establece cuando el procesador detecta un
valor de posicin negativo, o un valor de longitud negativo o de cero.
Para los procesadores SLC, esto resulta en un error mayor si no se pone a
cero antes de la ejecucin de la instruccin END o TND.
Para los controladores MicroLogix 1000, cuando el bit ER se establece
tambin se establece el bit de error (S5:2). Ambos bits se deben poner a
cero.
El bit de efectuado DN (bit 13) se establece despus de que la instruccin
haya operado en la ltima palabra en el archivo de carga de secuenciador.
Se restablece en la prxima transicin de rengln de falso a verdadero
despus de que el rengln se haga falso.
El bit de habilitacin EN (bit 15) se establece en una transicin de falso
a verdadero del rengln SQL y se restablece en una transicin de verdadero
a falso.
Preface
616
Operacin
Los parmetros de instruccin han sido programados en la instruccin SQL ilustrada
abajo. La palabra de entrada I:1.0 es la fuente. Los datos en esta palabra son
cargados en el archivo de entero #N7:30 por la instruccin de carga de secuenciador.
(EN)
(DN)
SQL
SEQUENCER LOAD
File #N7:30
Source I:1.0
Control R6:4
Length 4
Position 2
0000 0101 0000 1010
0 7 8 15
0000 0000 0000 0000
1010 0010 1111 0101
0000 0101 0000 1010
0000 0000 0000 0000
0000 0000 0000 0000
0
1
2
3
4
Paso
N7:30
31
32
33
34
Palabra
00
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
Activ.
Activ.
Activ.
Activ.
Entradas externas
asociadas con I:1.0
Fuente I:1.0
Archivo de carga de secuenciador #N7:30
Paso actual
Cuando las condiciones de rengln cambian de falso a verdadero, el bit de
habilitacin SQL (EN) se establece. El elemento de control R6:4 se incrementa a la
prxima posicin en el archivo de secuenciador y carga el contenido de la fuente
I:1.0 en esta ubicacin. La instruccin SQL sigue cargando los datos actuales en
esta ubicacin durante cada escn en que el rengln permanece verdadero. Cuando
el rengln se vuelve falso, el bit de habilitacin (EN) se pone a cero.
La instruccin carga los datos en un nuevo elemento de archivo a cada transicin de
falso a verdadero del rengln. Cuando se completa el paso 4, el bit de efectuado
(DN) se establece. La operacin avanza a la posicin 1 en la prxima transicin de
falso a verdadero del rengln despus de la posicin 4.
Si la fuente fuera una direccin de archivo tal como #N7:40, los archivos #N7:40 y
#N7:30 tendran una longitud de 5 (04) y rastrearan conjuntamente por los pasos
segn el valor de posicin.
617
Instrucciones especficas de aplicacin en el ejemplo de
aplicacin de la perforadora de papel
Esta seccin proporciona renglones de escalera para demonstrar el uso de las
instrucciones especficas de aplicacin. Los renglones son parte del ejemplo de
aplicacin de la perforadora de papel descrito en el apndice H. Usted iniciar una
rubrutina en el archivo 4.
Esta porcin de la subrutina indica al transportador dnde detenerse para permitir la
perforacin de un orificio. Las instrucciones de secuenciador se usan para
almacenar las posiciones de parada del transportador y cargar la prxima posicin
de parada en la palabra preseleccionada DII. (La interrupcin de entrada discreta,
DII, se usa para contar impulsos precedentes del codificador [encoder] que est
conectado al transportador.) Las posiciones de parada se usan para almacenar y
acceder cada una de las tres configuraciones de orificios.
OPERATOR PANEL
Change Drill Soon
O:3/4
Change Drill Now
O:3/6
Thumbwheel for
Thickness in 1/4
Drill Change Reset 5 Hole
7 Hole 3 Hole
I:1/9I:1/10
I:1/11I:1/14
(Keyswitch)
I:1/8
Orificios
perforados
Interruptor
selector de
perforacin
Perforadora
Preface
618
Rengln 4:0
Este rengln restablece los secuenciadores de conteo de orificios cada vez que el
procesador entra en el modo RUN. Esto asegura que el primer valor preseleccionado se
cargue en la DII preseleccionada a cada entrada en el modo de marcha.
| Primer secuenciador |
| paso de 3 orificios |
| preseleccionado|
| +INT+ S:1 R6:4 |
|+INTERRUPT SUBROUTINE +] [+(RES)+|
| ++ 15 | | |
| | secuenc. | |
| | de 5 orif. | |
| | preselecc. | |
| | R6:5 | |
| +(RES)+ |
| | | |
| | secuenc. | |
| | de 7 orif. | |
| | preselecc. | |
| | R6:6 | |
| +(RES)+ |
| |
Rengln 4:2
Este rengln registra el nmero de orificio que se perfora y carga la prxima DII
correcta preseleccionada basada en el conteo de orificios. Este rengln solamente
est activo cuando el interruptor selector de orificio est en la posicin de 3
orificios. El secuenciador usa el paso 0 como un paso nulo al restablecerse. Usa el
ltimo paso como continuar infinitivamente en espera del fin de manual. El mover
0 a S:49 le indica a la DII que dispare una interrupcin cuando el borde trasero del
libro actual se detecta.
| bit 0 |bit 1 secuenciador |
| del interr. |del interr. de 3 orificios |
| selector |selector preseleccionado |
| de orificio |de orificio |
| I:1.0 I:1.0 +SQO+ |
|]/[] [++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:0+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:4| | |
| | |Length 4| | |
| | |Position 0| | |
| | ++ | |
| | | |
619
| | | |
| | forzar que el | |
| | secuenciador | |
| | incremente en | |
| | el prximo escn | |
| | R6:4 | |
| +(U)+ |
| | EN | |
Rengln 4:3
Este rengln es idntico al rengln anterior con la excepcin de que slo est
activado cuando el interruptor selector de orificio est en la posicin de 5
orificios.
| selector de |selector de preseleccionado |
| orificio |orificio |
| I:1.0 I:1.0 +SQO+ |
|] []/[++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:5+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:5| | |
| | |Length 6| | |
| | ++ | |
| | | |
| | R6:5 | |
| +(U)+ |
| | EN | |
Preface
620
Rengln 4:4
Este rengln is idntico a los 2 renglones anteriores con la excepcin de que slo
est activado cuando el interruptor selector de orificio est en la posicin de 7
orificios.
| selector de |selector de preseleccionado |
| orificio |orificio |
| I:1.0 I:1.0 +SQO+ |
|] [] [++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:12+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:6| | |
| | |Length 8| | |
| | ++ | |
| | R6:6 | |
| +(U)+ |
| | EN | |
Cmo usar las instrucciones del contador de alta velocidad
71
7 Cmo usar las instrucciones del
contador de alta velocidad
Este captulo contiene informacin general acerca de las instrucciones del contador
de alta velocidad y explica cmo funcionan en su programa de aplicacin. Cada una
de las instrucciones incluye informacin acerca de:
de papel que muestra el uso de las instrucciones del contador de alta velocidad.
Instrucciones del contador de alta velocidad
Mnemnico Nombre Propsito Pgina
HSC
Contador de alta
velocidad
Aplica la configuracin al hardware del
contador de alta velocidad, actualiza el
acumulador de imagen, habilita el conteo
cuando el HSC es verdadero e inhabilita el
conteo cuando el rengln de HSC es falso.
7-6
HSL
Carga del contador de
alta velocidad
Configura los valores preseleccionados bajos
y altos, las configuraciones de salida y
configuraciones de bit con mscara.
7-18
RES
Restablecimiento del
contador de alta
velocidad
Escribe un cero al acumulador de hardware y
al acumulador de imagen.
7-21
RAC
Acumulador de
restablecimiento del
contador de alta
velocidad
Escribe el valor especificado al acumulador
de hardware y al acumulador de imagen.
7-22
HSE
HSD
Habilit. de interrupcin
velocidad
Inhabilit. de interrupcin
velocidad
Habilita o inhabilita la ejecucin de la
subrutina de interrupcin del contador de alta
velocidad cuando se alcanza un valor
preseleccionado alto, valor preseleccionado
bajo, overflow o underflow.
723
OTE
Actualiz. del acumulador
de imagen del contador
de alta velocidad
Le proporciona acceso de tiempo real al valor
de acumulador del hardware actualizando el
acumulador de imagen.
7-24
Preface
72
Acerca de las instrucciones del contador de alta
velocidad
Las instrucciones del contador de alta velocidad usadas en su programa de escalera
configuran, controlan y monitorizan el contador de hardware del controlador. El
acumulador de hardware del contador incrementa o decrementa en respuesta a
seales de entrada externas. Cuando el contador de alta velocidad est habilitado, el
contador de tabla de datos C5:0 es usado por el programa de escalera para
monitorizar el acumulador y estado del contador de alta velocidad. El contador de
alta velocidad opera independientemente del escn de controlador.
Cuando use el contador de alta velocidad, asegrese de ajustar debidamente los
filtros de entrada.
Antes de aprender estas instrucciones, lea la descripcin general que sigue en la
prxima pgina.
73
Descripcin general de las instrucciones del contador
de alta velocidad
Use las instrucciones del contador de alta velocidad para detectar y almacenar
impulsos estrechos (rpidos) y para iniciar otras operaciones de control basadas en
los valores preseleccionados. Estas operaciones de control incluyen la ejecucin
automtica e inmediata de la rutina de interrupcin del contador de alta velocidad
(archivo 4) y la actualizacin inmediata de salidas basada en una configuracin de
fuente y mscara que usted ha establecido.
Elementos del archivo de datos del contador
Las instrucciones del contador de alta velocidad hacen referencia al contador C5:0. La
instruccin HSC se fija a C5:0. Se compone de tres palabras. La palabra 0 es la
palabra de estado que contiene 15 bits de estado. La palabra 1 es el valor preselec-
cionado. La palabra 2 es el valor acumulador. Una vez asignado a la instruccin HSC,
C5:0 no est disponible como direccin para otras instrucciones de contador.
CU CD DN OV UN UA HP LP IV IN IH IL PE LS IE
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Valor de acumulador
CU = Bit de habilitacin de conteo progresivo
CD = Bit de habilitacin de conteo regresivo
DN = Bit de alto valor preseleccionado alcanzado
OV = Bit de overflow ocurrido
UN = Bit de underflow ocurrido
UA = Bit de actualizacin de acumulador de contador de alta velocidad
HP = Bit de alto valor preseleccionado de acumulador
LP = Bit de bajo valor preseleccionado de acumulador

IV = Bit de overflow ha causado interrupcin de contador de alta velocidad
IN = Bit de underflow ha causado interrupcin de contador de velocidad
IH = Bit de alto valor preseleccionado ha causado interrupcin
IL = Bit de bajo valor preseleccionado ha causado interrupcin
PE = Bit de interrupcin pendiente de contador de alta velocidad
LS = Bit de interrupcin perdida de contador de alta velocidad
IE = Bit de habilitacin de interrupcin de contador de alta velocidad
Pal. 0
Pal. 1
Pal. 2
Palabra
de estado
Para acceder estos bits, coloque el cursor en la instruccin y presione [F8], monitor de datos.
Los valores preseleccionados y acumulados del contador se almacenan como
enteros signados.
Uso de bits de estado
Los bits de estado del contador de alta velocidad son retentivos. Cuando el contador
de velocidad se configura por primera vez, los bits 37, 14 y 15 se restablecen y el
bit 1 (IE) se establece.
Preface
74
El bit de habilitacin del contador progresivo CU (bit 15) se usa con todos
los tipos de contadores de alta velocidad. Si la instruccin HSC es verdadera, el
bit CU se pone a uno. Si la instruccin HSC es falsa, el bit CU se pone a cero.
No escriba a este bit.
El bit de habilitacin del contador regresivo CD (bit 14) se usa con los
contadores bidireccionales (modos 38). Si la instruccin HSC es verdadera, el
bit CD se pone a uno. Si la instruccin HSC es falsa, el bit CD se pone a cero.
No escriba a este bit.
Bit de valor alto preseleccionado alcanzado DN (bit 13) Para los contadores
progresivos (modos 1 y 2), este bit es un bit de enclavamiento disparado por
flanco. Este bit se establece cuando el valor alto preseleccionado se alcanza.
Puede restablecer este bit con una instruccin OTU o ejecutando una
instruccin RAC o RES.
El bit DN es un bit reservado para todas las otras opciones del contador (modos
38).
Bit de overflow ocurrido OV (bit 12) Para los contadores progresivos (modos
1 y 2), este bit est establecido por el controlador cuando el valor alto
preseleccionado se alcanza si el bit DN se ha establecido.
Para los contadores bidireccionales (modos 38), el bit OV est establecido por
el controlador despus de la transicin del acumulador de hardware de 32,767 a
32,768. Puede restablecer este bit con una instruccin OTU o ejecutando una
instruccin RAC o RES para los contadores progresivos y bidireccionales.
El bit de underflow ocurrido UN (bit 11) es un bit reservado para los
contadores progresivos (modos 1 y 2). No escriba a este bit.
Nota Para los contadores bidireccionales (modos 38), el bit UN est establecido por
el controlador cuando el acumulador de hardware hace una transicin de
32,768 a +32,767. Puede restablecer este bit con una instruccin o ejecutando
una instruccin RAC o RES.
El bit de actualizacin del acumulador del contador de alta velocidad UA
(bit 10) se usa con una instruccin OTE para actualizar el valor del acumulador
de imagen de instruccin con el valor del acumulador de hardware. (La
instruccin HSC tambin realiza esta operacin cada vez que el rengln con la
instruccin HSC es evaluado como verdadero.)
El bit de acumulador valor alto preseleccionado HP (bit 9) es un bit
reservado para todos los contadores progresivos (modos 1 y 2). No escriba a
este bit. (Excepcin puede establecer o restablecer este bit durante la
configuracin inicial de la instruccin HSC. Vea la pgina 76 para obtener
ms informacin.)
Para los contadores bidireccionales (modos 38), si el acumulador de hardware
se hacer mayor o igual que el valor alto preseleccionado, el bit HP se restablece.
Si el acumulador de hardware se hace menor que el valor alto preseleccionado,
el bit HP ser restablecido por el controlador.
75
El bit de acumulador valor bajo preseleccionado LP (bit 8) es un bit
reservado para todos los contadores progresivos. No escriba a este bit.
(Excepcin puede establecer o restablecer este bit durante la configuracin
inicial de la instruccin HSC. Vea la pgina 76 para obtener ms informacin.
Para los contadores bidireccionales, si el acumulador de hardware se hace
menor o igual que el valor bajo preseleccionado, el bit LP ser establecido por el
controlador. Si el acumulador de hardware se hace mayor que el valor bajo
preseleccionado, el bit LP ser restablecido por el controlador.
El bit de interrupcin del contador de alta velocidad causada por overlow
IV (bit 7) se establece para identificar un overflow como la causa de una rutina
de interrupcin del contador de alta velocidad. Los bits IN, IH e IL sern
restablecidos por el controlador cuando el bit IV se establezca. Examine este bit
al inicio de la rutina de interrupcin del contador de alta velocidad (archivo 4)
para determinar el porqu de la interrupcin ocurrida.
El bit de interrupcin del usuario causada por underflow IN (bit 6) se
establece para identificar un underflow como la causa de una ejecucin de la
rutina de interrupcin del contador de alta velocidad. Los bits IV, IH e IL sern
restablecidos por el controlador cuando el bit IN se establezca. Examine este bit
El bit de interrupcin del usuario causada por el valor alto preseleccionado
alcanzado IH (bit 5) se establece para identificar un valor alto
preseleccionado alcanzado como la causa de ejecucin de la rutina de
interrupcin del contador de alta velocidad. Los bits IV, IN e IL sern
restablecidos por el controlador cuando el bit IH se establezca. Examine este bit
El bit de interrupcin del contador de alta velocidad causada por valor
bajo preseleccionado alcanzado IL (bit 4) se establece para identificar un
valor bajo preseleccionado alcanzado como la causa de ejecucin de la rutina de
interrupcin del contador de alta velocidad. Los bits IV, IN e IH sern
restablecidos por el controlador cuando el bit IL se establezca. Examine este bit
Bit de interrupcin pendiente del contador de alta velocidad PE (bit 3) es
establece para indicar que una interrupcin del contador de alta velocidad
espera la ejecucin. Este bit es puesto a cero por el controlador cuando la rutina
de interrupcin del contador de alta velocidad comienza a ejecutar. Este se
restablece si una instruccin RAC o RES se ejecuta. No escriba a este bit.
El bit de interrupcin perdida del contador de alta velocidad LS (bit 2) se
establece si una interrupcin del contador de alta velocidad ocurre mientras que
el bit PE est establecido. Puede restablecer este bit con una instruccin OTU o
ejecutando una instruccin RAC o RES.
El bit de habilitacin de interrupcin del contador de alta velocidad IE
(bit 1) se establece cuando la interrupcin del contador de alta velocidad se
habilita para marchar cuando ocurre una condicin de interrupcin del contador
de alta velocidad. Se restablece cuando la interrupcin se inhabilita. Este bit
tambin se establece cuando el contador de alta velocidad se configura por
primera vez. No escriba a este bit.
Preface
76
Contador de alta velocidad (HSC)
Use esta instruccin para configurar el contador de alta velocidad. Solamente una
instruccin HSC se puede usar en un programa. El contador de alta velocidad no
opera hasta que la primera ejecucin verdadera de la instruccin HSC. Cuando el
rengln HSC es falso, el contador de alta velocidad est inhabilitado para contar,
pero todas las otras caractersticas HSC funcionan.
La direccin de contador de la instruccin se fija a C5:0.
Despus de la configuracin del HSC, el acumulador de imagen (C5:0.ACC) se
actualiza con el valor del acumulador de hardware actual cada vez que la instruccin
HSC se evala como verdadera o falsa.
El tipo indica el contador seleccionado. Refirase a la pgina 77 para hacer su
seleccin del contador de alta velocidad. Cada tipo est disponible con
funciones de restablecimiento y retencin.
El valor alto preseleccionado es el valor acumulado que dispara una accin
especificada por el usuario tal como la actualizacin de salidas o la generacin
de una interrupcin del contador de alta velocidad.
El acumulador es el nmero de conteos acumulados.
La terminologa siguiente se usa en la tabla siguiente para indicar el estado del
conteo:
Progresivo aumenta en 1 cuando la entrada se activa (margen).
Regresivo disminuye en 1 cuando la entrada se activa (margen).
Restablecimiento pone el acumulador a cero cuando la entrada se activa
(margen).
Retencin inhabilita que el contador de alta velocidad cuente durante la
activacin de la entrada (nivel).
Conteo aumenta o disminuye en 1 cuando la entrada se activa (margen).
Direccin permite conteos progresivos cuando la entrada est desactivada y
conteos regresivos cuando la entrada est activada (nivel).
A impulso de entrada en un codificador (encoder) (cuadratura) incremental
(margen/nivel).
B impulso de entrada en un codificador (encoder) (cuadratura) incremental
(margen/nivel).
Z restablecimiento del impulso en un codificador (encoder) (cuadratura)
incemental (margen/nivel).
la seal est activa en la margen ascendente solamente (desactivado a
activado)
HSC
HIGH SPEED COUNTER
Type
Counter C5:0
High Preset 0
Accum 0
(CD)
(CU)
(DN)
77
La tabla siguiente lista la tecla de funcin que debe presionar para seleccionar el
tipo de contador de alta velocidad deseado.
Tipo de contador de alta
Funcionalidad del contador
Terminal de entrada usada
velocidad y tecla de
funcin
Funcionalidad del contador
de alta velocidad
I/0 I/1 I/2 I/3
Progresivo
La operacin del contador progresivo usa
una entrada unipolar.
Progresivo No usado No usado No usado
Progresivo
(con restablecimiento y
retencin)
La operacin del contador progresivo usa
una sola entrada con entradas de
restablecimiento y retencin externos
Progresivo No usado
Restable-
cimiento
Retencin
Impulso y direccin
La operacin bidireccional usa entradas
de impulso y direccin.
Conteo Direccin No usado No usado
Impulso y direccin
retencin externos)
de impulso y direccin con entradas de
restablecimiento y retencin externos.
Conteo Direccin
Restable-
cimiento
Retencin
Progresivo y regresivo
de direccin progresiva y regresiva.
Progresivo Regresivo No usado No usado
Progresivo y regresivo
retencin externos)
de impulso progresivo y regresivo con
entrada de restablecimiento y retencin
externos.
Progresivo Regresivo
Restable-
cimiento
Retencin
Codificador (encoder)
de codificador (encoder) de cuadratura.
A B No usado No usado
retencin externos)
de codificador (encoder) de cuadratura
con restablecimiento y retencin externos.
A B Z Retencin
Una diferencia entre los contadores progresivos y los contadores bidireccionales es
que los valores de acumulador y preseleccionados de los contadores bidireccionales
no son cambiados por el contador de alta velocidad cuando los valores preselec-
cionados se alcanzan. Las instrucciones RAC y HSL se deben usar para esta
funcin. Los contadores progresivos ponen a cero el acumulador y vuelven a cargar
los valores altos preseleccionados cuando el valor preseleccionado se alcanza.
Preface
78
Uso del contador progresivo y el contador regresivo con restablecimiento
y retencin
Los contadores progresivos se usan cuando el parmetro que se mide es
unidireccional, tal como el material que se alimenta en una mquina o un tacmetro
que registra el nmero de impulsos realizados durante un plazo determinado.
Ambos tipos de contadores progresivos operan de la misma manera, excepto que el
contador progresivo con restablecimiento y retencin usa entradas externas 2 y 3.
Para el contador progresivo, cada cambio del estado desactivado a activado de la
entrada I:0/0 aade 1 al acumulador hasta que se alcance el valor alto
predeterminado. Luego el acumulador se pone automticamente a cero. El
contador progresivo opera en el rango de 0 a +32,767 inclusivamente y se puede
poner a cero usando la instruccin de restablecimiento (RES).
Cuando la instruccin HSC se ejecuta como verdadera por primera vez:
El acumulador C5:0.ACC se carga en el acumulador de hardware.
El valor alto preseleccionado C5:0.PRE se carga en el valor alto
preseleccionado de hardware.
Operacin
Si usted mueve los datos al valor alto predeterminado sin usar la instruccin HSL
(con MOV) despus de la configuracin del contador de alta velocidad, los datos se
cargan en la imagen de instruccin pero no se cargan en el hardware. El valor alto
preseleccionado modificado no se carga en el hardware hasta que el valor alto
preseleccionado de hardware existente se alcance o hasta que una instruccin RAC o
RES se ejecute.
El valor alto preseleccionado cargado en el hardware debe ser entre 1 y 32,767
inclusivamente o un error de INVALID PRESETs LOADED TO HIGH SPEED
COUNTER (37H) ocurre. Todo valor entre 32,768 y +32,767, ambos valores
inclusive, se puede cargar en el acumulador de hardware.
La condicin siguiente Ocurre cuando
el acumulador de hardware hace la transicin del valor alto preselec-
cionado de hardware 1 al valor alto preseleccionado de hardware, o
Un valor alto preseleccionado
se ha alcanzado
el acumulador de hardware se carga con un valor mayor o igual
que el valor alto preseleccionado de hardware, o se ha alcanzado
el valor alto preseleccionado de hardware se carga con un valor
que es menor o igual que el acumulador de hardware.
79
Cuando se alcanza un valor alto preseleccionado, los conteos se pierden.
Los acumuladores de hardware e instruccin se restablecen.
El valor alto preseleccionado de instruccin se carga en el valor alto
El bit DN se establece.
El archivo de interrupcin del contador de alta velocidad (archivo de programa
4) se ejecuta si la interrupcin se habilita. El bit IH se establece y los bits IL,
IV e IN se establecen.
Si el bit DN ya est establecido cuando se alcanza un valor alto preseleccionado, el
bit OV est establecido.
Las tablas siguientes resumen los estados de entrada necesarios para que la accin
del contador de alta velocidad se lleve a cabo:
Contador progresivo
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
NA NA NA Verdadero
Conteo
progresivo
NA NA NA NA Falso
Retencin de
conteo
NA (no aplicable)
Preface
710
Contador progresivo con restablecimiento y retencin
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
NA
Desactivado,
activado o a
desactivado
Off Verdadero
Conteo
progresivo
NA NA
Desactivado,
activado o a
desactivado
On NA
Retencin de
conteo
NA NA
Desactivado,
activado o a
desactivado
NA Falso
Retencin de
conteo
Desactivado,
activado o a
desactivado
NA
Desactivado,
activado o a
desactivado
NA NA
Retencin de
conteo
NA NA A activado NA NA
Restablecimiento
a 0
NA (No aplicable)
Uso del contador bidireccional y el contador bidireccional con
restablecimiento y retencin
Los contadores bidireccionales se usan cuando el parmetro que se mide puede
incrementar o disminuir. Por ejemplo, un paquete que entra y sale de una tolva de
almacenamiento se cuenta para regular el flujo a travs del rea.
Los contadores bidireccionales operan de la misma manera, excepto la operacin de
entradas 1 y 0. Para los tipos de impulso y direccin, la entrada 0 proporciona el
impulso y la entrada 1 proporciona la direccin. Para los tipos progresivos y
regresivos, la entrada 0 proporciona el conteo progresivo y la entrada 1 proporciona
el conteo regresivo. Ambos tipos estn disponibles con y sin restablecimiento y
retencin. Refirase a la pgina 77 para obtener ms informacin acerca de los
tipos de contador bidireccional.
Para los contadores bidireccionales, se usan los valores altos y bajos
preseleccionados. El valor bajo preseleccionado debe ser menor que el valor alto
preseleccionado o de lo contrario ocurrir un error INVALID PRESETs LOADED
TO HIGH SPEED COUNTER (37H).
Los contadores bidireccionales operan en el rango de 32,768 a +32,767 inclusive y
se pueden poner a cero usando la instruccin de restablecimiento (RES).
711
Operacin
Cuando la instruccin HSC se ejecuta como verdadera por primera vez, el:
Valor bajo preseleccionado de hardware se establece a 32,768.
Acumulador de instruccin se carga en el acumulador de hardware.
Valor alto preseleccionado de instruccin se carga en el valor alto
Despus de la primera ejecucin verdadera de instruccin HSC, los datos se pueden
transferir nicamente al acumulador de hardware va una instruccin RES o RAC, o
a los valores alto y bajo preseleccionados de hardware va la instruccin HSL.
Todo valor de acumulador de instruccin entre 32,768 y +32,767 inclusive se
puede cargar en el hardware. El valor alto preseleccionado debe ser mayor que el
valor bajo preseleccionado o un error INVALID PRESETs LOADED TO HIGH
SPEED COUNTER (37H) ocurre.
se ha alcanzado
Cuando un valor alto preseleccionado se alcanza, el:
Bit HP se establece.
Un archivo de interrupcin del contador de alta velocidad (archivo de programa
4) se ejecuta si la interrupcin se ejecuta. El bit IH se establece y los bits IL, IV
e IN se restablecen.
En contra de los contadores progresivos, el valor de acumulador no se restablece y
el valor alto preseleccionado no se carga desde la imagen hacia el registro del valor
alto preseleccionado de hardware.
el acumulador de hardware hace la transicin del valor bajo preselec-
cionado de hardware +1 al valor bajo preseleccionado de hardware, o
Un valor bajo
preseleccionado se ha
el acumulador de hardware se carga con un valor menor o igual
que el valor alto preseleccionado de hardware, o
alcanzado
el valor bajo preseleccionado de hardware se carga con un valor
que es mayor o igual que el acumulador de hardware.
Preface
712
Cuando el valor bajo preseleccionado se alcanza, el:
Bit LP se establece.
Archivo de interrupcin del contador de alta velocidad (archivo de programa 4)
se ejecuta si la interrupcin se habilita. El bit IL se establece y los bits IH, IV e
IN se restablecen.
Un overflow ocurre cuando el acumulador de hardware hace una transicin de
+32,767 a 32,768. Cuando un overflow ocurre, el:
Bit OV se establece.
se ejecuta si la interrupcin se habilita. El bit IV se establece y los bits IH, IL e
IN se restablecen.
Un underflow ocurre cuando el acumulador de hardware hace una transicin de
32,768 a +32,767. Cuando un underflow ocurre, el:
Bit UN se establece.
IN se restablecen.
del contador de alta velocidad correspondiente se lleve a cabo:
Contador bidireccional (impulso/direccin)
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
Desactivado NA NA Verdadero
Conteo
progresvio
Desactivado
a activado
Activado NA NA Verdadero Conteo regresivo
NA NA NA NA Falso
Retencin de
conteo
NA (no aplicable)
713
Contador bidireccional con restablecimiento y retencin (impulso/direccin)
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
Desactivado
Desactivado,
activado o a
desactivado
Desactivado Verdadero
Conteo
progresivo
Desactivado
a activado
Activado
Desactivado,
activado o a
desactivado
Desactivado Verdadero Conteo regresivo
NA NA
Desactivado,
activado o a
desactivado
NA Falso
Retencin de
conteo
NA NA
Desactivado,
activado o a
desactivado
Activado NA
Retencin de
conteo
Desactivado,
activado o a
desactivado
NA
Desactivado,
activado o a
desactivado
NA NA
Retencin de
conteo
Restablecimiento
a 0
NA (no aplicable)
Contador bidireccional (conteo progresivo/regresivo)
Estado de entrada
Conteo
progresivo
de entrada
(E/S)
Conteo
regresivo
de entrada
(I/1)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
Desactivado,
activado o a
desactivado
Verdadero
Conteo
progresivo
Desactivado,
activado o a
desactivado
Desactivado
a activado
Verdadero Conteo regresivo
NA NA Falso
Retencin de
conteo
NA (no aplicable)
Preface
714
Contador bidireccional con restablecimiento y retencin (conteo progresivo/regresivo)
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
Desactivado
a activado
Desactivado,
activado o a
desactivado
Desactivado,
activado o a
desactivado
Desactivado Verdadero
Conteo
progresivo
Desactivado,
activado o a
desactivado
Desactivado
a activado
Desactivado,
activado o a
desactivado
Desactivado Verdadero Conteo regresivo
NA NA
Desactivado,
activado o a
desactivado
NA Falso
Retencin de
conteo
NA NA
Desactivado,
activado o a
desactivado
Activado NA
Retencin de
conteo
Desactivado,
activado o a
desactivado
Desactivado,
activado o a
desactivado
Desactivado,
activado o a
desactivado
NA NA
Retencin de
conteo
Restablecimiento
a 0
NA (no aplicable)
Cuando los impulsos de entrada progresivos y regresivos ocurren simultneamente,
el contador de alta velocidad cuenta progresivamente y luego regresivamente.
Uso del contador bidireccional con restablecimiento y retencin con
codificador (encoder) de cuadratura
El codificador (encoder) de cuadratura se usa para determinar la direccin de
rotacin y la posicin de rotacin; por ejemplo, para un torno. El contador
bidireccional cuenta la rotacin del codificador (encoder) de cuadratura.
Los contadores bidireccionales operan dentro del rango de 32,768 a +32,767
inclusive y se pueden poner a cero usando la instruccin de restablecimiento (RES).
La figura siguiente muestra un condificador (encoder) de cuadratura conectado a
entradas 0, 1 y 2. La direccin de conteo es determinada por el ngulo de fase entre
A y B. Si A precede B, el contador incrementa. Si B precede A, el contador se
reduce.
El contador se puede restablecer usando la entrada Z. Las salidas Z de los
codificadores (encoders) tpicamente porporcionan un impulso por revolucin.
715
Entrada 0
A
B
Z
(Entrada de restablecimiento)
1 2 3 2 1
Rotacin hacia adelante Rotacin hacia atrs
A
B
Conteo
Entrada 1
Entrada 2
de cuadratura
Operacin
Para los contadores bidireccionales, se usan los valores altos y bajos
preseleccionados. El valor bajo preseleccionado debe ser menor que el valor alto
preseleccionado o de lo contrario ocurrir un error INVALID PRESETs LOADED TO
HIGH SPEED COUNTER (37H).
Cuando la instruccin HSC se ejecuta como verdadera por primera vez, el. . .
Valor bajo preseleccionado de hardware se establece a 32,768.
Acumulador de instruccin se carga en el acumulador de hardware.
Valor alto preseleccionado de instruccin se carga en el valor alto
Todo valor de acumulador de instruccin entre 32,768 y +32,767 inclusive se
puede cargar en el hardware.
Despus de la primera ejecucin verdadera de la instruccin HSC, los datos slo se
pueden transferir al acumulador de hardware va una instruccin RES o RAC, o a
los valores alto y bajo preseleccionado de hardware va la instruccin HSL.
Preface
716
se ha alcanzado
Cuando se alcanza un valor alto preseleccionado, el. . .
Bit HP se establece.
se ejecuta si la interrupcin se ejecuta. El bit IH se establece y los bits IL, IV e
IN se restablecen.
A diferencia de los contadores progresivos, el valor de acumulador no se restablece
y el valor alto preseleccionado no se carga desde la imagen hacia el registro del
valor alto preseleccionado de hardware.
el acumulador de hardware hace la transicin del valor bajo preselec-
cionado de hardware +1 al valor bajo preseleccionado de hardware, o
Un valor bajo
preseleccionado se ha
el acumulador de hardware se carga con un valor menor o igual
que el valor alto preseleccionado de hardware, o
alcanzado
el valor bajo preseleccionado de hardware se carga con un valor
que es mayor o igual que el acumulador de hardware.
Cuando el valor bajo preseleccionado se alcanza, el:
Bit LP se establece.
El archivo de interrupcin del contador de alta velocidad (archivo de programa
4) se ejecuta si la interrupcin se habilita. El bit IL se establece y los bits IH,
IV e IN se restablecen.
Un overflow ocurre cuando el acumulador de hardware hace una transicin de
+32,767 a 32,768. Cuando un overflow ocurre, el. . .
Bit OV se establece.
IN se restablecen.
717
Un underflow ocurre cuando el acumulador de hardware hace una transicin de
32,768 a +32,767. Cuando un underflow ocurre, el. . .
Bit UN se establece.
IN se restablecen.
del contador de alta velocidad correspondiente se lleve a cabo:
Contador bidireccional (codificador [encoder])
Estado de entrada
Accin del
Entrada A
(E/S)
Entrada B
(I/1)
Rengln
HSC
Accin del
contador de alta
velocidad
A desactivado Desactivado Verdadero Conteo progres.
A desactivado Desactivado Verdadero Conteo regresivo
NA Activado NA Reten. de conteo
NA NA Falso Reten. de conteo
NA (no aplicable)
Contador bidireccional con restablecimiento y retencin (codificador [encoder])
Estado de entrada
Conteo de
entrada
(E/S)
Direccin
de entrada
(I/1)
Restableci-
miento de
entrada (I/2)
Retencin
de entrada
(I/3)
Rengln
HSC
Accin del
contador de alta
velocidad
A desactivado Desactivado Desactivado Desactivado Verdadero Conteo progres.
A desactivado Desactivado Desactivado Desactivado Verdadero Conteo regresivo
Desactivado
o activado
NA Desactivado NA NA
Retencin de
conteo
NA Activado Desactivado NA NA Reten. de conteo
NA NA Desactivado NA Falso Reten. de conteo
NA NA Desactivado Activado NA Reten. de conteo
Desactivado Desactivado Activado
NA NA Restablec. a 0
NA (no aplicable)
El restablecimiento opcional del contador de alta velocidad de hardware es la coincidencia lgica de A x B x Z.

Preface
718
Carga del contador de alta velocidad (HSL)
Esta instruccin le permite establecer los valores bajo y alto preseleccionados, las
fuentes baja y alta de salida y la mscara de salida. Cuando un valor alto o bajo
preseleccionado se alcanza, usted puede actualizar inmediatamente las salidas
seleccionadas.
Si usa la instruccin HSL con el contador progresivo, el valor alto preseleccionado
debe ser 1 y +32,767 o de lo contrarior ocurrir un error INVALID PRESETs
LOADED TO HIGH SPEED COUNTER (37H). Para los contadores bidireccionales,
el valor alto preseleccionado debe ser mayor que el valor bajo preseleccionado o de
lo contrarior ocurrir un error INVALID PRESETs LOADED TO HIGH SPEED
COUNTER (37H).
El contador indincado por esta instruccin tiene la misma direccin que el contador
de instruccin HSC y se fija a C5:0.
La fuente es una direccin que identifica la primera de cinco palabras de datos
usadas por el HSL. La fuente puede ser un elemento de archivo de entero o
binario.
La longitud es el nmero de elementos que comienzan de la fuente. Este
nmero siempre es 5.
Operacin
La instruccin HSL le permite configurar el contador de alta velocidad para que
actualice instantnea y automticamente las salidas externas cuando un valor alto o
bajo preseleccionado se alcanza. Las salidas fsicas se actualizan automticamente
en menos de 30 s. (El tiempo de encendido fsico de las salidas no se incluye en
este total.) Luego la imagen de salida se actualiza automticamente a la prxima
encuesta para interrupciones del usuario o instruccin IOM, cualquiera que ocurra
primero.
Con esta instruccin, puede cambiar el valor alto preseleccionado para los
contadores progresivos o los valores alto y bajo preseleccionados para los
contadores bidireccionales durante la operacin. Tambien puede modificar la
confinguracin de mscara de salida durante la operacin.
La direccin de fuente es un elemento de archivo de entero o binario. Por ejemplo,
si N7:5 se selecciona como la direccin de fuente, los parmetros adicionales para la
ejecucin de esta instruccin apareceran tal como se muestra en la tabla siguiente.
HSL
HSC LOAD
Counter C5:0
Source
Length 5
(DN)
(CU)
719
Ubicacin
de la
imagen de
parmetro
Contador
progresivo
solamente
Contadores
bidireccionales
Descripcin
N7:5
Mscara de
salida
Mscara de
salida
Identifica qu grupo de bits en el archivo de
salida (palabra 0) es controlado.
000F=bits 30
00F0=bits 74
0003=bits 0 y 1
00FF= bits 70
N7:6
Fuente de
salida
Fuente alta de
salida
(Conteo progresivo.) El estado de bits en esta
palabra se escribe a travs de la mscara en
las salidas reales.
N7:7
Valor alto
preselec-
cionado
Valor alto
preselec-
cionado
(Conteo progresivo.) Cuando el acumulador
alcanza este valor, la fuente de salida se
escribe a travs de la mscara de salida a las
salidas reales, y un escn se realiza de la
subrutina HSC (archivo 4).
N7:8 Reservado
Fuente baja de
salida
(Conteo regresivo.) El estado de bits en esta
palabra se escribe a travs de la mscara a las
salidas reales.
N7:9 Reservado
Valor bajo
preselec-
cionado
(Conteo progresivo.) Cuando el acumulador
alcanza este valor, la fuente de salida se
escribe a travs de la mscara de salida a las
salidas reales y un escn se realiza de la
subrutina HSC (archivo 4).
Los bits en la mscara de salida corresponden directamente a las salidas fsicas. Si
un bit se establece a 1, la salida correspondiente puede cambiarse por el contador de
alta velocidad. Si un bit se establece a 0, la salida correspondiente no puede ser
cambiada por el contador de alta velocidad.
Los bits en las fuentes alta y baja tambin corresponden directamente a las salidas
fsicas. La fuente alta se aplica cuando el valor alto preseleccionado se alcanza. La
fuente baja se aplica cuando el valor bajo preseleccionado se alcanza. Los estados
de salida final se determinan aplicando la fuente de salida sobre la mscara y
actualizando solamente las salidas sin mscara (las que tienen un nmero 1 en la
configuracin del bit de mscara).
Siempre puede cambiar el estado de las salidas por medio del programa del usuario o
el dispositivo de programacin sin importar la mscara de salida. El contador de alta
velocidad slo modifica salidas y bits de imagen de salida seleccionados segn las
configuraciones de fuente y bit de mscara cuando los valores preseleccionados se
alcanzan. El ltimo dispositivo que cambia la imagen de salida (por ej., el programa
del usuario o contador de alta velocidad) determina la configuracin de salida real.
Los forzados anulan el control de salida desde el contador de alta velocidad o
desde la imagen de salida. Los forzados se pueden aplicar a las entradas del
contador de alta velocidad. Las entradas forzadas son reconocidas por el
contador de alta velocidad (por ej., una entrada de conteo forzada a
desactivado y activado incrementa el acumulador de alta velocidad).
Preface
720
El hardware del contador de velocidad se actualiza inmediatemente cuando la
instruccin HSL se ejecuta sin importar el tipo de contador de alta velocidad
(contador progresivo o contador bidireccional). Para los contadores progresivos, no
se hace caso de los dos ltimos registros ya que el valor bajo preseleccionado no se
aplica.
Si un fallo ocurre a causa de la instruccin HSL, los parmetros HSL no se cargan
en el hardware del contador de alta velocidad. Puede usar ms de una instruccin
HSL en su programa. Las instrucciones HSL pueden tener ubicaciones de imagen
diferentes para los parmetros adicionales.
No cambie un valor preseleccionado y una fuente/mscara de salida con la
misma instruccin HSL cuando el acumulador se acerca al valor
preseleccionado anterior.
Si el contador de alta velocidad se habilita y la instruccin HSL se evala como
verdadera, los parmetros del contador de alta velocidad en la instruccin
HSL se aplican inmediatemente sin detener la operacin del contador de alta
velocidad. Si la misma instruccin HSL se usa para cambiar la
mscara/fuente y valor preseleccionado controlados por el contador de alta
velocidad, la mscara/fuente se cambia primero y el valor preseleccionado se
cambia segundo. (El valor preseleccionado se cambia dentro de 40 s despus
de la mscara/fuente.) Si el valor preseleccionado original se alcanza despus
de que la nueva mscara/fuente se aplique pero antes de que el valor
preseleccionado nuevo se aplique, las salidas nuevas se aplicarn
inmediatamente.
721
Restablecimiento del contador de alta velocidad (RES)
La instruccin RES le permite escribir un cero en el acumulador de hardware y en el
acumulador de imagen.
El contador indicado por esta instruccin tiene la misma direccin que el contador
de instruccin HSC y se introduce como C0.
Operacin
La ejecucin de esta instruccin inmediatamente:
elimina las interrupciones pendientes del contador de alta velocidad
restablece los acumuladores de hardware e instruccin
restablece los bits de estado PE, LS, OV, UN y DN
carga el valor alto preseleccionado de instruccin y el valor alto
preseleccionado de hardware (si el contador de alta velocidad se ha configurado
como un contador progresivo)
restablece los bits de estado IL, IT, IN o IV
Puede tener ms de una instruccin RES en su programa.
RES
C5:0
)
)
Preface
722
Acumulador de restablecimiento del contador de alta
velocidad (RAC)
Esta instruccin le permite escribir un valor especfico al acumulador de hardware y
al acumulador de imagen.
El contador indicado por esta instruccin tiene la misma direccin que el contador
de instruccin HSC y se fija a C5:0.
La fuente representa el valor que se carga en el acumulador. La fuente puede
ser una constante o una direccin.
Operacin
La ejecucin del RAC:
elimina las interrupciones pendientes del contador de alta velocidad
restablece los bits de estado PE, LS, OV UN y DN
carga un valor de acumulador nuevo en la imagen de hardware e instruccin
carga el valor alto preseleccionado de instruccin en el valor alto
preseleccionado de hardware (si el contador de alta velocidad se ha configurado
como un contador progresivo)
restablece los bits de estado IL, IT, IN o IV
La fuente puede ser una constante o cualquier elemento entero en los archivos 07.
Los acumuladores de hardware e instruccin se actualizan con el valor de
acumulador nuevo inmediatamente al momento de ejecucin de la instruccin.
Puede tener ms de una instruccin RZC por programa indicando la misma fuente o
fuentes diferentes.
RAC
RESET TO ACCUM VALUE
Counter C5:0
Source
723
Habilitacin (HSE) e inhabilitacin (HSD) de interrupcin
del contador de alta velocidad
Estas instrucciones habilitan o inhabilitan la interrupcin del contador de alta
velocidad cuando se alcanza un valor alto preseleccionado, un valor bajo
preseleccionado, un overflow o un underflow. Use el HSD y HSE conjuntamente
para proporcionar ejecucin precisa a su aplicacin.
El contador indicado por estas instrucciones tiene la misma direccin que el
contador de instruccin y se fija a C5:0.
Uso de HSE
Operacin
Cuando la interrupcin del contador de alta velocidad se habilita, la subrutina del
usuario (archivo de programa 4) se ejecuta cuando:
Se alcanza un valor alto o bajo preseleccionado.
Ocurre un overflow o underflow.
Cuando, en el modo de un solo escn de prueba y en una condicin de operacin
pasiva, la interrupcin del contador de alta velocidad se retarda hasta que el prximo
disparo de escn se reciba del dispositivo de programacin. El acumulador del
contador de alta velocidad cuenta durante el reposo.
El estado predeterminado de la interrupcin del contador de alta velocidad se
habilita (el bit IE se establece a 1).
Si la rutina de interrupcin del contador de alta velocidad se ejecuta y otra
interrupcin del contador de alta velocidad ocurre, la segunda interrupcin del
contador de alta velocidad se guarda pero se considera como pendiente. (El bit PE
se establece.) La segunda interrupcin se ejecuta inmediatamente despus que la
primera finalice su ejecucin. Si una interrupcin del contador de alta velocidad
ocurre mientras una interrupcin del contador de alta velocidad est pendiente, se
perder la interrupcin del contador de alta velocidad ms reciente y se establecer
el bit LS.
HSE
HSC INTERRUPT ENABLE
COUNTER C5:0
HSD
HSC INTERRUPT DISABLE
COUNTER C5:0
Preface
724
Uso de HSD
Operacin
La instruccin HSD inhabilita la interrupcin del contador de alta velocidad
evitando as que la subrutina de interrupcin se ejecute.
Si el HSE se ejecuta despus del establecimiento del bit pendiente, la interrupcin se
ejecuta inmediatamente.
Esta instruccin HSD no cancela una interrupcion, sino que resulta en el
establecimiento del bit pendiente (C5:0/3) cuando:
Se alcanza un valor alto o bajo preseleccionado.
Ocurre un overflow o underflow.
Actualizacin del acumulador de imagen del contador
de alta velocidad (OTE)
Cuando se direcciona una instruccin del bit OTE para el contador de alta velocidad
(C5:0), causa que el bit UA se establezca. Cuando este bit se establece, el valor en
el acumulador de hardware se escribe al valor en el acumulador de imagen
(C5:0.ACC). Esto le proporciona acceso real al valor del acumulador de hardware.
Esto es adicional a la transferencia automtica desde el acumulador de hardware
hacia el acumulador de imagen que ocurre cada vez que la instruccin HSC se
evala.
Operacin
Esta instruccin transfiere el acumulador de hardware al acumulador de instruccin.
Cuando la instruccin OTE/UA se ejecuta como verdadera, el acumulador de
hardware se carga en el acumulador de imagen de instruccin (C5:0.ACC).
( )
C5:0
UA
725
Lo que ocurre con el HSC cuando pasa al modo de
marcha REM
Una vez inicializada, la instruccin HSC retiene su estado anterior cuando pasa por
un cambio de modo o la desconexin y reconexin de la alimentacin elctrica.
Esto significa que se retienen el acumulador HSC (C5:0.ACC) y los valores altos
preseleccionados. Las salidas bajo el control directo del HSC tambin retienen su
estado anterior. Los bits del valor bajo preseleccionado alcanzado y del valor bajo
preseleccionado alcanzado (Co/LP y C0/HP) tambin se retienen. Son examinados
por la instruccin HSC durante la primera evaluacin verdadera del contador de alta
velocidad en el modo de marcha REM para diferenciar entre un modo de marcha
REM y una modificacin externa o inicial del acumulador (C5:0.ACC).
A la primera ejecucin verdadera de la instruccin HSC despus del paso a marcha,
el valor bajo preseleccionado se inicializa a 32,768 y la mscara de salida y las
configuraciones de salida baja se incializan a cero. Use la instruccin HSL durante
el primer paso para restaurar cualesquier valores necesarios para su aplicacin.
Puede modificar el comportamiento del contador de alta velocidad a la introduccin
del modo de marcha REM ajustando los parmetros HSC antes de la primera
ejecucin verdadera de la instruccin HSC. El siguiente ejemplo de renglones de
escalera demuestra las varias maneras de ajustar los parmetros HSC.
Preface
726
Ejemplo 1
Para introducir el modo de marcha REM y hacer que las salidas HSC, ACC y
subrutina de interrupcin reanuden su estado anterior, aplique lo siguiente:
(Rengln 2:0)
No requiere accin. (Recurdese de que todas las instrucciones
OUT se ponen a cero cuando se introduce el modo de marcha REM.
Use las instrucciones SET/RST en lugar de las instrucciones
OUT en la lgica condicional que requier retencin.)
| S:1 +HSL+ |
|][+HSC LOAD +|
| 15 |Counter C5:0| |
| |Source N7:0| |
| |Length 5| |
| ++ |
Rengln 2:1
| +HSC+ |
|+HIGH SPEED COUNTER +(CU)|
| |Type Encoder(Res,Hld) +(CD) |
| |Counter C5:0+(DN) |
| |High Preset 1000| |
| |Accum 0| |
| ++ |
727
Ejemplo 2
Para introducir el modo de marcha REM y retener el valor HSC ACC mientras que
hace que las salidas HSC y la subrutina de interrupcin se reanuden, aplique lo
siguiente:
Rengln 2:0
Desenclave los bits C5:0/HP y C5:0/LP durante el primer escn ANTES de
la ejecucin de la instruccin HSC por primera vez.
| S:1 +HSL+ |
|][+HSC LOAD + |
| 15 |Counter C5:0| |
| |Source N7:0| |
| |Length 5| |
| ++ |
Rengln 2:1
| S:1 C5:0 |
|][+(U)+||
| 15 | HP | |
| | C5:0 | |
| +(U)+ |
| LP |
Rengln 2:2
| +HSC+ |
| |Type Encoder (Res,Hld)+(CD) |
| |Accum 0| |
| ++ |
Preface
728
Ejemplo 3
Para introducir el modo de marcha REM y hacer que el HSC ACC y la subrutina de
interrupcin reanuden su estado anterior a la vez que se inicializan externamente las
salidas HSC, aplique lo siguiente:
Rengln 2:0
Desenclave o enclave los bits de salida bajo el control HSC durante el
primer escn despus de la ejecucin por primera vez de la instruccin
HSC. (Nota: usted podra colocar este rengln antes de la instruccin
HSC; sin embargo, no se recomienda.)
| S:1 +HSL+ |
|][+HSC LOAD +|
| 15 |Counter C5:0| |
| |Source N7:0| |
| |Length 5| |
| ++ |
Rengln 2:1
| +HSC+ |
| |Accum 0| |
| ++ |
Rengln 2:2
Este rengln se programa con el conocimiento de una mscara HSL de
0007 (se usan salidas 02) e inicializa las salidas HSC a cada
introduccin del modo de marcha REM. Las salidas O/0 y O/1 estn
desactivadas mientras que la salida O/2 est activada.
| S:1 O:0 |
|][+(U)+||
| 15 | 0 | |
| | O:0 | |
| +(U)+ |
| | 1 | |
| | O:0 | |
| +(L)+ |
| 2 |
729
Instrucciones del contador de alta velocidad en el
ejemplo de aplicacin de la perforadora de papel
Los renglones de escalera en esta seccin demuestran el uso de la instruccin HSC
en el ejemplo de aplicacin de la perforadora de papel iniciado en el captulo 4.
Refirase al apndice G para obtener el ejemplo de aplicacin entero de la
perforadora de papel.
20226
Posicin
original
I:1/5
Profundidad
perforadora
I:1/4
Perforadora activada/desactivada O:3/1
Retraccin de perforadora O:3/2
Avance de perforadora O:3/3
Restablecimiento del sensor fotoelctrico I:1/2
Retencin de contador I:1/3
Reflector
fotoelctrico
Habilitacin de transportador cableada en serie al drive O:3/5
Arranque/detencin de drive del transportador cableado en serie al drive O:3/0
Codificador (encoder) y drive
A-B de cuadratura
I:1/0 I:1/1
Orificios
perforados
El archivo de programa principal (archivo 2) inicializa la instruccin HSC,
monitoriza los botones de arranque y parada de la mquina y llama otras subrutinas
necesarias para hacer funcionar la mquina. Refirase a los comentarios que
preceden cada rengln para obtener informacin adicional.
Preface
730
Rengln 2:0
Inicializa el contador de alta velocidad cada vez que el modo de marcha
REM se introduce. El rea de datos del contador de alta velocidad
corresponde con la direccin de arranque (direccin de fuente) de la
instruccin HSL. La instruccin HSC se inhabilita durante cada entrada
en el modo de marcha REM hasta la primera vez que se ejecute como
verdadera. (El valor alto preseleccionado fue enclavijado a la
inicializacin para evitar que una interrupcin de valor alto
preseleccionado ocurra durante el proceso de inicializacin.)
| Primer Mscara de salida |
| paso (use slo el bit 0 |
| por ej. O:0/0) |
| S:1 +MOV+ |
|] [++MOVE ++|
| 15 | |Source 1| | |
| | | | | |
| | |Dest N7:5| | |
| | | 0| | |
| | ++ | |
| | Conf. de salida alta| |
| | (desactiva O:0/0) | |
| | | |
| | +MOV+ | |
| ++MOVE ++ |
| | |Source 0| | |
| | | | | |
| | |Dest N7:6| | |
| | | 0| | |
| | ++ | |
| | Valor alto preselec.| |
| |(cuenta al prx. orif)| |
| | |
| | +MOV+ | |
| ++MOVE ++ |
| | |Source 32767| | |
| | | | | |
| | |Dest N7:7| | |
| | | 0| | |
| | ++ | |
| | Conf. de salida baja| |
| | (activa O:0/0 | |
| | a cada restab.) | |
| | |
| | +MOV+ | |
| ++MOVE ++ |
| | |Source 1| | |
| | | | | |
| | |Dest N7:8| | |
| | | 0| | |
| | ++ | |
| | Valor bajo preselec.| |
| | (causa valor bajo | |
| | preselec. inicial | |
| | a cada restab.) | |
| | |
| | +MOV+ | |
| ++MOVE ++ |
| | |Source 0| | |
| | | | | |
| | |Dest N7:9| | |
| | | 0| | |
| | ++ | |
| | | |
731
| | | |
| | Contador alta veloc.| |
| | | |
| | +HSL+ | |
| + +HSC LOAD ++ |
| |Counter C5:0| |
| |Source N7:5| |
| |Length 5| |
| ++ |
Los renglones 2.0 y 2.2 se requieren para escribir varios parmetros al rea de archivo
de datos del contador de alta velocidad. Estos dos renglones estn acondicionados
por el bit de primer paso durante un escn cuando el controlador va del programa
REM al modo de marcha REM.
Rengln 2:1
Esta instruccin HSC no se coloca en la subrutina de interrupcin del
contador de alta velocidad. Si esta instruccin se colocara en la
subrutina de interrupcin, el contador de alta velocidad nunca se
activara ni se inicializara (porque una interrupcin debe ocurrir
primero para realizar un escn de la subrutina de interrupcin del
contador de alta velocidad.
| Contador de alta velocidad|
| +HSC+ |
| |Accum 1| |
| ++ |
Rengln 2:2
Fuerza que ocurra una interrupcin del valor bajo preseleccionado del
contador de alta velocidad a cada entrada al modo de marcha REM. Una
interrupcin slo puede ocurrir en la transicin del acumulador del
contador de alta velocidad a un valor preseleccionado (restablecimiento
del acumulador a 1, y luego a 0). Esto se hace para permitir que los
secuenciadores de la subrutina de interrupcin del contador de alta
velocidad se inicialicen. El orden de la inicializacin del contador de
alta velocidad es: (1) carga de parmetros del contador de alta
velocidad (2) ejecucin de la instruccin HSL (3) ejecucin de la
instruccin HSC verdadera (4) (opcional) forzar que ocurra una
interrupcin del contador de alta velocidad..
| Primer Contador de alta velocidad|
| paso |
| S:1 +RAC+ |
|] [++RESET TO ACCUM VALUE ++|
| 15 | |Counter C5:0| | |
| | |Source 1| | |
| | | | | |
| | ++ | |
| | Contador de | |
| | alta velocidad | |
| | C5:0 | |
| +(RES)+ |
Preface
732
El contador de alta velocidad se usa para controlar la posicin del transportador. El
contador de alta velocidad cuenta los impulsos proporcionados por el codificador
(encoder) del transportador va las entradas I:0/0 e I:0.1 de hardware. Las entradas
I:0/2 (restablecimiento) e I:0/3 (retencin) de hardware estn conectadas a un
interruptor fotoelctrico para asegurar que la instruccin HSC cuente nicamente los
impulsos de codificador (encoder) cuando haya un manual enfrente de la
perforadora y que el contador de alta velocidad se restablezca a la punta de cada
manual.
El contador de alta velocidad pone a cero el bit de salida de propulsin del
transportador cada vez que se alcanza un valor alto preseleccionado. Como
resultado, la unidad propulsora decelera y detiene el motor del transportador. El
contador de alta velocidad borra la entrada en microsegundos asegurando as
exactitud y repetibilidad.
El contador de alta velocidad establece el bit de salida de la unidad propulsora del
transportador (O:0/0) cada vez que un valor bajo preseleccionado se alcanza. Como
resultado, la unidad propulsora acelera y mantiene el motor del transportador.
Cuando el manual ha recorrido la distancia especificada establecida por el valor alto
preseleccionado del contador de alta velocidad, la subrutina de interrupcin del
contador de alta velocidad indica al programa principal que realice la secuencia de
perforacin. Para obtener ms informacin respecto a la subrutina de interrupcin
usada en este programa, refirase al ejemplo de aplicacin en el captulo 9.
Este ejemplo usa el codificador (encoder) de cuadratura con la instruccin de
restablecimiento y retencin. El acumulador del contador de alta velocidad
incrementa y decrementa segn la relacin de cuadratura de las entradas A y B
(I:0/0 e I:01) del codificador (encoder). El acumulador se pone a cero cuando el
restablecimiento est activado o cuando la instruccin RES se ejecuta. Todos los
valores preseleccionados se introducen como un offset relativo a la punta de un
manual. Los valores preseleccionados para las configuraciones de orificio se
almacenan en las instrucciones SQO. (Refirase al captulo 6 para obtener la
instruccin SQO.) La entrada de restablecimiento externo (I:0/2) del contador de
alta velocidad y la entrada de retencin externa (I:0/3) estn cableadas en paralelo
para evitar que el contador de alta velocidad cuente mientras el restablecimiento est
activo.
Se pueden ajustar los retardos del filtro de entrada para las entradas A y B (I:0/0 e
I:0/1) del contador de alta velocidad as como las entradas de restablecimiento y
retencin (I:0/2 e I:0/3) del contador de alta velocidad.
733
Rengln 4:5
Ocurri una interrupcin debido al valor bajo preseleccionado
alcanzado.
| C5:0 +RET+|
|][+RETURN + |
| IL ++ |
Rengln 4:6
Indica al programa principal (archivo 2) que inicialice la secuencia de
perforacin. El contador de alta velocidad ya ha detenido el
transportador en la posicin correcta usando sus datos de configuracin
de salida del valor alto preseleccionado (borrar O:0/0). Esto ocurri
microsegundos despus de alcanzar el valor alto preseleccionado (justo
antes de introducir esta subrutina de interrupcin del contador de alta
velocidad). La subrutina de secuencia de perforacin restablece el bit
de inicio de secuencia de perforacin y establece el bit de la unidad
propulsora del transportador (O:0/0) una vez finalizada la secuencia de
perforacin.
| interrupcin ocurri | Inicio de secuencia de perforacin |
| debido al valor alto | |
| preseleccionado alcanzado | |
| C5:0 B3 |
|] [(L)|
| IH 32 |
Rengln 4:7
| |
|+END+|
| |
Preface
734
Instrucciones de comunicacin
81
8 Instrucciones de comunicacin
Este captulo contiene informacin general acerca de las instrucciones de
comunicacin. Cada una de las instrucciones incluye informacin acerca de:
un ejemplo de aplicacin y diagramas de temporizacin
Adems, la operacin de la palabra de estado global (S:99) se proporciona.
Instruccin
Mnemnico Nombre
Propsito Pgina
MSG Lectura/escritura
de mensaje
Esta instruccin transfiere datos desde un nodo
hacia otro en la red de comunicacin. Cuando la
instruccin se habilita, la transferencia de mensaje
est pendiente. La transferencia real de datos se
realiza durante el escn.
83
SVC Comunicaciones
de servicio
Cuando las condiciones que preceden la instruccin
SVC en el rengln son verdaderas, la instruccin
SVC interrumpe el escn de programa para ejecutar
la porcin de comunicacin de servicio del ciclo de
operacin.
860
Preface
82
Acerca de las instrucciones de comunicacin
Use la instruccin de mensaje para enviar y recibir datos de otros procesadores y
dispositivos. Use la instruccin SVC para mejorar el rendimiento de comunicacin
de su procesador.
En este captulo se encuentra una descripcin general antes de cada tipo de
instruccin:
Instruccin de mensaje para el procesador SLC 5/02
Instruccin de mensaje para los procesadores SLC 5/03 y SLC 5/04
Instruccin de comunicacin de servicio para el procesador SLC 5/02
Instruccin de comunicacin de servicio para los procesadores SLC 5/03
y SLC 5/04
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write
Target Device
Control Block
Control Block Length 7
83
Descripcin general de
la instruccin de mensaje
Esta es una instruccin de salida que le permite transferir datos desde un nodo hacia
otro por la red DH-485. El procesador SLC 5/02 puede dar servicio a una
instruccin de mensaje en cualquier momento, aunque el procesador puede retener
varios mensajes habilitados y en espera. Los mensajes en espera reciben servicio
uno a la vez en orden secuencial (primero que llega, primero que sale)
Operacin
La instruccin se puede programar como mensaje de escritura o lectura. El
dispositivo receptor puede ser otro procesador SLC 500 en la red, o un dispositivo
que no sea SLC 500, usando el archivo comn de interface (archivo 9 485CIF en los
procesadores SLC 500). El protocolo 485CIF tambin se usa para los mensajes de
tipo PLC-2.
Los datos asociados con una instruccin de escritura de mensaje no se envan
cuando usted habilita la instruccin. En cambio, se envan al final del escn o
cuando una instruccin de comunicacin de servicio (SVC) o regeneracin (REF) se
habilita en su programa de escalera. En algunos casos esto significa que debe
guardar en un bfer los datos en su aplicacin.
Cuando selecciona el SLC-500 como el dispositivo receptor, la comunicacin se
puede realizar entre:
un procesador SLC 5/02 y cualquier otro procesador de la familia SLC 500
3
Preface
84
Bits del archivo de estado relacionados
Hay tres bits del archivo de estado que estn relacionados con la instruccin MSG:
Bit de comando entrante pendiente (S:2/5) Este bit se establece cuando el
procesador determina que otro nodo en la red ha solicitado informacin o le ha
proporcionado un comando. Este bit se puede establecer en cualquier momento.
Este bit se pone a cero cuando el procesador atiende la solicitud (o comando).
Use este bit como condicin de una instruccin SVC para mejorar la capacidad
de comunicacin de su procesador.
Bit de respuesta de mensaje pendiente (S:2/6) Este bit se establece cuando
otro nodo en la red ha proporcionado la informacin que solicit en la
instruccin MSG de su procesador. Este bit se pone a cero cuando el
procesador almacena la informacin y actualiza su instruccin MSG.
Bit de comando de mensaje saliente pendiente (S:2/7) Este bit se establece
cuando uno o ms mensajes en su programa se habilitan y esperan, pero no hay
un mensaje que se est transmitiendo en este momento. Tan pronto comienza la
transmisin de un mensaje, el bit se pone a cero. Despus de la transmisin, el
bit se vuelve a establecer si hay ms mensajes en espera, o permanece en cero si
no hay ms mensajes en espera.
Es posible que desee usar el bit S:2/15, seleccin de servicio de comunicaciones.
Refirase al apndice B en este manual para obtener ms informacin.
85
Opciones de configuracin disponibles
Las siguientes opciones de configuracin estn disponibles con el procesador
SLC 5/02:
Lectura/escritura de dispositivos semejantes en una red local a otro procesador
SLC 500
Lectura/escritura de dispositivos semejantes en una red local a un 485CIF
(emulacin PLC2)
Refirase al apndice D para obtener parmetros vlidos al programar la instruccin
de mensaje.
Despus de colocar la instruccin MSG en un rengln, especifique si el mensaje es
de lectura o escritura. Luego especifique el dispositivo receptor y el bloque de
control para la instruccin MSG.
Lectura/escritura La lectura indica que el procesador local (el procesador en
que se encuentra la instruccin) est recibiendo datos; la escritura indica que el
procesador est enviando datos.
El dispositivo receptor identifica el tipo de dispositivo que recibir los datos.
Las opciones vlidas son:
500CPU, si el dispositivo recpetor es otro procesador SLC
485CIF, si el dispositivo receptor es un procesador que no sea SLC
(emulador PLC2)
El bloque de control es una direccin de archivo de entero que usted
selecciona. Es un archivo de 7 elementos que contiene los bits de estado, la
direccin del archivo receptor y otros datos asociados con la instruccin de
mensaje.
La longitud del bloque de control se fija a siete elementos. Este campo no se
puede modificar.
Nota La longitud del bloque de control MSG incrementa de 7 a 14 palabras al
cambiarse de un programa de procesador SLC 5/02 a un programa de
procesador SLC 5/03 SLC 5/04. Asegrese que haya un mnimo de 7
palabras no usadas siguientes cada bloque de control MSG en su programa.
Preface
86
Read/Write: READ ignore if timed out: 0 TO
Target Device: 500CPU to be retried: 0 NR
Control Block: N7:0 awaiting execution: 0 EW
Local Destination File Address: ***
Target Node: 0 error: 0 ER
Target File Address: *** message done: 0 DN
Message Length in elements *** message transmitting: 0 ST
message enabled: 0 EN
control bit address: N7:0/8
ERROR CODE: 0
Error Code Desc:
La columna derecha en la ilustracin de arriba indica los diversos bits de estado
asociados con la instruccin MSG del SLC 5/02.
Bit de tiempo sobrepasado TO (bit 08) Puede establecer este bit en su
aplicacin para eliminar una instruccin de mensaje activo del control del
procesador. La aplicacin debe proporcionar su propio valor de lmite de
tiempo sobrepasado. Un ejemplo aparecen la pgina 815.
El bit no respuesta NR (bit 09) se establece si el procesador receptor no
responde a la primera solicitud de mensaje. El bit NR se restablece cuando el
bit ER, DN o ST se establece.
El bit habilitado y en espera EW (bit 10) se establece despus de que el bit
de habilitacin se ha establecido y el mensaje est en espera de ser enviado.
El bit de error ER (bit 12) se establece cuando la transmisin de mensaje est
con fallo. El bit ER se restablece la prxima vez que el rengln asociado va de
falso a verdadero.
El bit de efectuado DN (bit 13) se establece cuando el mensaje se ha
transmitido exitosamente. El bit DN se restablece la prxima vez que el rengln
asociado va de falso a verdadero.
El bit de arranque ST (bit 14) se establece cuando el procesador acusa recibo
desde el dispositivo receptor. El bit ST se restablece cuando el bit DN, ER o
TO se establece.
El bit de habilitacin EN (bit 15) se establece cuando las condiciones del
rengln se hacen verdaderas y la instruccin se ejecuta. Permanece establecido
hasta que la transmisin de mensaje se finaliza y el rengln se hace falso.
87
Diagrama de temporizacin para una instruccin MSG
exitosa del SLC 5/02
La seccin siguiente describe el diagrama de temporizacin para una instruccin
MSG del SLC 5/02.
El rengln se
hace verdadero.
El nodo receptor
recibe el paquete.
El nodo receptor procesa el
paquete exitosamente y retor-
na los datos (lectura) o escribe
los datos (xito).
EN
EW
ST
1
0
1
0
1
0
DN
ER
1
0
1
0
NR
1
0
TO
1
0

1. Cuando el rengln MSG se hace verdadero y el MSG es escaneado, el bit EN se
establece y permanece establecido hasta que el bit DN, ER o TO se establezca.
El bit EW est establecido, lo que indica que la instruccin MSG ha sido
colocada en la cola MSG. (El procesador SLC 5/02 siempre tiene espacio en la
cola MSG.) La cola trabaja en base al concepto primero en llegarprimero en
salir y as permite al procesador recordar el orden en que las instrucciones MSG
se habilitaron. Anote que el programa no tiene acceso a la cola MSG del SLC
5/02.
2. En el siguiente final de escn o instruccin de comunicacin de servicio (SVC),
el procesador SLC 5/02 determina si debe examinar la cola MSG en busca de
una tarea. El procesador toma una decisin segn el estado de bit S:2/15, las
solicitudes de comunicacin DH-485 de otros nodos y si hay otra instruccin
MSG anterior en ejecucin. Si el procesador 5/02 determina que no debe
acceder a la cola, los bits EN y EW permanecen establecidos hasta el prximo
final de escn o SVC.
Preface
88
Si el procesador SLC 5/02 determina que hay una tarea de hacer, usa la primera
entrada de la cola de mensaje para construir un paquete DH-485. Si un paquete
se puede construir exitosamente, se coloca en el bfer de transmisin. Si un
paquete no se puede construir con xito, el bit ER se establece y un cdigo se
coloca en el bloque MSG para informarle del error.
Si sta fuera una instruccin de escritura MSG, los datos de fuente seran
transferidos al bfer de transmisin en este momento.
Luego el procesador SLC 5/02 sale del final de escn o la porcin SVC del
escn. La funcin de comunicacin de fondo del procesador enva el paquete
transmitido con bfer al nodo receptor que ha especificado en su instruccin
MSG.
3. Si el nodo receptor recibe exitosamente el paquete DH-485, enva un ACK
(acuse de recibo). El ACK causa que el procesador ponga a cero el bit EW y
establezca el bit ST. Observe que el nodo recpetor todava no ha examinado el
paquete DH-485 para determinar si entiende su solicitud.
Una vez establecido el bit ST, el procesador espera infinitamente una respuesta
del nodo receptor. No es necesario que el nodo receptor responda dentro de un
plazo de tiempo determinado. En este momento no se dar servicio a ninguna
instruccin MSG.
Nota Si el nodo receptor est con fallo o desconecta y vuelve a conectar la
alimentacin elctrica durante el plazo de tiempo de una transaccin MSG,
usted nunca recibir una respuesta. Es por eso que se recomienda el uso de una
instruccin de temporizador conjuntamente con el bit TO. Refirase al ejemplo
en la pgina 815.
El paso 4 no se muestra en el diagrama de temporizacin.
4. Si no recibe un ACK, el paso 3 no ocurre. Un NAK (ningn acuse de recibo) se
recibe en su lugar. Cuando esto ocurre, el bit ST permanece puesto a cero. Un
NAK indica que:
el nodo receptor no existe,
no responde,
est demasiado ocupado o
recibe un paquete DH-485 alterado.
Cuando un NAK ocurre, el bit EW se pone a cero y el bit NR se establece
durante un escn. La prxima vez que la instruccin MSG es escaneada, el bit
ER se establece y el bit NR se pone a cero. Esto indica que la instruccin MSG
est con fallo. Observe que si el nodo receptor est demasiado ocupado, el bit
ER no se establece. En cambio, la instruccin MSG vuelve a hacer cola para la
retransmisin.
89
5. Despus del recibo exitoso del paquete, el nodo receptor enva un paquete de
respuesta. El paquete de respuesta contendr una de las respuestas siguientes:
He realizado exitosamente su solicitud de escritura.
He realizado exitosamente su solicitud de lectura y le presento aqu los
datos.
No he realizado su solicitud; tiene un error.
Al prximo final de escn o SVC, despus de la respuesta del nodo receptor, el
procesador SLC 5/02 examina el paquete DH-485 del dispositivo receptor. Si la
respuesta contiene He realizado exitosamente su solicitud de escritura, el bit
DN se establece y el bit ST se pone a cero. La funcin de la instruccin MSG
ha sido completada. Si el rengln MSG es falso, el bit EN se pone a cero la
prxima vez que la instruccin MSG es escaneada.
Si la respuesta contiene He realizado exitosamente su solicitud de lectura y le
presento aqu los datos, los datos se escriben a la tabla de datos, el bit DN se
establece y el bit ST se pone a cero. La funcin de la instruccin MSG ha sido
completada. Si el rengln MSG es falso, el bit EN se pone a cero la prxima
vez que la instruccin MSG es escaneada.
Si la respuesta contiene No he realizado su solicitud; tiene un error, el bit ER
se establece y el bit ST se pone a cero. La funcin de la instruccin MSG ha
sido completada. Si el rengln MSG es falso, el bit EN se pone a cero la
Configuracin del bloque de control
La configuracin del bloque de control se ilustra abajo si usted selecciona un
500CPU como el dispositivo receptor:
EN ST DN ER EW NR TO Error Code
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Node Number
Reserved for length in words
Configuracin del bloque de control 500CPU
Pal.
0
1
2
File Number
File Type (S, B, T, C, R, N)
Element Number
Reserved
3
4
5
6
Preface
810
La configuracin del bloque de control se ilustra abajo si usted selecciona un 485
CIF como el dispositivo receptor:
EN ST DN ER EW NR TO Error Code
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Node Number
Configuracin del bloque de control 485 CIF
Pal.
0
1
2
Offset words
Not used
Not used
Not used
3
4
5
6
811
Ejemplos de aplicacin para procesadores SLC 5/02
Ejemplo 1
El ejemplo de aplicacin 1 muestra cmo puede implementar la operacin continua
de una instruccin de mensaje.
El bit B3/1 habilita la instruccin MSG. Cuando el bit de efectuado de la
instruccin MSG se establece, desenclava el bit de habilitacin MSG para
que la instruccin MSG se habilite en el prximo escn. Esto proporciona
operacin continua.
El bit de error MSG tambin desenclavar el bit de habilitacin. Esto
proporciona operacin continua pese a los errores.
] [
B3
1
(U)
N7:0
15*
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write WRITE
Target Device 500CPU
Control Block N7:0
END
] [
N7:0
13*
] [
N7:0
12*
0
1
2
* bit de estado de
la instruccin
MSG
12 = ER
13 = DN
15 = EN
Notas de operacin
Preface
812
Ejemplo 2 Archivo de programa 2 del procesador SLC 5/02
El ejemplo de aplicacin 2 involucra un procesador SLC 5/02 y un procesador SLC
5/01 comunicndose en una red DH-485. El enclavamiento se proporciona para
verificar la transferencia de datos y para detener ambos procesadores en el caso de
fallo de comunicacin.
Un dispositivo de deteccin de temperatura, conectado como entrada al procesador
SLC 5/02, controla la operacin activada/desactivada de un ventilador de
enfriamiento, conectado como salida al procesador SLC 5/01. Los programas de
escalera de SLC 5/02 y SLC 5/01 se explican en la figura en la pgina 814.
813
(U)
B3
0
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write WRITE
Control Block N10:0
END
0
2
* Bits de estado de la
instruccin MSG:
13 = DN
15 = EN
]/[
N7:0
0
(L)
B3
0
( )
N7:0
1
(RES)
T4:0
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 400
Accum 0
Dispositivo de
entrada de sensor de
temperatura
] [
S:1
15
] [
S:4
6
3
] [
B3
0
(L)
N7:0
0
] [
S:1
15
] [
I:1.0
5
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write READ
Control Block N11:0
] [
N10:0
13*
] [
T4:0
DN
] [
N11:0
13*
(U)
B3
0
(RES)
T4:0
(U)
N7:0
0
(U)
N11:0
15*
(U)
N10:0
15*
Las notas de operacin aparecen en la pgina siguiente.
4
5
6
7
Bit 1 de la palabra
de mensaje. Usado
para el control del
ventilador.
Bit 0 de la palabra
de mensaje. Este
es el bit de
enclavamiento.
Temporizador de 4
segundos
Instruccin de escritura
de mensaje. Las
direcciones del archivo
de fuente y receptor son
N7:0
Nodo receptor: 3
Longitud del mensaje: 1
palabra.
Instruccin de lectura de
mensaje. Las direcciones
del archivo de destino y
receptor son N7:0
Nodo receptor: 3
Longitud del mensaje: 1
palabra.
Enclavamiento Esta
instruccin de alarma
notifica a la aplicacin
si el bit de enclava-
miento N7:0/0
permanece
establecido durante
ms de 4 segundos.
Bit de primer paso
Bit de primer paso
Bit de reloj de 1280 ms
Bit de efectuado de
escritura de mensaje
Bit de efectuado
de lectura de
mensaje
1
(L)
B3
10
Preface
814
Archivo de programa 2 del procesador SLC 5/01 a nodo 3
Notas de operacin acerca de los programas SLC 5/02 y SLC 5/01
Procesador SLC 5/02: N7:0/0 est enclavado; el temporizador
T4:0 est restablecido, B3/0 est desenclavado (rengln 1) y
luego enclavado (rengln 3). El procesador SLC 5/01: N7:0/0
est desenclavado; el temporizador T4:0 est restablecido.
Operacin de instruccin de mensaje: La instruccin de
escritura de mensaje en el procesador SLC 5/02 se inicia cada
1280 ms por el bit de reloj S:4/5. El bit de efectuado de la
instruccin de escritura de mensaje inicia la instruccin de
lectura de mensaje.
B3/0 enclava la instruccin de escritura de mensaje. B3/0 se
desenclava cuando el bit de efectuado de la instruccin de
lectura de mensaje se establece, siempre que el bit de
enclavamiento N7:0/0 est restablecido.
Fallo de comunicacin: En el procesador SLC 5/02, el bit B3/10
se establece si el bit de enclavamiento N7:0.0 permanece
establecido (1) durante ms de 4 segundos. En el procesador
SLC 5/01, el bit B3/10 se establece si el bit de enclavamiento
N7:0/0 permanece establecido (1) durante ms de 4 segundos.
Su aplicacin puede detectar este evento, tomar la accin
apropiada y luego desenclavar el bit B3/10.
(U)
N7:0
0
END
0
( )
B3
1
(RES)
T4:0
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 400
Accum 0
] [
N7:0
0
] [
S:1
15
Bit de primer paso
[OSR]
B3
0
] [
T4:0
DN
] [
B3
1
(U)
N7:0
0
(RES)
T4:0
( )
O:1.0
0
] [
N7:0
1
1
3
6
Bit 0 de la palabra de
mensaje. Este es el bit
de enclavamiento.
Temporizador de 4
segundos
Instruccin de
enclavamiento Esta
alarma notifica a la
aplicacin si el bit de
enclavamiento N7:0/0 no
se establece despus de
4 segundos.
O:1/0 activa el
ventilador de
enfriamiento.
Bit 1 de la palabra de
mensaje. Usado para
control del ventilador.
Parmetros de instruccin de mensaje: N7:0 es la palabra de
mensaje. Es la direccin de archivo receptor (procesador
SLC 5/01) y la fuente local y direcciones de destino (procesador
SLC 5/02) en las instrucciones de mensaje.
N7:0/0 de la palabra de mensaje es el bit de enclavamiento; se
escribe al procesador 5/01 como 1 (establecido) y se lee del
procesador SLC 5/01 como 0 (restablecido).
N7:0/1 de la palabra de mensaje controla la operacin del
ventilador de enfriamiento; se escribe al procesador SLC 5/01
como 1 (establecido) si se requiere enfriamiento o como 0
(restablecido) si no se requiere enfriamiento. Se lee del
procesador SLC 5/01 como 1 0.
Palabra N7:0 debe tener un valor de 1 3 durante la ejecucin
de escritura de mensaje. N7:0 debe tener un valor de 0 2
durante la ejecucin de lectura de mensaje.
Inicializacin de programa: El bit de primer paso S:1/15
inicializa los programas de escalera en la entrada al modo de
marcha.
(L)
B3
10
4
5
2
815
Ejemplo 3
El ejemplo de aplicacin 3 le muestra cmo usar el bit de lmite de tiempo
sobrepasado para inhabilitar una instruccin de mensaje activa. En este ejemplo,
una salida se activa despus de cinco ensayos fallidos (duracin de dos segundos)
para transmitir un mensaje.
El bit de lmite de tiempo sobrepasado se enclava (rengln 4)
despus de 2 segundos. Esto borra la instruccin de mensaje del
control de procesador en el prximo escn. Luego la instruccin
de mensaje vuelve a habilitarse para el segundo ensayo de
transmisin. Despus de 5 ensayos, O:1/0 se enclava.
Un ensayo exitoso de transmisin restablece el contador,
desenclava O:1/0 y desenclava B3/1.
END
0 [LBL]
1

(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write WRITE
Control Block N7:0
]/[
T4:0
DN
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 200
Accum 0
] [
B3
1
(CU)
(DN)
CTU
COUNT UP
Counter C5:0
Preset 5
Accum 0
(JMP)
1
N7:0
8
(RES)
C5:0
(L)
N7:0
(U)
B3
1
(L)
O:1.0
0
] [
B3
1
] [
T4:0
DN
] [
C5:0
DN
] [
N7:0
13*
1
2
3
5
6
7
* Bits de estado de la
instruccin MSG:
8 = TO
13 = DN
Temporizador de 2
segundos. Cada ensayo
de transmisin tiene una
duracin de 2 segundos.
El contador permite 5
ensayos.
N7:0/8 es el bit de lmite
de tiempo sobrepasado
de la instruccin de
mensaje (/TO)
Borre la palabra de
control y salte hacia atrs
a rengln 0 para otro
ensayo.
El quinto ensayo enclava
O0:1/0.
B3/1 est enclavado
(externo de este
ejemplo) para iniciar la
instruccin de
mensaje.
] [
T4:0
DN
4
] [
Notas de operacin
8
CLR
CLEAR
Dest N7:0
0
(U)
O:1.0
0
*
] [
N7:0
12
Preface
816
Ejemplo 4
El ejemplo de aplicacin 4 le muestra como vincular las instrucciones de mensaje
para transmitir en serie, uno tras otro. En este ejemplo una escritura MSG es
seguida por una lectura MSG, lo que provoca la transmisin en serie.
817
END
Rengln 2:0
]/[
N7:0
12
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 600
Accum 0
] [
S:1
15
(L)
N7:0
] [
N7:0
15
] [
T4:0
DN
Rengln 2:1
Rengln 2:2
Rengln 2:5
Rengln 2:6
Rengln 2:4
8
CLR
CLEAR
Dest N7:0
0
(U)
N7:0
15
]/[
N7:0
13
]/[
N7:20
12
] [
N7:20
15
]/[
N7:20
13
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:1
Time Base 0.01
Preset 600
Accum 0
(L)
N7:20
] [
T4:1
DN 8
Rengln 2:3
] [
N7:0
12
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write READ
Control Block N7:20
] [
N7:0
13
] [
N7:20
12
] [
N7:0
13
CLR
CLEAR
Dest N7:20
0
Este rengln comienza a enviar mensajes a cada entrada el modo de marcha REM o RUN poniendo a cero el bit EN de la
primera instruccin MSG.
Idntico al rengln anterior.
Este rengln establece el valor de lmite de tiempo sobrepasado. (Cuando se usa un procesador SLC 5/03 SLC
5/04, este rengln y rengln 2:2 no son necesarios porque puede introducir el valor 6 en el campo de valor del
lmite de tiempo sobrepasado en el bloque de instruccin MSG.)
La instruccin MSG se activa a la entrada al modo de marcha REM o RUN. No se requieren condiciones de entrada.
La instruccin MSG se activa cuando la instruccin MSG anterior se finaliza.
Este rengln restablece todas las instrucciones MSG cuando la ltima instruccin MG se ha finalizado. La
palabra de control se borra para asegurar que los bits EN, DN, ER y TO se pongan a cero.
(EN)
(DN)
(ER)
MSG
READ/WRITE MESSAGE
Read/write WRITE
Control Block N7:0
Preface
818
Descripcin general de la
instruccin de mensaje
Los datos asociados con una instruccin de escritura de mensaje se almacena en un
bfer cuando usted habilita la instruccin. El SLC 5/03 con OS300 tiene cuatro
bferes de transmisin. El SLC 5/03 con procesadores OS301, OS302 y SLC 5/04
con procesadores OS400, OS401 dan servicio a un mximo de cuatro instrucciones
de mensaje por canal para un mximo de ocho instrucciones de mensaje.
Operacin
SLC 5/03 OS300 Si una instruccin MSG ha entrado en uno de los cuatro bferes
de transmisin independientes del canal y est esperando ser transmitida, su
bloque de control tendr los bits de estado EN y EW establecidos. Si ms de cuatro
instrucciones MSG se habilitan a la vez, una cola de overflow dependiente del
canal se usa para almacenar los bloques de encabezado de instruccin MSG (no los
datos para una escritura MSG) a partir de la quinta instruccin hasta la
dcimocuarta.
SLC 5/03 con OS301, OS302 y SLC 5/04 con OS400, OS401 Si una instruccin
MSG ha entrado en uno de los cuatro bferes de transmisin dependientes del
canal y est esperando ser transmitida, su bloque de control tendr los bits de
estado EN y EW establecidos. Si ms de cuatro instrucciones MSG para aquel canal
se habilitan a la vez, una cola de overflow dependiente del canal se usa para
almacenar los bloques de encabezado de instruccin MSG (no los datos para una
escritura MSG) a partir de la quinta instruccin a la dcimocuarta.
Esta instruccin, la cual hace cola en orden FIFO, tendr el bit de estado de bloque
de control EN establecido. Si ms de 14 instrucciones MSG se habilitan a la vez
para un solo canal, el bit de estado de bloque de control WQ se establece ya que es
posible que no haya espacio disponible para poner la instruccin en cola. Esta
instruccin se debe a volver a escanear hasta que haya espacio en la cola de
overflow.
Nota Si habilita sistemticamente ms instrucciones MSG que las que pueden recibir los
bferes, el orden en que las instrucciones MSG hacen en cola es determinado por el
orden en que son escaneadas. Esto significa que las instrucciones MSG ms
cercanas del inicio del programa hacen cola regularmente y las instrucciones MSG
ms adelantes del programa pueden no entrar en la cola.
Puede usar el control de lmite de tiempo sobrepasado semejante a la instruccin
MSG del SLC 5/02 puede usar el control de lmite de tiempo sobrepasado
incorporado. Si el valor del lmite de tiempo sobrepasado se establece a 0, lo que
constituye el valor predeterminado, la funcionabilidad es semejante a la instruccin
MSG del SLC 5/02. La diferencia de sta es que el rengln se debe volver a
escanear despus del establecimiento del bit TO. Luego debe restablecer el bit TO y
volver a ejecutar la instruccin MSG. Le recomendamos que establezca el valor del
lmite de tiempo sobrepasado interno a un nmero que no sea 0.
3 3
READ/WRITE MESSAGE
Type
Read/write
Target Device
Local/Remote
Control Block
(EN)
(DN)
(ER)
MSG
819
Cuando usa un procesador SLC 5/03 SLC 5/04, la instruccin de mensaje:
inicia lecturas y escrituras a travs de canal 0 del RS-232 cuando es configurado
para los protocolos siguientes:
Punto a punto DF1
Esclavo DF1
DH-485, o
inicia lecturas y escrituras a travs de:
canal 1 de DH-485 (procesadores SLC 5/03 nicamente)
canal 1 de DH+ (procesadores SLC 5/04 nicamente)
Bits del archivo de estado relacionados
Canal 1 Canal 0
S:2/5 Comando entrante pendiente S:33/0 Comando entrante pendiente
S:2/6 Respuesta de mensaje pendiente S:33/1 Respuesta de mensaje pendiente
S:2/7 Comando de mensaje saliente
pendiente
pendiente
S:2/15 Seleccin de servicio de
comunicaciones
comunicaciones
S:33/7 Seleccin de servicio de mensaje S:33/6 Seleccin de servicio de mensaje
Refirase al apndice B en este manual para obtener ms informacin acerca de los
bits del archivo de estado de mostrados previamente.
Preface
820
Opciones de configuracin disponibles
Las siguientes opciones de configuracin estn disponibles cuando se usa un
procesador SLC 5/03 SLC 5/04. Refirase al apndice D para obtener parmetros
vlidos al programar la instruccin de mensaje.
Lectura/escritura de dispositivos semejantes en una red local a otro procesador
SLC 500
Lectura/escritura de dispositivos semejantes en una red local a un 485CIF
Lectura/escritura de dispositivos semejantes en una red local a un PLC-5
Lectura/escritura de dispositivos semejantes en una red remota a otro

procesador SLC 500
Lectura/escritura de dispositivos semejantes en una red remota a un 485CIF
(emulacin PLC2)
Lectura/escritura de dispositivos semejantes en una red remota a un procesador
PLC-5
Se aplica a los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401.
821
Lectura/escritura La lectura indica que el procesador local (el procesador en
que se encuentra la instruccin) est recibiendo datos; la escritura indica que
est enviando datos.
El dispositivo receptor identifica el tipo de dispositivo que recibir datos. Las
opciones vlidas son:
el 500CPU si el dispositivo receptor es otro procesador SLC
el 485CIF si el dispositivo receptor es un dispositivo que no sea SLC en la
red DH-485
el PLC-5 si el dispositivo receptor acepta comandos PLC-5
Local o remoto identifica si el mensaje es enviado a un dispositivo en una red
local DH-485 DH+, o a un dispositivo remoto en otra red a travs de un
puente. Las opciones vlidas son:
Local si el dispositivo receptor se encuentra en una red local
Remoto si el dispositivo receptor se encuentra en una red remota
El bloque de control es una direccin de archivo de entero que usted
selecciona. Es un archivo de entero de 14 palabras que contiene bits de estado,
direccin de archivo receptor y otros datos asociados con la instruccin de
mensaje.
La longitud del bloque de control se fija a 14 elementos. Este campo no se
puede modificar.
Nota La longitud del bloque de control MSG incrementa de 7 a 14 palabras al
cambiarse de un programa de procesador SLC 5/02 a un programa de
procesador SLC 5/03 SLC 5/04. Asegrese que haya un mnimo de 7
palabras no usadas despus de cada bloque de control MSG en su programa.
Preface
822
La columna derecha en la ilustracin siguiente alista los varios bits de estado
asociados con la instruccin SLC 5/03 y SLC 5/04.
Type: PeertoPeer
Local/Remote: Local awaiting execution: 0 EW
Control Block: N10:0 continuous run: 0 CO
Channel: 1 error: 0 ER
Target Node: 2 message done: 0 DN
message transmitting: 0 ST
Destination File Addr: N7:0 waiting for queue space: 0 WQ
Target Source File Address: N7:50
Message Length In Elements: 10
Message Timeout (seconds): 5
ERROR CODE: 0 control bit address: N10:0/8
Error Code Desc:
Bit del lmite de tiempo sobrepasado TO (palabra 0, bit 08) Establezca este
bit en su aplicacin para eliminar una instruccin de mensaje activa del control
de procesador. Puede usar su propia rutina de control de lmite de tiempo
sobrepasado semejante a la instruccin MSG del SLC 5/02 o puede usar el
control de lmite de tiempo sobrepasado interno. Le recomendamos que use el
control de lmite de tiempo sobrepasado incorporado porque simplifica el
programa del usuario.
Si usa su propia rutina de control de lmite de tiempo sobrepasado, el valor del
lmite de tiempo sobrepasado (palabra 8) se debe poner a cero. Si la instruccin
MSG no se completa dentro del plazo de tiempo especificado y el bit DN no se
establece, usted debe establecer el bit TO (bit 8 de palabra 0) y volver a realizar
un escn de la instruccin MSG, de lo contrario el mensaje llevar un bfer
activo hasta que el procesador se detenga y se vuelva a arrancar. Despus de la
ejecucin de la instruccin MSG, el procesador establece el bit ER (bit 12) y
retorna el cdigo de error 37H. Vuelva a iniciar la instruccin MSG
restableciendo el bit TO y volviendo a ejecutar la instruccin MSG.
Si usa el control de lmite de tiempo sobrepasado interno, establezca el valor del
lmite de tiempo sobrepasado (palabra 8) entre 1 y 255 segundos. Cuando el
lmite de tiempo sobrepasado ocurre, el bit TO y el bit ER (bit 12 de palabra 0)
se establecen y el procesador retorna el cdigo de error 37H. Vuelva a iniciar la
instruccin MSG restableciendo el bit TO y volviendo a ejecutar la instruccin
MSG.
Bit no respuesta NR (bit 09) se establece si el procesador receptor responde a
la instruccin con un acuse de recibo negativo. Esto significa que el dispositivo
receptor no puede dar servicio al paquete en ese momento y se debe volver a
intentar. El bit NR se restablece cuando el bit ER, DN o ST se establece.
Recomendamos no intentar controlar este bit. Se usa para funciones DH-485 y
se presenta a ttulo informativo nicamente.
823
El bit habilitado y en espera EW (bit 10) se establece despus de que el bit
de habilitacin se ha establecido y el mensaje se almacena en el bfer y espera
ser enviado en el bfer. Recomendamos no intentar controlar este bit. Se
presenta a ttulo informativo nicamente.
Operacin continua CO (bit 11) Establezca este bit si desea enviar la
instruccin MSG de manera continua. Recomendamos que el control del lmite
de tiempo sobrepasado interno se use para esta opcin y que el rengln sea
incondicionalmente verdadero. Use este bit para activar y desactivar el modo.
Nota No intente establecer ni restablecer los otros bits en la palabra de control.
Este modo operar continuamente siempre que el rengln sea escaneado
continuamente. Si la instruccin tiene error, vuelve a intentar automticamente
hasta tener xito. Si sobrepasa el lmite de tiempo y se vuelve a escanear, el
modo se detendr. El bit ER se debe poner a cero para reanudar la operacin.
El bit de error ER (bit 12) se establece cuando la transmisin de mensaje est
con fallo. El bit ER se restablece la prxima vez que el rengln asociado vaya
El bit de efectuado DN (bit 13) se establece cuando el mensaje se transmite
con xito. El bit DN se restablece la prxima vez que el rengln asociado vaya
El bit de arranque ST (bit 14) se establece cuando el procesador acusa recibo
del dispositivo receptor. El bit ST se restablece cuando el bit DN, ER o TO se
establece. Recomendamos no intentar controlar este bit. Se presenta a ttulo
informativo nicamente.
El bit de habilitacin EN (bit 15) se establece cuando las condiciones de
rengln se hacen verdaderas y la instruccin se ejecuta. Permanece establecido
hasta que la transmisin de mensaje se haya completado y el rengln se haga
falso.
El bit de espera de espacio en la cola WQ (Word 7, bit 0) se establece
cuando no hay espacio en la cola activa para escribir o leer datos. Este bit se
pone a cero cuando hay espacio disponible en al cola activa. Recomendamos
no intentar controlar este bit. Se presenta a ttulo informativo nicamente.
Nota Cuando el bit WQ se establece, o cuando slo se establece el bit EN, y usted usa
una instruccin de escritura MSG, sus datos de fuente no tienen bfer. Si su
aplicacin requiere datos con bfer (o fotografa), espere hasta que el bit EW se
establezca antes de sobrescribir sus datos de fuente.
EN = 1 y EW = 1 cuando MSG entra en el bfer
EN = 1 cuando MSG entra en cola
WQ = 1 cuando la cola (que retiene 10 MSG) est llena:
bfer retiene 4 mensajes con los datos
cola almacena el puntero (lista de espera)
Nota Si su programa contiene cuatro instrucciones de mensaje con el bit de operacin
continua (CO) establecido, la instruccin de mensaje de la rutina de fallo no se
ejecutar.
Preface
824
La cantidad de datos transferidos por una instruccin MSG es determinada por el
tamao del tipo de datos de destino. El lmite es 206 bytes de datos. Si una lectura
se usa, entonces el tipo de datos en el procesador determina el nmero de elementos.
Si una escritura se usa, entonces el tipo de datos en el dispositivo remoto determina
el nmero de elementos. Por ejemplo, si una lectura de contadores desde un
dispositivo remoto se efecta y el destino en el procesador es un archivo de entero,
entonces el nmero mximo de elementos que se pueden solicitar es 103. Los datos
provienen de las 103 primeras palabras del archivo de temporizador remoto.
Configuraciones del bloque de control
La configuracin del bloque de control se muestra abajo si selecciona un 500CPU o
un PLC-5 como el dispositivo receptor:
EN ST DN ER CO EW NR TO Error Code
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Node Number
Pal.
0
1
2
File Number
File Type (O, I, S, B, T, C, R, N, F, St, A)
Element Number
Subelement Number
3
4
5
6
Reserved (Internal Messaging Bits)
Message Timer Preset
WQ
Message Timer Scaled Zero
Message Timer Accumulator
7
8
9
10
11 Reserved (Internal use only)
Lectura o escritura, local o remota a un 500CPU o PLC-5
Reserved (Internal use only) 12
825
La configuracin del bloque de control se muestra abajo si selecciona un 485 CIF
como el dispositivo receptor:
EN ST DN ER CO EW NR TO Error Code
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Node Number
Pal.
0
1
2
Offset in Words
Not Used
Not Used
Not Used
3
4
5
6
Reserved (Internal Messaging Bits)
Message Timer Preset
WQ
Message Timer Scaled Zero
Message Timer Accumulator
7
8
9
10
Lectura o escritura, local o remota a un 485CIF
Preface
826
Diagrama de temporizacin para una instruccin exitosa
del SLC 5/03 SLC 5/04
La seccin siguiente describe el diagrama de temporizacin para una instruccin
MSG del SLC 5/03 SLC 5/04.
El rengln se
hace verdadero
El nodo receptor
recibe el paquete
El nodo receptor procesador
el paquete exitosamente y
retorna los datos (lectura) o
escribe los datos (xito)
EN
EW
ST
1
0
1
0
1
0
DN
ER
1
0
1
0
WQ
1
0
NR
1
0
TO
1
0
_ _ _ _
1. Cuando el rengln MSG se hace verdadero y el MSG es escaneado, si hay
espacio en cualquiera de los cuatro bferes MSG activos, los bits EN y EW es
establecen. Si esta fuera una instruccin de escritura MSG, los datos de fuente
sera transferidos al bfer MSG en este momento. Si no hay espacio en los
cuatro bferes MSG, pero hay disponible una posicin en la cola MSG de 10
posiciones, slo el bit EN se establece. La cola MSG de 10 posiciones trata los
datos primeros en llegar y as permite al procesador SLC 5/03 SLC 5/04
recordar el orden en que las instrucciones MSG se habilitaron. Anote que el
programa no tiene acceso a la cola MSG de SLC 5/03 SLC 5/04.
Si no hay espacio en ninguno de los cuatro bferes MSG ni en la cola MSG de
10 posiciones, slo el bit WQ se establece. Observe que cuando el bit WQ se
establece, la instruccin MSG se debe volver a escanear ms adelante cuando
haya espacio en los cuatro bferes MSG o la cola MSG de 10 posiciones.
827
Una vez establecido el bit EN, permanece establecido hasta que el proceso
entero MSG se haya finalizado y el bit DN, ER o TO se establezca. El valor del
lmite de tiempo sobrepasado MSG comienza a temporizar cuando el bit EN
se establece. Si el perodo del lmite de tiempo sobrepasado vence antes de que
la instruccin MSG finalice su funcin, el bit ER se establece y un cdigo se
coloca en el bloque MSG para informarle del error del lmite de tiempo
sobrepasado.
Si decide establecer el bit CO, su instruccin MSG residir de manera
permanente en uno de los cuatro bferes MSG activos. La instruccin MSG
continuar volviendo a transmitir sus datos cada vez que el bit DN o ER se
establece. Si esta fuera una instruccin de escritura MSG, sus datos de fuente se
actualizaran durante cada ciclo MSG.
2. Al prximo final de escn o SVC, el procesador SLC 5/03 SLC 5/04
determina si debe examinar la cola MSG en busca de una tarea. El procesador
toma su decisin segn en el estado de los bits S:2/15, S:33/7, S:33/5, S:33/6,
solicitudes de comunicacin de la red desde otros nodos y si hay instrucciones
MG anteriores que ya estn en progreso. Si el procesador SLC 5/03 determina
que no debe acceder a la cola, la instruccin MSG permanece tal como era.
(Los bits EN y EW permanecen establecidos o slo el bit EN se establece, o de
lo contrario slo el bit WQ se establece hasta el prximo final de escn o SVC.
Si solamente el bit WQ se establece, la instruccin MSG se debe volver a
escanear.)
Si el procesador SLC 5/03 SLC 5/04 determina que hay una tarea de
desempear, descargar las entradas de la cola MSG en los bferes MSG hasta
que todos los cuatro bferes estn llenos. Cada bfer MSG contiene un paquete
de red vlido. Si un paquete no se puede construir exitosamente de la cola
MSG, el bit ER se establece y un cdigo se coloca en el bloque MSG para
informarle de un error. Cuando una instruccin MSG se carga en un bfer
MSG, los bits EN y EW se establecen.
Luego el procesador SLC 5/03 SLC 5/04 sale al final de escn o la porcin
SVC del escn. La funcin de comunicacin de fondo del procesador enva los
paquetes a los nodos receptores que especific en su instruccin MSG. Segn el
estado de los bits S:2/14, S:33/7, S:33/5 y S:33/6, puede tener hasta cuatro
instrucciones MSG activas en todo momento.
3. Si el nodo receptor recibe exitosamente el paquete, enva un ACK (un acuso de
recibo). El ACK causa que el procesador ponga a cero el bit EW y establezca el
bit ST. El nodo receptor todava no ha examinado el paquete para determinar si
entiende su solicitud. Observe que el nodo receptor no tiene que responder
dentro de un plazo de tiempo determinado.
Nota Si el nodo receptor est con fallo o desconecta y vuelve a conectar la
alimentacin elctrica durante este plazo de tiempo de una transaccin MSG,
nunca recibir una respuesta. Es por eso que recomendamos el uso del valor
del lmite de tiempo sobrepasado MSG en su instruccin MSG.
Preface
828
El paso 4 no se muestra en el diagrama de temporizacin.
4. Si no recibe un ACK, el paso 3 no ocurre. Un NAK (ningn acuso de recibo) se
recibe en su lugar. Cuando esto ocurre, el bit ST permanece puesto a cero. Un
NAK indica que:
el nodo receptor no existe,
no responde,
est demasiado ocupado o
recibe un paquete DH-485 alterado.
Cuando un NAK ocurre, el bit EW se pone a cero y el bit NR se establece para
un escn. La prxima vez que la instruccin MSG es escaneada, el bit ER se
establece y el bit NR se pone a cero. Esto indica que la instruccin MSG est
con fallo. Anote que si el nodo receptor est demasiado ocupado, el bit ER no
se establece. En cambio, la instruccin MSG vuelve a hacer cola para la
retransmisin.
5. Despus del recibo exitoso del paquete, el nodo receptor enva un paquete de
respuesta. El paquete de respuesta contendr una de las respuestas siguientes:
He realizado exitosamente su solicitud de escritura.
He realizado exitosamente su solicitud de lectura y le presento aqu los
datos.
No he realizado su solicitud; tiene un error.
Al prximo final de escn o SVC, despus de la respuesta del nodo receptor, el
procesador SLC 5/02 examina el paquete DH-485 del dispositivo receptor. Si la
respuesta contiene He realizado exitosamente su solicitud de escritura, el bit
DN se establece y el bit ST se pone a cero. La funcin de la instruccin MSG
ha sido completada. Si el rengln MSG es falso, el bit EN se pone a cero la
Si la respuesta contiene He realizado exitosamente su solicitud de lectura y le
presento aqu los datos, los datos se escriben a la tabla de datos, el bit DN se
establece y el bit ST se pone a cero. La funcin de la instruccin MSG ha sido
completada. Si el rengln MSG es falso, el bit EN se pone a cero la prxima
vez que la instruccin MSG es escaneada.
Si la respuesta contiene No he realizado su solicitud; tiene un error, el bit ER
se establece y el bit ST se pone a cero. La funcin de la instruccin MSG ha
sido completada. Si el rengln MSG es falso, el bit EN se pone a cero la
829
Los cuatro bferes son compartidos entre el canal 0 y el canal 1 para los
procesadores SLC 5/03 OS300. Para los procesadores SLC 5/03 OS301, OS302 y
SLC 5/04 OS400, OS401, hay cuatro bferes MSG por canal. Cada canal tiene su
propia cola MSG de diez posiciones. El procesador SLC 5/03 SLC 5/04 descarga
las dos colas MSG en los bferes MSG equitativamente al final de escn o SVC.
Esto permite que ambos canales tengan el mismo acceso a las comunicaciones. Si
usted programa una instruccin SVC que es configurada para dar servicio solamente
a un canal, entonces dicho canal tendr su cola MSG descargada en los bferes
MSG (hasta el prximo final de escn o SVC cuando ambos canales se volvern a
descargar equitativamente).
Preface
830
Cdigos de error de la instruccin MSG
Cuando una condicin de error ocurre, el cdigo de error y su descripcin se indican
en la pantalla.
Cdigo de
error
Descripcin de la condicin de error
02H
El nodo receptor est ocupado. La instruccin MSG se volver a cargar
automticamente. Si hay otros mensajes que esperan, el mensaje se coloca en la
parte inferior de la pila.
03H El nodo receptor no puede responder porque el mensaje es demasiado grande.
04H
El nodo receptor no puede responder porque no entiende los parmetros de
comando O BIEN es posible que el bloque de control haya sido modificado
inadvertidamente.
05H El procesador local est fuera de lnea (posible situacin de nodo duplicado).
06H El nodo receptor no puede responder porque la funcin solicitada no est disponible.
07H El nodo receptor no responde.
08H El nodo receptor no puede responder.
09H La conexin del mdem local ha sido perdida.
0AH El bfer no est disponible para recibir la respuesta SRD.
OBH El nodo receptor no acepta este tipo de instruccin MSG.
0CH
Recibi un restablecimiento del vnculo principal (una fuente posible es del maestro
DF1).
10H
El nodo receptor no puede responder a causa de parmetros de comando
incorrectos o comando sin capacidad.
11H El archivo local tiene proteccin de archivo constante.
12H Un error del protocolo de configuracin de canal local existe.
13H Error de configuracin MSG local en los parmetros MSG remotos.
14H El variador de comunicacin local no es compatible con la instruccin MSG.
15H Un error del parmetro de configuracin de canal local existe.
16H
La direccin receptora o del puente local es mayor que la direccin mxima de
nodo.
17H El servicio local no es compatible.
18H La difusin (direccin de nodo 255) no es compatible.
37H El mensaje sobrepas el lmite de tiempo en un procesador local.
38H El mensaje inhabilit la respuesta del vnculo pendiente.
50H El nodo receptor agot su memoria.
60H El nodo receptor no puede responder porque el archivo est protegido.
E7H
El nodo receptor no puede responder porque la longitud solicitada es demasiado
larga.
EBH El nodo receptor no puede responder porque el nodo receptor ha negado el acceso.
831
Cdigo de
error
Descripcin de la condicin de error
ECH
El nodo receptor no puede responder porque la funcin solicitada no est disponible
actualmente.
F1H El procesador local detecta un tipo ilegal de archivo receptor.
FAH
El nodo receptor no puede responder porque el otro nodo es el propietario del
archivo (tiene el nico acceso al archivo).
FBH
El nodo receptor no puede responder porque el otro nodo es el propietario del
programa (tiene el nico acceso a todos los archivos).
FFH El canal de comunicacin local se ha desactivado.
Nota Para los usuarios del juego de protocolo y comando 177-6.5.16 DH, DH+,
DH-485:
El cdigo de error MSG representa el campo STS de la respuesta a su instruccin
MSG. Los cdigos E0 EF representan los cdigos EXT STS 0 F. Los cdigos
F0 FC representan los cdigos EXT STS 10 1C.
Preface
832
Ejemplos de configuraciones usando la instruccin de
mensaje
La instruccin siguiente proporciona ejemplos para enviar comandos entre los
dispositivos compatibles con DH-485 y DF1 de dplex completo y los dispositivos
compatibles con DH+.
Esta seccin proporciona una variedad de ejemplos de aplicacin usando la
instruccin MSG.
Lgica de escalera usando:
la operacin continua de la instruccin de mensaje
la instruccin de mensaje de regeneracin automtica
el bit de lmite de tiempo sobrepasado para inhabilitar una instruccin
de mensaje activa
la transmisin en serie
Mensajes locales va:
la lectura local de un 500CPU
la lectura local de un 485CIF
la lectura local de un PLC-5
Mensajes remotos usando:
un slo mdulo de interface de comunicacin 1785-KA5
dos mdulos de comunicacin 1785-KA
los procesadores SLC con transferencia al canal 0
un integrador de pirmide
dos mdulos de interface de comunicacin 1785-KA5
saltos mltiples usando dos mdulos de interface de comunicacin
1785-KA5
833
Uso de la lgica de escalera
Ejemplo 1
Hay dos mtodos para configurar una instruccin de mensaje que lee o escribe datos
hacia/desde su nodo receptor de manera continua. El mtodo ms indicado y ms
eficiente es establecer el bit continuo (CO) de la instruccin de mensaje. Con este
bit establecido, el mensaje reside permanentemente en uno de los cuatro bferes de
mensaje del procesador SLC 5/03 SLC 5/04 y solicita/enva datos al nodo receptor
continuamente. La nica restriccin de este mtodo es que usted puede tener
solamente hasta cuatro instrucciones de mensajes continuamente configuradas. Si
tiene instrucciones de mensaje configuradas de esta manera, otras instrucciones de
mensaje en su programa de escalera tomarn ms tiempo para completarse porque
en efecto ha reducido el nmero de bferes de mensaje disponibles.
El segundo mtodo se llama una instruccin de mensaje de regeneracin automtica.
El efecto es semejante al establecer el bit continuo (CO) donde la instruccin de
mensaje lee o escribe datos hacia/desde su nodo receptor de manera continua. Sin
embargo, en vez de residir permanentemente en un bfer de mensaje, el mensaje de
regeneracin automtica se elimina de su bfer de mensaje. Este mtodo es muy
til si tiene ms de cuatro mensajes que necesita operar continuamente o si desea
que estos mensajes configurados continuamente compartan espacio de bfer con
otras instrucciones de mensaje en su programa. Aunque este mtodo tiene el mismo
efecto que el establecimiento del bit CO, anote que ser ms lento que un mensaje
continuo verdadero (con el bit CO establecido).
N7:0
]/[
10
Preface
834
El ejemplo de aplicacin 1 muestra cmo puede implementar la operacin continua
de una instruccin de mensaje. Este ejemplo usa un valor del lmite de tiempo
sobrepasado de mensaje interno que no sea cero.
Rengln 2:0
Esta es la manera correcta de programar un mensaje continuo en un procesador
5/03 5/04. Este mensaje residir permanentemente en uno de los 4 bferes de
transmisin de mensaje. Puede activar o desactivar el mensaje continuo
estableciendo/restableciendo B3/0. Sin embargo, debe desenclavar el bit de
HABILITACION de mensaje cada vez que active el bit de MENSAJE CONTINUO esto
permite que la instruccin se vuelva a cargar en un bfer de mensaje.
| +MSG+ |
|+READ/WRITE MESSAGE +(EN)|
| |Type PEERTOPEER+(DN) |
| |Read/Write READ+(ER) |
| |Target Device 500CPU| |
| |Local/Remote LOCAL| |
| |Control Block N7:0| |
| |Control Block Length 14| |
| ++ |
Rengln 2:1
| Bit |
| MSG |
| continuo |
| B3 N7:0 |
|] [+( )+|
| 0 | 11 | |
| | Bit MSG | |
| | continuo | |
| | B3 N7:0 | |
| |[OSR](U)+ |
| | 1 | 15 |
| | | |
| | N7:0 | |
| +] [ | |
| 8 |
Rengln 2:2
| |
|+END+|
| |
Esta instruccin se requiere para los procesadores SLC 5/03 OS300, OS301 y SLC 5/04 OS400.
N7:0
]/[
10
835
Ejemplo 2
Este ejemplo muestra dos instrucciones de mensaje configuradas para funcionar
continuamente por el mtodo de regeneracin automtica. Este ejemplo usa un
valor del lmite de tiempo sobrepasado de mensaje interno distinto de cero.
Rengln 2:0
Este es otro mtodo para programa un mensaje que lee o escribe su destino de
manera continua. Denominamos este mtodo un mtodo de regeneracin automtica
porque en vez de usar el bit CONTINUO (CO), volvemos a iniciar el mensaje
manualmente cuando los bits de EFECTUADO o ERROR se establecen. Use este mtodo
si tiene ms de 4 mensajes que necesite operar a la vez de manera continua.
| Bit activado/ Mensaje 1 |
| desactivado de mensaje 1 |
| B3 +MSG+ |
|] [+READ/WRITE MESSAGE +(EN)|
| 0 |Type PEERTOPEER+(DN) |
| ++ |
Rengln 2:1
| Bit de EFECTUADO Bit de HABILITACION |
| de mensaje 1 de mensaje 1 |
| N7:0 N7:0 |
|+] [+(U)|
| | 13 | 15 |
| | Bit ERROR | |
| | mensaje 1 | |
| | N7:0 | |
| +] [+ |
| 12 |
Rengln 2:2
| Bit activado/ Mensaje 2 |
| desactivado de mensaje 2 |
| B3 +MSG+ |
| ++ |
N7:40
]/[
10
Preface
836
Rengln 2:3
| Bit de EFECTUADO Bit de HABILITACION |
| de mensaje 2 de mensaje 2 |
| N7:40 N7:40 |
|+] [+(U)|
| | 13 | 15 |
| | Bit ERROR | |
| | mensaje 2 | |
| | N7:40 | |
| +] [+ |
| 12 |
Rengln 2:4
| |
|+END+|
| |
N7:0
]/[
10
837
Ejemplo 3
El ejemplo de aplicacin 3 le muestra cmo usar el bit de lmite de tiempo
sobrepasado para inhabilitar una instruccin de mensaje activa. En este ejemplo,
una salida se activa despus de cinco intentos sin xito (de 2 segundos de duracin)
de transmitir un mensaje. Este ejemplo usa un valor del lmite de tiempo
sobrepasado de mensaje interno distinto de cero.
Rengln 2:0
En el programa, una vez establecido B3/1, la instruccin de mensaje intenta 5
veces completarse exitosamente. Si se completa en menos de 5 intentos,
desenclavar B3/1. Si, despus de 5 intentos, el mensaje todava no se ha
completado, una salida se activa y B3/1 se desenclava. Para volver a intentar
este mensaje, slo establezca B3/1 a 1.
| Bit de |
| disparo MSG |
| del usuario |
| B3 +MSG+ |
|] [++READ/WRITE MESSAGE +(EN)+|
| 1 | |Type PEERTOPEER+(DN) | |
| | |Read/Write READ+(ER) | |
| | |Target Device 500CPU| | |
| | |Local/Remote LOCAL| | |
| | |Control Block N7:0| | |
| | |Control Block Length 14| | |
| | ++ | |
| | B3 C5:0 | |
| +[OSR]+(RES)++ |
| 0 | | |
| | El mensaje | |
| | no se | |
| | complet | |
| | O:3 | |
| +(U)+ |
| 0 |
Rengln 2:1
| Bit de ERROR |
| de mensaje |
| N7:0 +CTU+ |
|] [++COUNT UP +(CU)+|
| 12 | |Counter C5:0+(DN) | |
| | |Preset 5| | |
| | |Accum 5| | |
| | ++ | |
| | Bit de HABILITACION | |
| | de mensaje | |
| | N7:0 | |
| +(U)+ |
| 15 |
Preface
838
Rengln 2:2
| El mensaje |
| no se |
| complet |
| C5:0 O:3 |
|] [+(L)+|
| DN | 0 | |
| | Bit de | |
| | disparo MSG| |
| | del usuario| |
| | B3 | |
| +(U)+ |
| 1 |
Rengln 2:3
| Bit de | Bit de |
| EFECTUADO | disparo MSG |
| de mensaje| del usuario |
| N7:0 B3 |
|] [(U)|
| 13 1 |
Rengln 2:4
| |
|+END+|
| |
N7:0
]/[
10
839
Ejemplo 4
El ejemplo de aplicacin 4 le muestra cmo vincular las instrucciones de mensaje
para transmitir en serie, una tras otra. En este ejemplo, una escritura MSG es
seguida por una lectura MSG, lo que provoca la transmisin en serie. Este ejemplo
usa un valor del lmite de tiempo sobrepasado de mensaje interno distinto de cero.
Rengln 2:0
Este programa demuestra cmo encadenar las instrucciones de mensaje, es decir,
habilitar un segundo mensaje una vez completado con xito el primero. Este
ejemplo intenta continuamente escribir datos a un nodo de red y luego leer dados
de un nodo de red.
Este rengln habilita que el mensaje de ESCRITURA inicie cuando vaya de PROGRAMA
a EJECUCION.
| Bit de | Bit de HABILITACION |
| primer paso | de escritura de mens.|
| S:1 N7:0 |
|] [(U)|
| 15 15 |
Rengln 2:1
| +MSG+ |
|+READ/WRITE MESSAGE +(EN)|
| |Type PEERTOPEER+(DN) |
| |Read/Write WRITE+(ER) |
| ++ |
Rengln 2:2
Si el mensaje de ESCRITURA tiene error, siga ensayando el mensaje de ESCRITURA
hasta que se complete con xito. No ensaye el mensaje de LECTURA hasta que haya
una ESCRITURA exitosa.
| Bit ERROR | Bit de HABILITACION |
| escr. mens. | de escritura de mens.|
| N7:0 N7:0 |
|] [(U)|
| 12 15 |
Rengln 2:3
Una vez completado con xito el mensaje de ESCRITURA, habilite el mensaje de
LECTURA.
| Bit de EFECTUADO |
| de escritura de mensaje |
| N7:0 +MSG+ |
| ++ |
N7:20
]/[
10
N7:20
]/[
10
Preface
840
Rengln 2:4
Si el mensaje de LECTURA tiene error, siga ensayando el mensaje de LECTURA hasta
que se haya completado con xito. No vuelva a ensayar la ESCRITURA hasta que
haya una LECTURA exitosa.
| Bit ERROR | Bit de HABILITACION |
| lec. mens.| de lectura de mensaje |
| N7:20 N7:20 |
|] [(U)|
| 12 15 |
Rengln 2:5
Una vez que los mensajes de ESCRITURA y LECTURA se hayan completado
exitosamente, vuelva a iniciar la secuencia de mensaje desenclavando el bit de
habilitacin del mensaje de ESCRITURA.
| Bit EFEC. |Bit EFEC. | Bit de HABILITACION |
| lec. mens.|esc. mens.| de escritura de mensaje |
| N7:20 N7:0 N7:0 |
|] [] [(U)|
| 13 13 15 |
Rengln 2:6
| |
|+END+|
| |
841
Uso de mensajes locales
Ejemplo 1 Lectura local de un 500CPU
Type: PeertoPeer
Target Node (decimal): 2 message done: 0 DN
Target Source File Address: N7:50
Error Code Desc:
En la pantalla anterior, el procesador SLC 5/03 SLC 5/04 lee 10 elementos del
archivo N7 del nodo receptor, a partir de la palabra N7:50. Las 10 palabras se
colocan en su archivo de entero a partir de la palabra N7:0. Si pasan cinco segundos
sin respuesta, el bit de error N10:0/12 se establece, lo que indica que la instruccin
ha sobrepasado el lmite de tiempo. El dispositivo en el nodo 2 entiende el
protocolo de la familia del procesador SLC 500 (SLC 500, SLC 5/01, SLC 5/02,
SLC 5/03 y SLC 5/04).
Tecla de funcin Descripcin
Nodo receptor
Especifica el nmero de nodo del procesador que recibe el mensaje. El
rango vlido es 031. (Especifica la direccin DH485.)
Para una lectura (destino), sta es la direccin en el procesador iniciador
que va a recibir los datos.
Direccin de archivo Para una escritura (fuente), sta es la direccin del procesador iniciador
que va enviar los datos.
Los tipos de archivo vlidos son S, B, T, C, R, N, I, O, M0, M1, F, ST y A.
Para una lectura (fuente), sta es la direccin en el procesador receptor
que va a enviar los datos.
Direccin receptora Para una escritura (destino), sta es la direccin del procesador receptor
Los tipos de archivo vlidos son S, B, T, C, R, N, I, O, M0, M1, F, ST y A.
Longitud de mensaje
Define la longitud del mensaje en elementos. Los elementos de una
palabra se limitan a una longitud mxima de 1103. Los elementos de
tres palabras se limitan a una longitud mxima de 137.
Preface
842
Lmite de tiempo
sobrepasado del
mensaje
Define la longitud del temporizador de mensaje en segundos. Un lmite
de tiempo sobrepasado de 0 segundos significa que no hay temporizador
y que el mensaje esperar indefinidamente una respuesta. El rango
vlido es 0-255 segundos.
Canal
Identifica el canal fsico usado para la comunicacin de mensaje.
Canales disponibles:
SLC 5/03 (0, RS232) o (1, DH485)
SLC 5/04 (0, RS232) o (1, DH+)
Ejemplo 2 Lectura local de un 485CIF
Type: PeertoPeer
Target Device: 485CIF to be retried: 0 NR
Target Offset: 20
Error Code Desc:
En la ilustracin anterior, los procesadores SLC 5/03 SLC 5/04 leen cinco
elementos (palabras) del archivo CIF del nodo receptor, a partir de la palabra 20 (o
byte 20 para los dispositivos que no sean SLC 500). Los cinco elementos se
colocan en su archivo de enteros a partir de palabra N7:0. Si 15 segundos pasan sin
respuesta, el bit de error N10:0/12 se establece, lo que indica que la instruccin ha
sobrepasado el lmite de tiempo. El dispositivo en el nodo 2 entiende el protocolo
485CIF (emulacin de PLC-2).
Nodo receptor
rango vlildo es 0-31.
Direccin de archivo Para una escritura (fuente), sta es la direccin en el procesador
iniciador que va a enviar los datos.
Los tipos de archivo vlidos son: S, B, T, C, R, N, I, O, M0, M1, F, ST y A
Offset receptor
Para una lectura o escritura, ste es el valor offset de palabra en el
archivo de interface comn (offset de byte para dispositivos distintos de
SLC).
843
Longitud de mensaje
Cuando usa una instruccin de mensaje 485CIF, la longitud de mensaje
es el nmero de palabras de 16 bits. Puede especificar 1 a 103
elementos (palabras de informacin).
Lmite de tiempo
sobrepasado del
mensaje
Canal
SLC 5/03 (0, RS232) o (1, DH485)
SLC 5/04 (0, RS232) o (1, DH+)
Ejemplo 3 Lectura local de un PLC-5
Type: PeertoPeer
Target Device: PLC5 to be retried: 0 NR
Target Src/Dst File Address: N7:50
Error Code Desc:
En la ilustracin anterior, el procesador SLC 5/03 SLC 5/04 lee 10 elementos del
archivo N7 del nodo receptor 2 a partir de la palabra N7:50. Las 10 palabras se
colocan en su archivo de entero a partir de la palabra N7:0. Si cinco segundos pasan
sin respuestas, el bit de error N10:0/12 se establece, lo que indica que la instruccin
ha sobrepasado el lmite de tiempo. El dispositivo en el nodo 2 entiende el
protocolo del procesador PLC-5.
Nodo receptor
rango vlildo es 0-31. (Especifica la direccin DH-485.)
Direccin de archivo Para una escritura (fuente), sta es la direccin en el procesador
iniciador que va a enviar los datos.
Los tipos de archivo vlidos son: S, B, T, C, R, N, I, O, F, ST y A.
Preface
844
Para una lectura (fuente), sta es la direccin en el procesador receptor
que va a enviar los datos.
Direccin receptora Para una escritura (destino), sta es la direccin en el procesador
receptor que va a recibir los datos.
Los tipos de archivo vlidos son: S, B, T, C, R, N, I, O, F, ST y A.
Longitud de mensaje
Define la longitud del mensaje en elementos. Los elementos de una
palabra se limitan a una longitud mxima de 1103. Los elementos de
tres palabras se limitan a una longitud mxima de 137.
Lmite de tiempo
sobrepasado del
mensaje
Canal
SLC 5/03 (0, RS232) o (1, DH485)
SLC 5/04 (0, RS232) o (1, DH+)
845
Uso de mensajes remotos
Ejemplo 1 Comunicacin con procesadores AB usando un 1785-KA5
PLC5/40 con mdulo
1785KA5
Controlador modular de
E/S SLC 5/03
E/S SLC 5/04
Identificacin de red = 2
(57.6 KBaudio)
DH+
(19.2 KBaudio)
DH-485
Nodo 1
(oct)
Nodo 3
(oct)
DH+ Nodo 6
(oct)
Nodo 2
Dispositivo A
Dispositivo B
Dispositivo C
(57.6 KBaudio)
DH+
Nodo 7 DH-485
Procesador SLC 5/04 (A) a procesador SLC 5/03 (C) va 1785-KA5
Type: PeertoPeer
Read/Write: Read
Target Device: 500 CPU
Local/Remote: Remote
Control Block: user specified
Channel: 1
Target Node (decimal): 2
Remote Bridge Link Id <dec>: 1
Remote Bridge Node Address <dec>: 0
Local Bridge Node Address <dec>: 6
Destination/Source File Addr: user specified
Target Src/Dst File Address: user specified
Comentarios
El canal se establece a 1 ya que el comando original es iniciado por un procesador
SLC 5/04 en la red DH+ (identificacin de red 2).
El nodo receptor es el procesador SLC 5/03 a direccin de nodo 2.
La identificacin de red del puente remoto es la identificacin de red de la red
remota DH-485 con el procesador SLC 5/03 (identificacin de red 1).
Preface
846
La direccin de nodo del puente remoto se establece a 0 (no usado) porque la
comunicacin es de un dispositivo con capacidades de Internet a otro dispositivo
con capacidades de Internet.
La direccin de nodo del puente local se establece a 6 porque esta es la direccin
de nodo de la red DH+ usada por el mdulo de interface de comunicacin
1785-KA5.
Procesador SLC 5/03 (C) a procesador SLC 5/04 (A) va 1785-KA5
Type: PeertoPeer
Read/Write: Read
Channel: 1
Comentarios
SLC 5/03 en la red DH-485 (identificacin de red 1).
El nodo receptor es el procesador SLC 5/04 en la direccin de nodo 1.
La identificacin de vnculo del puente remoto es el vnculo con el procesador
SLC 5/04 (identificacin de red 2).
La direccin de nodo del puente local se establece a 7 porque sta es la direccin
de nodo de la red DH-485 usada por el mdulo de interface de comunicacin
1785-KA5.
847
Procesador SLC 5/03 (C) a un PLC-5 (B) va 1785-KA5
Type: PeertoPeer
Read/Write: Write
Target Device: PLC5
Channel: 1
Comentarios
SLC 5/03 en la red DH-485 (identificacin de red 1).
El nodo receptor es el procesador PLC-5 a direccin de nodo 3.
PLC5 (identificacin de red 2).
de nodo de la red DH-485 usada por el mdulo de interface de comunicacin
1785-KA5.
Preface
848
Ejemplo 2 Comunicacin con procesadores AB usando dos 1785-KA
PLC5/40 con mdulo
1785KA
E/S SLC 5/04
57.6 KBaudio
DH+
57.6 KBaudio
E/S SLC 5/04
DH+
Nodo 22
(oct)
Nodo 3
(oct)
Nodo 13
(oct)
PLC5/40 con mdulo
1785KA
Nodo 220
(1785KA)
Nodo 110
(1785-KA)
Data Highway
Nodo 3
(oct)
Dispositivo A
Dispositivo B
Dispositivo C
Procesador SLC 5/04 (B) a procesador PLC5 (C) va dos 1785-KA
Type: PeertoPeer
Read/Write: Write
Target Device: PLC5
Channel: 1
Comentarios
El canal se establece a 1 porque el comando original es iniciado por un procesador
SLC 5/04 en la red DH+.
El nodo receptor es el procesador PLC-5 a direccin de nodo 0. (En realidad, esta
es la direccin de nodo 3, pero la direccin de nodo se establece a 0 porque la
direccin de nodo del puente remoto maneja la estructura de direccionamiento.)
La identificacin de vnculo del puente remoto siempre se establece a 0 cuando se
usa esta estructura de direccionamiento.
849
La direccin de nodo del puente remoto se establece a 131. La direccin de nodo
del puente remoto consiste en el dgito ms significativo (octal) del 1785-KA (220)
remoto ms la direccin del nodo receptor. Por ejemplo, 200 + 3 = 203 octales (131
decimal).
La direccin de nodo del puente local se establece a 8 porque esta es la
equivalente decimal del segundo dgito menos significante de la direccin 1785-KA
(10 octal).
Procesador SLC 5/04 (B) a procesador SLC 5/04 (A) va dos 1785-KA
Type: PeertoPeer
Read/Write: Write
Channel: 1
Comentarios
El nodo receptor es el procesador SLC 5/04 en la direccin de nodo 0. (En
realidad, esta es direccin de nodo 22, pero la direccin de nodo se establece a 0
porque la direccin de nodo del puente remoto maneja la estructura de
direccionamiento.)
La identificacin de vnculo del puente remoto siempre se establece a 0 cuando se
usa esta estructura de direccionamiento.
La direccin de nodo del puente remoto se establece a 146. La direccin de nodo
del puente remoto consiste en el dgito ms significante (octal) del 1785-KA remoto
ms la direccin del nodo receptor. Por ejemplo, 200 + 22 = 222 octal (146
decimal).
La direccin de nodo del puente local se establece a 8 porque esta es la
equivalente decimal del segundo dgito menos significativo de la direccin
1785-KA (10 octal).
Preface
850
Ejemplo 3 Transferencia va canal 0 DH-485 del procesador SLC 5/04
PLC5/40
E/S SLC 5/03
E/S SLC 5/04
(57.6 KBaudio)
DH+
Identificacin
de red = 1
(19.2 KBaudio)
DH-485
E/S SLC 5/04
Nodo 3
(oct)
Nodo 1
(oct)
Convertidor de
intenrface 1747-PIC
DH+ Nodo 2
(oct)
Nodo 2
(oct)
DH-485
Nodo 1
RS-232
Dispositivo B
Dispositivo A
Dispositivo C
Dispositivo D
Procesador SLC 5/04 (A) a procesador SLC 5/03 (D) va un procesador SLC 5/04 (C)
(transferencia usando canal 0 DH-485)
Type: PeertoPeer
Read/Write: Read
Channel: 1
Comentarios
SLC 5/04 (canal 0, identificacin de red 1).
La direccin de nodo del puente local se establece a 2 porque esta es la direccin
de nodo DH+.
851
Procesador SLC 5/03 (D) a procesador SLC 5/04 (A) va un procesador SLC 5/04 (C)
Type: PeertoPeer
Read/Write: Read
Channel: 1
Comentarios
SLC 5/03 en la red DH-485.
de nodo DH-485.
Preface
852
Procesador SLC 5/03 (D) a PLC-5 (B) va un procesador SLC 5/04
Type: PeertoPeer
Read/Write: Write
Target Device: PLC5
Channel: 1
Comentarios
SLC 5/03 en la red DH-485.
El nodo receptor es el procesador PLC-5 en la direccin de nodo 3.
de nodo DH-485.
853
Mensajes remotos (SLC 5/03 a un SLC 500, SLC 5/01 SLC 5/02)
La ilustracin siguiente muestra la conectividad para un mensaje remoto.
Controlador modular de E/S
SLC 5/02
1747AIC
PLC5
SLC 5/01
SLC 5/03
Computadora
industrial T60
1747AIC
1747AIC
1747AIC
SLC 5/02
Identif. de
red = 1
Identificacin
de red = 3
_
Nodo 2 Nodo 6
_
Nodo 4
_
Nodo 7
_
PLC-5 con mdulo
1785-KA5
Nodo 3
Nodo 2
Identif. de red = 3
PLC con mdulo
1785-KA5
Nodo 8
_ (10 octal)
Nodo 5
_
Nodo 3
_
Nodo 1
Longitud mxima de la red DH-485 1200 m (4,000 pies)
Red DH+
Nodo 1
Nodo 9
(11 octal)
Los siguientes pies de grfico representan los parmetros de direccionameinto
de un SLC 5/03 a un procesador SLC 5/02 remoto.
_ Estes es el nodo original de la instruccin MSG. No tiene que especificar
esta direccin.
_ Esta es la direccin de nodo del puente local.
_ Esta es la direccin de nodo remoto del puente local. No tiene que
especificar esta direccin.
_ Esta es la direccin de nodo del puente remoto.
_ Esta es la direccin de nodo del puente remoto. No tiene que especificar
esta direccin.
_ Esta es la identificacin de red remota.
_ Esta es la direccin de nodo receptor.
Preface
854
Ejemplo 4 Transferencia va canal 0 DF1 del procesador SLC 5/04
E/S SLC 5/04
E/S SLC 5/04
E/S SLC 5/04
E/S SLC 5/04
(57.6 KBaudio)
DH+
(57.6 KBaudio)
DH+
DH+
Nodo 0
(oct)
DH+
Nodo 2
(oct)
DH+
Nodo 35
(oct)
DH+
Nodo 77
(oct)
S:34/5 = 1
(19.2 KBaudio)
DF1
(RS-232)
Dispositivo A Dispositivo B Dispositivo C Dispositivo D
Procesador SLC 5/04 (A) a procesador SLC 5/04 (D) va dos procesadores SLC 5/04
(transferencia usando canal 0 DF1)
Type: PeertoPeer
Read/Write: Read
Channel: 1
Remote Bridge Link Id: 1
Nota La configuracin incorrecta puede causar que los datos sean escritos o ledos de un
procesador no seleccionado. Asegrese que todos parmetros e identificaciones de
vnculo de canal se establezcan correctamente.
Comentarios
El nodo receptor es el procesador SLC 5/04 a direccin de nodo 77 (63 decimales).
SLC 5/04 (identificacin de vnculo 1).
La direccin de nodo del puente remoto se establece a 0 (no usado) porque canal
0 es dplex total DF1.
de nodo DH+.
855
Ejemplo 5 Transferencia va canal 0 DH+ del procesador SLC 5/04
E/S SLC 5/04
E/S SLC 5/04
E/S SLc 5/04
(57.6 KBaudio)
DH+
(19.2 KBaudio)
DF1
(RS-232)
Nodo 77
(oct)
Nodo 2
(oct)
S:34/5 = 1
Nodo 35
(oct)
Dispositivo A Dispositivo B Dispositivo C
Nota El dispositivo B tiene S:34/5 establecido a 1.
Procesador SLC 5/04 (A) a procesador SLC 5/04 (C) va un solo procesador SLC 5/04
Type: PeertoPeer
Read/Write: Read
Channel: 1
Target Node: 0
Remote Bridge Node Address: 0
Local Bridge Node Address: 2
Comentarios
El nodo receptor es el procesador SLC 5/04 en la direccin de nodo 0 (dplex total
DF1).
La direccin de nodo del puente remoto se establece a 0 (no usado) porque canal
0 es dplex total DF1.
de nodo DH+.
Preface
856
Procesador SLC 5/04 (C) a procesador SLC 5/04 (A) va un solo procesador SLC 5/04
Type: PeertoPeer
Read/Write: Read
Local/Remote: Local
Channel: 0
Comentarios
SLC 5/04 conectado va dplex total DF1.
El nodo receptor es el procesador SLC 5/04 en la direccin nodo 63 decimales (77
octal).
Procesador SLC 5/04 (C) a procesador SLC 5/04 (B) cuando la transferencia est habilitada
Type: PeertoPeer
Read/Write: Read
Local/Remote: Local
Channel: 0
Comentarios
El nodo receptor es el procesador SLC 5/04 en la direccin de nodo DH+ 29
decimal (34 octal).
857
Ejemplo 6 Transferencia usando un integrado pirmide para encaminar una instruccin
de mensaje
E/S SLC 5/04
Controlador de E/S
modular SLC 5/04
(57.6KBaud)
DH+
Nodo 7
(oct)
Nodo 1
(oct)
Estacin 3
Estacin 15
(oct)
(57.6 KBaudio)
DH+
Dispositivo A
Dispositivo B
Procesador SLC 5/04 (B) a procesador SLC 5/04 (A) via un integrador de pirmide usando
el encaminamiento PI
Type: PeertoPeer
Read/Write: Read
Channel: 1
Target Node: 7
Comentarios
La direccin de nodo del puente local se establece a 13 decimal (15 octal) porque
sta es la direccin de nodo DH+.
Preface
858
Ejemplo 7
PLC-5/40 con mdulo
1785-KA5
E/S SLC 5/03
19.2 KBaudio
DH-485
57.6 KBaudio
E/S SLC 5/03
DH+
Nodo 10
(oct)
Nodo 3
(oct)
Nodo 13
(oct)
PLC-5/40 con mdulo
1785-KA5
Nodo 220
(1785KA)
Nodo 110
(1785-KA)
Data Highway
Nodo 3
(oct)
Dispositivo A
Dispositivo B
Procesador SLC 5/03 a un procesador SLC 5/03 (transferencia usando dos 1785-KA5)
Type: PeertoPeer
Read/Write: Read or Write
Target Device: 485CIF or 500 CPU
Channel: 1
Target Node: 2
Remote Bridge Link Id: 8
Message Length In Elements: user specified
Comentarios
El canal se establece a 1 porque el comando es enviado en el canal RS485 del 5/03
en la identificacin de vnculo 4.
El nodo receptor se establece a 2 porque esta es la direccin DH-485 en la que el
dispositivo de destino reside en el vnculo de destino (identificacin de vnculo 8).
859
La identificacin de red del puende remoto se establece a 8 porque la red de
destino es DH-485.
La direccin de nodo del puente local se establece a 20 porque es el dispositivo de
puente (identificacin de vnculo 4) por el cual el comando debe ser enviado
(dispositivo D).
Preface
860
Comunicaciones de servicio (SVC)
Uso de un procesador SLC 5/02
La instruccin SVC es una instruccin de salida que no tiene parmetros de
programacin. Cuando se evala como verdadera, el escn de programa se
interrumpe para ejecutar la porcin de comunicaciones de servicio del ciclo de
operacin. Luego el escn se reanuda en la instruccin siguiente a la instruccin
SVC. Use esta instruccin para mejorar el rendimiento de comunicacin de su
procesador SLC 5/02.
No se le permite colocar una instruccin SVC en una subrutina de interrupcin STI,
interrupcin de E/S ni fallo del usuario.
Los bits siguientes le permiten personalizar o monitorizar el servicio de
comunicaciones. Refirase al captulo 1 de este manual para obtener informacin
adicional acerca del archivo de estado.
S:2/5 DH-485 Comando entrante pendiente
S:2/6 DH-485 Respuesta de mensaje pendiente
S:2/7 DH-485 Comando de mensaje saliente pendiente
S:2/15 DH-485 Seleccin de servicio de comunicaciones
Uso de un procesador SLC 5/03 SLC 5/04
Cuando usa un procesador SLC 5/03 SLc 5/04, la instruccin SVC opera segn lo
expuesto anteriormente. Estos procesadores le permiten seleccionar un canal de
comunicacin especfico (0, 1 ambos) al que se debe dar servicio. No se le
permite colocar una instruccin SVC en una subrutina de fallo, DII, STI ni evento
de E/S.
Los bits de estado siguientes le permiten personalizar o monitorizar el servicio de
comunicaciones. Refirase al apndice B de este manual para obtener informacin
adicional acerca del archivo de estado.
Canal 1 Canal 0
S:2/5 DH485 Comando entrante pendiente S:33/0 Comando entrante pendiente
S:2/6 DH485 Respuesta de mensaje
pendiente
S:33/1 Respuesta de mensaje pendiente
S:2/7 DH485 Comando de mensaje
saliente pendiente
pendiente
3 3 3
(SVC)
SVC
SERVICE COMMUNICATIONS
Channel 0
Channel 1
861
Canal 1 Canal 0
S:2/15 DH485 Seleccin de servicio de
comunicaciones
comunicaciones
S:33/7 DH485 Seleccin de servicio de
mensaje
S:33/6 Seleccin de servicio de mensaje
Servicio de canal
Cuando un canal no ha sido seleccionado para recibir servicio por parte de la
instruccin SVC, dicho canal recibe servicio normalmente al final del escn.
La instruccin SVC se usa cuando desea ejecutar una funcin de comunicacin, tal
como la transmisin de un mensaje, antes de la porcin de comunicacin de servicio
normal del escn de operacin. El ejemplo siguiente muestra cmo usar
selectivamente la instruccin SVC.
] [
S:2
7
(SVC)
Bit de comando de
mensaje saliente
pendiente
Puede colocar este rengln despus de una instruccin de escritura de mensaje.
S:2/7 se establece cuando la instruccin de mensaje se habilita y est esperando
(siempre que no se transmita un mensaje). Cuando S:2/7 se establece, la instruccin
SVC se evala como verdadera y el escn de programa se interrumpe para ejecutar
la porcin de comunicaciones de servicio del escn de operacin. Luego el escn se
reanuda en la instruccin siguiente a la instruccin SVC.
Este ejemplo sencillo asume que el bit de seleccin de servicio de comunicaciones
S:2/15 se ha puesto a cero y que sta es la nica instruccin MSG activa.
Nota Puede programar la instruccin SVC sin condiciones a travs de los renglones.
Esta es la tcnica normal de programacin para la instruccin SVC.
El procesador SLC 5/03 SLC 5/04 puede pasar una instruccin MSG a travs de
una red remota a su destino receptor. (Puede hacer un salto por una red.) El
procesador SLC 5/03 SLC 5/04 tambin puede pasar una instruccin MSG a la red
que existe en el otro lado del puente local.
Preface
862
Instruccin proporcional integral derivativa
91
9 Instruccin proporcional integral
derivativa
Este captulo describe la instruccin proporcional integral derivativa (PID).
Descripcin general
Esta es una instruccin de salida que controla las caractersticas fsicas tales como la
temperatura, presin, nivel lquido o rgimen de caudal usando lazos de proceso.
La instruccin PDI normalmente controla un lazo cerrado usando entradas de un
mdulo de entrada anlogico y proporcionando una salida a un mdulo de salida
analgico. Para el control de temperatura, usted puede convertir la salida analgica
a una salida activada/desactivada de tiempo proporcional para impulsar una unidad
de calefaccin o enfriamiento. Un ejemplo aparecen en las pginas 915 a 917.
La instruccin PID se puede operar en el modo temporizado o el modo STI. En el
modo temporizado, la instruccin actualiza su salida peridicamente a un rgimen
seleccionado por el usuario. En el modo STI, la instruccin se debe colocar en una
subrutina de interrupcin STI. Entonces actualiza su salida cada vez que se realiza
un escn de la subrutina STI. El intervalo de tiempo STI y el rgimen de
actualizacin de lazo deben ser idnticos para que la ecuacin se ejecute
correctamente.
3 3 3
PID
PID
Control Block
Process Variable
Control Variable
Preface
92
El concepto PID
El control en lazo cerrado PID retiene una variable de proceso a un punto de ajuste
deseado. Un ejemplo del rgimen de caudal/nivel de fluido se muestra abajo.

Ecuacin
PID
Alimentacin hacia
adelante o bias
Salida
de
Detector
de nivel
Variable de
proceso
Error Punto de ajuste
Rgimen de caudal
Vlvula de control
control
La ecuacin PID controla el proceso enviando una seal de salida a la vlvula de
control. Cuanto ms grande sea el error entre el punto de ajuste y la entrada de
variable de proceso, tanto ms grande es la seal de salida y vice versa. Un valor
adicional (alimentacin hacia adelante o bias) se puede aadir a la salida de control
como offset. El resultado del clculo PID (variable de control) impulsar la variable
de proceso que controla hacia el punto de ajuste.
93
La ecuacin PID
La instruccin PID usa el algoritmo siguiente:
Ecuacin estndar con ganancias dependientes:
Salida + K
C
[(E) )1T
I
(E)dt )T
D
D(PV)dt] ) bias
Las constantes de ganancia estndar son:
Trmino Rango (bajo a alto) Referencia
Ganancia de
controlador K
C
0.1 a 25.5 (adimensional)
0.01 a 327.67 (adimensional)
Proporcional
Trmino de
restablecimiento 1/T
I
25.5 a 0.1 (minutos por repeticin)
327.67 a 0.01 (minutos por repeticin)
Integral
Trmino de rgimen T
D
0.01 a 2.55 (minutos)
0.01 a 327.67 (minutos)
Derivativa
Se aplica a los rangos PID SLC 5/03 y SLC 5/04 cuando el bit de restablecimiento de bit y rango de refuerzo (RG)
se establecen a 1.
El trmino (rgimen) derivativo proporciona la uniformizacin por medio de un
filtro de paso bajo. La frecuencia de corte del filtro es 16 veces mayor que la
frecuencia de ngulo del trmino derivativo.
Normalmente, la instruccin PID se coloca en un rengln sin lgica condicional. La
salida permanece a su ltimo valor cuando el rengln es falso. El trmino integral
tambin se borra cuando el rengln es falso.
Nota La instruccin PID es un tipo de algortimo PID de slo entero y no le permite
introducir valores de punto (coma) flotante para sus parmetros. Por lo tanto, si
intenta mover un valor de punto (coma) flotante a uno de los parmetros PID
usando la lgica de escalera, ocurrir una conversin de punto (coma) flotante a
entero.
Preface
94
Durante la programacin, usted introduce las direcciones del bloque de control,
variable de proceso y variable de control despus de colocar la instruccin PID en
un rengln:
El bloque de control es un archivo que almacena los datos requeridos para
operar la instruccin. La longitud de archivo se fija a 23 palabras y se debe
introducir como direccin de archivo de entero. Por ejemplo, la introduccin de
N10:0 asignar los elementos N10:0 a N10:22. La configuracin del bloque de
control se ilustra en la pgina 911.
No escriba a las direcciones de bloque de control con otras instrucciones en su
programa excepto segn lo descrito ms adelante en este captulo. Si vuelve a
usar un bloque de datos que fue asignado anteriormente para otro uso, es buena
prctica poner primero a cero los datos. Recomendamos que use un archivo de
datos nico para contener sus bloques de control PID. Por ejemplo N10:0. Esto
evita el reuso imprevisto de las direcciones de bloque de control PID por otras
instrucciones en su programa.
La variable de proceso PV es una direccin de elemento que almacena el
valor de entrada de proceso. Esta direccin puede ser la ubicacin de la palabra
de entrada analgica donde el valor de la entrada A/D se almacena. Este valor
tambin podra ser un valor de entero si decide escanear su valor de entrada de
antemano al rango 016383.
La variable de control CV es una direccin de elemento que almacena la
salida de la instruccin PID. El valor de salida tiene un rango de 0 a 16383;
16383 es el 100%. Esto es normalmente un valor de entero para que usted
pueda escalar el rango de entrada PID segn el rango analgico especfico que
su aplicacin requiere.
La ilustracin a continuacin muestra una instruccin PID con direcciones tpicas
para estos parmetros introducidos:
PID
PID
Control Block N10:0
Process Variable N10:28
Control Variable N10:29
95
auto/manual: MANUAL time mode Bit: 1 TM
mode: TIMED auto/manual bit: 1 AM
control: E=SPPV control mode bit: 0 CM
setpoint (SP): 0 0output limiting enabled bit: 0 OL
process (PV): 0 reset and gain range: 0 RG
scaled error: 0 scale setpoint flag: 0 SC
deadband: 0 loop update time too fast: 0 TF
output (CV): 0 % derivitive (rate) action: 0 DA
DB, set when error is in DB: 0 DB
loop update: 0 [.01 secs] output alarm, upper limit: 0 UL
gain: 0 [/10] output alarm, lower limit: 0 LL
reset: 0 [/10 m/r] setpoint out of range: 0 SP
rate: 0 [/100 min] process var out of range: 0 PV
min scaled: 0 PID done: 0 DN
max scaled: 0
output (CV) limit: NO PID enabled: 0 EN
output (CV) min: 0 %
output (CV) max: 0 %
La columna izquierda en la ilustracin anterior enumera otros parmetros de
instruccin PID que debe introducir.
Automtico/manual AM (palabra 0, bit 1) alterna entre automtico y
manual. Automtico indica que el PID controla la salida. (El bit se ha puesto a
cero.) Manual indica que el usuario establece el valor de salida. (El bit est
establecido.) Cuando haga ajustes, le recomendamos que efecte los cambios
en el modo manual, seguido por un retorno al modo automtico. El lmite de
salida tambin se aplica en el modo manual.
El modo TM (word 0, bit 0) alterna los valores temporizados y STI.
Temporizado indica que el PID actualiza su salida al rgimen especificado en el
prametro de actualizacin del lazo.
Nota Cuando usa el modo temporizado, el tiempo de escn de su procesador debe ser
un mnimo de diez veces ms rpido que el tiempo de actualizacin del lazo para
evitar inexactitudes o perturbaciones.
STI indica que el PID actualiza su salida cada vez que se escanea. Cuando
selecciona STI, la instruccin PID debe ser programada en una subrutina de
interrupcin STI, y la rutina STI debe tener un intervalo de tiempo igual al
ajuste del parmetro de actualizacin del lazo PID. Establezca el perodo STI
en la palabra S:30. Por ejemplo, si el tiempo de actualizacin del lazo contiene
el valor 10 (para 100 ms), entonces el intervalo de tiempo STI tambin debe ser
igual a 10 (para 10 ms).
El control CM (palabra 0, bit 2) alterna los valores E=SPPV y E=PVSP.
La accin directa (E=PVSP) causa que la salida CV incremente cuando la
salida PV es mayor que el punto de ajuste SP (por ejemplo, una aplicacin de
enfriamiento). La accin inversa (E=SPPV) causa que la salida CV
incremente cuando la salida PV sea menor que el punto de ajuste SP (por
ejemplo, una aplicacin de calefaccin).
Preface
96
El punto de ajuste SP (palabra 2) es el punto de control deseado de la
variable del proceso. Puede cambiar este valor con las instrucciones en su
programa de escalera. Escriba el valor en la tercera palabra en el bloque de
control (por ejemplo, escriba el valor en N10:2 si su bloque de control es
N10:0). Sin escala, el rango de este valor es 016383. En caso contrario,
el rango es de escala mnima (palabra 8) a escala mxima (palabra 7),
La ganancia K
c
(palabra 3) es la ganancia proporcional, con un rango de
0.1 a 25.5 La regla general es establecer esta ganancia a la mitad del valor
necesario para causar que la salida oscile cuando los trminos de
restablecimiento y rgimen (abajo) se ponen a cero.
Especfico para SLC 5/03 y SLC 5/04 El rango vlido es 0 a 32767. Esta
palabra no es afectada por el bit RG.
El restablecimiento T
i
(palabra 4) es la ganancia integral, con un rango de
0.1 a 25.5 minutos por repeticin. La regla general es establecer el tiempo
de restablecimiento para que sea igual al perodo natural medido en la
calibracin de ganancia de arriba.
Especfico para SLC 5/03 y SLC 5/04 El rango vlido es 0 a 32767
minutos/repeticin. Anote que el valor 1 aadir el trmino integral
mnimo posible en la ecuacin PID.
Rgimen T
d
(palabra 5) es el trmino derivativo. El rango de ajuste es
0.01 a 2.55 minutos. La regla general es establecer este valor a 1/8 del
tiempo integral de arriba.
Especfico para SLC 5/03 and SLC 5/04 El rango vlido es 0 a 32767
minutos.
Escala mxima Smax (palabra 7) Si el punto de ajuste debe ser ledo en
unidades de ingeniera, entonces este parmetro corresponde al valor del
punto de ajuste en unidades de ingeniera cuando la entrada de control es
16383. El rango vlido es 16383 a +16383.
Especfico para SLC 5/03 y SLC 5/04 El rango vlido es 32768 a
+32767.
Escala mnima Smin (palabra 8) Si el punto de ajuste debe ser ledo en
unidades de ingeniera, este parmetro corresponde al valor del punto de
ajuste en unidades de ingeniera cuando la entrada de control es cero. El
rango vlido es 16383 a +16383.
Especfico SLC 5/03 y SLC 5/04 El rango vlido 32768 a 32767.
Nota La escala Smin Smax le permite introducir el punto de ajuste en unidades
de ingeniera. La banda muerta, error y PV se mostrarn en unidades de
ingeniera. Todava se espera que el PV de la variable de proceso se
encuentre dentro del rango de 0 a 16383. El uso de Smin Smax no
minimiza la resolucin PV PID.
97
Especfico para SLC 5/03 y SLC 5/04: Los errores con escala mayores que
+32767 menores que 32768 no se pueden representar. Si el error con
escala es mayor que +32767, se representa como +32767. Si el error con
escala es menor que 32768, se representa como 32768.
La banda muerta DB (palabra 9) es un valor no negativo. La banda
muerta se extiende sobre y debajo el punto de ajuste segn el valor que
usted introduce. La banda muerta se introduce en la interseccin con cero
de la variable de proceso PV y el punto de ajuste SP. Esto significa que la
banda muerta estar en efecto slo despus que la variable de proceso PV
entre en la banda muerta y pase a travs del punto de ajuste SP.
El rango vlido es 0 a la escala mxima 0 a 16383 cuando no hay escala.
Actualizacin del lazo (palabra 13) es el intervalo de tiempo entre los
clculos PID. La entrada es en intervalos de 0.01 segundo. La regla
general es introducir un tiempo de actualizacin del lazo cinco a diez veces
ms rpido que el perodo natural de la carga (determinado poniendo los
parmetros de restablecimiento y rgimen a cero y luego incrementando la
ganancia hasta que la salida comience a oscilar). En el modo STI, este
valor debe ser igual al valor de intervalo de tiempo STI de S:30.
El rango vlido es 1 a 2.55 segundos.
Especfico para SLC 5/03 y SLC 5/04 El rango vlido es 0.01 a 10.24
segundos.
El proceso con escala PV (palabra 14) se usa para la muestra en pantalla
nicamente. Este es el valor con escala de la variable de proceso (la
entrada analgica). Sin escala, el rango de este valor es 016383. Si no, el
rango es de escala mnimia (palabra 8) a escala mxima (palabra 7).
Error con escala (palabra 15) se usa para visualizacin solamente. Este es
el error de escala segn es seleccionado por el parmetro de modo de
control. Rango: escala mxima a escala mnima, 16383 a 16383
cuando no hay escala.
Nota Especfico para SLC 5/03 y SLC 5/04: Los errores con escala mayores que
+32767 menores que 32768 no se pueden representar. Si el error con
escala es mayor que +32767, se representa como +32767. Si el error con
escala es menor que 32768, se representa como 32768.
Preface
98
La salida CV% (palabra 16) muestra la salida CV real de 0 a 16383 en
trminos de porcentaje. (El rango es 0 a 100%.) Si usted seleccion el
modo AUTO con la tecla de llave F1, es para la visualizacin nicamente.
Si seleccion el modo manual y usa un monitor de datos APS, puede
cambiar la salida CV% y el cambio se aplicar a CV. El escribir a la salida
CV% con su programa de usuario o un dispositivo de programacin no
inteligente no afectar el CV. Cuando usa un dispositivo que no sea APS,
debe escribir directamente a CV que tiene un rango de 0 a 16383.
El lmite de salida (CV) OL (palabra 0, bit 3) alterna entre S y No.
Seleccione S, si desea limitar la salida a los valores mnimos y mximos.
salida CV%
SI (1)
lmite de salida CV% seleccionado
NO (0)
lmite de salida CV% cancelado
mn. El valor que introduce ser el
porcentaje de salida mnimo que la
variable de control CV obtendr:
Si el CV cae debajo de este valor mni-
mo, ocurrir lo siguiente:
El CV estar establecido al valor que
usted introdujo, y
El bit de alarma de salida, lmite
LL inferior estar establecido.
El valor que introduce determinar
cundo se establecer el bit de alarma
de salida, lmite inferior.
Si el CV cae debajo de este valor mni-
mo, se establecer el bit de alarma de
salida, lmite inferior (LL).
mx. El valor que introduce ser el
porcentaje de salida mximo que la
variable de control CV obtendr:.
Si el CV excede este valor mximo, lo
siguiente ocurre:
El CV establecer el valor que usted
introdujo, y
El bit de alarma de salida, lmite
de UL superior estar establecido.
El valor que introduce determinar
cundo se establecer el bit de alarma
de salida, lmite superior.
Si el CV excede este valor mximo, se
establecer el bit de alarma de salida,
lmite superior (UL).
99
Indicadores de instruccin PID
auto/manual: AUTO time mode Bit: 1 TM
mode: STI auto/manual bit: 0 AM
control: E=SPPV control mode bit: 0 CM
setpoint (SP): 500 0output limiting enabled bit: 1 OL
process (PV): 0 reset and gain range: 0 RG
scaled error: 0 scale setpoint flag: 0 SC
deadband: 5 loop update time too fast: 0 TF
output (CV): 0 % derivitive (rate) action: 0 DA
DB, set when error is in DB: 0 DB
loop update: 50 [.01 secs] output alarm, upper limit: 0 UL
gain: 25 [/10] output alarm, lower limit: 0 LL
reset: 10 [/10 m/r] setpoint out of range: 0 SP
rate: 1 [/100 min] process var out of range: 0 PV
min scaled: 0 PID done: 0 DN
max scaled: 1000
output (CV) limit: NO PID enabled: 0 EN
output (CV) min: 0 %
output (CV) max: 0 %
La columna derecha de la pantalla anterior muestra varios indicadores asociados con
la instruccin PID. La seccin siguiente describe estos indicadores:
El bit de modo de tiempo TM (palabra 0, bit 0) especifica el modo PID. Se
establece cuando el modo TEMPORIZADO est en efecto. Se pone a cero
cuando el modo STI est en efecto. Este bit se puede establecer o poner a cero
por medio de instrucciones en su programa de escalera.
El bit manual/automtico AM (palabra 0, bit 01) especifica la operacin
automtica cuando se pone a cero y la operacin manual cuando se establece.
Este bit puede ser establecido o poner a cero por medio de instrucciones en su
programa de escalera.
El bit de modo de control CM (palabra 0, bit 02) se pone a cero si el control
es E=SPPV. Se establece si el control es E=PVSP. Este bit se puede
establecer o poner a cero por medio de instrucciones en su programa de
escalera.
El bit de lmite de salida habilitado OL (palabra 0, bit 03) se establece
cuando ha seleccionado limitar la variable de control usando la tecla de funcin
[F4]. Este bit se puede establecer o poner a cero por medio de instrucciones en
su programa de escalera.
Especfico para SLC 5/03 y SLC 5/04 Bit de mejoramiento de
restablecimiento y rango de ganancia RG (palabra 0, bit 4) Cuando se
establece, este bit causa que el valor de restablecimiento de minuto/repeticin y
el multiplicador de ganancia sean mejorados por un factor de 10 (multiplicador
de restablecimiento de .01 y multiplicador de ganancia de .01).
Ejemplo con el juego de bit 4 El valor de restablecimiento de 1 indica que el
valor integral de 0.01 minutos/repeticin (0.6 segundos/repeticin) se aplicar al
algoritmo integral PID. El valor de ganancia de 1 indica que el error ser
multiplicado en 0.01 y aplicado al algoritmo PID.
Preface
910
Cuando se pone a cero, este bit permite que el valor de restablecimiento de
minutos/repeticin y el valor del multiplicador de ganancia sean evaluados en
las mismas unidades que la instruccin 5/02 PID (multiplicador de
restablecimiento de 0.1 y multiplicador de ganancia de 0.1).
Ejemplo con el juego de bit 4 El valor de restablecimiento de 1 indica que el
valor integral de 0.01 minutos/repeticin (0.6 segundos/repeticin) se aplicar al
algoritmo integral PID. El valor de ganancia de 1 indica que el error ser
multiplicado en 0.01 y aplicado al algoritmo PID.
Observe que el multiplicador de rgimen no es afectado por esta seleccin. (La
edicin inicial del software, versin 4.0, puede no permitirle introducir este bit.
Sin embargo, puede alterar el estado de este bit directamente en el bloque de
control.)
El indicador de punto de ajuste de escala SC (palabra 0, bit 05) se pone a
cero cuando se especifican los valores de escala del punto de ajuste.
El tiempo de actualizacin del lazo demasiado rpido TF (palabra 0, bit
06) est establecido por el algoritmo PID si el tiempo de actualizacin del lazo
que ha especificado no puede ser realizado por el programa en cuestin (debido
a lmites de tiempo de escn).
Si este bit est establecido, trate de corregir el problema actualizando su lazo
PID a un rgimen ms lento o moviendo la instruccin PID a una rutina de
interrupcin STI. Las ganancias de restablecimiento y rgimen aparecern con
error si la instruccin funciona con este bit establecido.
Bit de accin de derivativa (rgimen) DA (palabra 0, bit 07) Cuando est
establecido, este bit causa que el clculo de derivativa (rgimen) sea evaluado
en el error en vez del PIV. Cuando se pone a cero, este bit permite que el
clculo de derivativa (rgimen) sea evaluado de la misma manera que la
instruccin 5/02 PID (donde la derivativa se realiza en el PIV). Este bit es
usado nicamente por los procesadores SLC 5/03 y SLC 5/04.
DB, establecido cuando el error est en DB (palabra 0, bit 08) se establece
cuando la variable de proceso se encuentra dentro del rango de banda muerta de
interseccin con 0.
La alarma de salida, lmite superior UL (palabra 0, bit 09) se establece
cuando el CV de de salida de control calculado excede el lmite CV superior.
La alarma de salida, lmite inferior LL (palabra 0, bit 10) se establece
cuando el CV de salida de control calculado es menor que el lmite CV inferior.
El punto de ajuste fuera de rango SP (palabra 0, bit 11) se establece cuando
el punto de ajuste excede el valor con escala mximo o es menor que el valor
con escala mnimo.
La variable de proceso fuera de rango PV (palabra 0, bit 12) se establece
cuando la variable de proceso sin escala (o sin procesar) excede 16838 es
menor que cero.
El PID efectuado DN (palabra 0, bit 13) se establece en escanes donde el
algoritmo PID se calcula. Se calcula al rgimen de actualizacin del lazo.
El PID habilitado EN (palabra 0, bit 15) se establece mientras que el
rengln de la instruccin PID se habilita.
911
La longitud del bloque de control se fija a 23 palabras y se debe programar como
archivo de entero. Los indicadores de instruccin PID (palabra 0) y otros
parmetros se ubican de la manera siguiente:
EN DN PV SP LL UL DB DA TF SC RG OL CM AM TM
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
PID Sub Error Code (MSbyte)
Setpoint SP
Palabra
0
1
2
Gain K
C
Reset T
i
Rate T
d
3
4
5
6
*
*
*
*
*
7
8
9
10
11
12
Setpoint Max (Smax)
Setpoint Min (Smin)
Deadband
INTERNAL USE DO NOT CHANGE
Output Max
Output Min
*
*
*
*
*
13
14
15
16
Loop Update
Scaled Process Variable
Scaled Error SE
Output CV% (0100%)
*
17
18
19
20
21
22
INTERNAL USE
DO NOT CHANGE
Puede alterar el estado de estos valores con su programa de escalera.

OL, CM,
AM, TM
Feed Forward Bias *

MSW Integral Sum 5/03 MSW Integral Sum
LSW Integral Sum 5/03 LSW Integral Sum

Se aplica a los procesadores SLC 5/03 y SLC 5/04.

No altere el estado de un valor de bloque de control PID a menos que entienda
completamente la funcin y el efecto relacionado en su proceso.
Preface
912
Errores de tiempo de ejecucin
El cdigo de error 0036 aparece en el archivo de estado cuando ocurre un error de
tiempo de ejecucin de instruccin PID. El cdigo 0036 abarca las condiciones de
error PID siguientes, cada una de las cuales ha sido asignada a un valor de cdigo de
un solo byte exclusivo que aparece en el MSbyte de la segunda palabra del bloque
de control.
Cdigo de error Descripcin de la(s) condicin(es) de error Accin correctiva
11H SLC 5/02 SLC 5/03 y SLC 5/04 SLC 5/02 SLC 5/03 y SLC 5/04
1) Tiempo de actualiza-
cin del lazo D
t
> 255
cin del lazo D
t
> 1024
Cambie el tiempo de
actualizacin del lazo
D
t
a 0 < D
t
< 255
Cambie el tiempo de
actualizacin del lazo
Dt a 0 < D
t
< 1024
cin del lazo D
t
= 0
cin del lazo D
t
= 0
12H SLC 5/02 SLC 5/03 y SLC 5/04 SLC 5/02 SLC 5/03 and SLC 5/04
1) Ganancia
proporcional K
c
>
255
1) Ganancia
proporcional K
c
< 0
Cambie la ganancia
porporcional K
c
a
0 < K
c
< 255
Cambie la ganancia
proporcional Kc a
0 < K
c
2) Ganancia
proporcional K
c
= 0
13H SLC 5/02 SLC 5/03 y SLC 5/04 SLC 5/02 SLC 5/03 and SLC 5/04
Ganancia integral
(restablecimiento)
T
i
> 255
Ganancia integral
(restablecimiento)
T
i
< 0
Cambie la ganancia inte-
gral (restablecimiento) T
i
a 0 < T
i
< 255
Cambie la ganancia inte-
gral (restablecimiento) Ti
a 0 < T
i
14H SLC 5/02 SLC 5/03 y SLC 5/04 SLC 5/02 SLC 5/03 y SLC 5/04
Ganancia derivativa
(rgimen) T
d
> 255
Ganancia derivativa
(rgimen) T
d
< 0
Cambie la ganancia
derivativa (rgimen) T
d
a 0 < T
d
< 255
Cambie la ganancia
derivativa (rgimen) T
d
a 0 < T
d
21H
(SLC 5/02 solamente)
1) Pto. de ajuste con escala mx. Smax > 16383
2) Pto. de ajuste con escala mx. Smax < 16383
Cambie el pto. de ajuste con escala mx. Smax a
16383 < Smax < 16383
22H
(SLC 5/02 solamente)
1) Pto. de ajuste con escala mn. Smin > 16383
2) Pto. de ajuste con escala mn. Smin < 16383
Cambie el pto. de ajuste con escala mn. Smin a
16383 < Smin < Smax < 16383
23H Punto de ajuste con escala mnimo
Smin > punto de ajuste con escala mx. Smax
Cambie el punto de ajuste con escala mn. Smin a
16383 < Smin < Smax < 16383
(SLC 5/03 y SLC 5/04 32768 a +32767)
913
Cdigo de error Descripcin de la(s) condicin(es) de error Accin correctiva
31H Si usa la escala del punto de ajuste y
Smin > punto de ajuste SP > Smax o
Si no usa la escala de punto de ajuste y
0 > punto de ajuste SP > 16383,
entonces durante la ejecucin inicial del lazo PID,
ocurre este error y se establece bit 11 de palabra
0 del bloque de control. Sin embargo, durante la
ejecucin subsiguiente del lazo PID, si se
introduce un punto de ajuste de lazo invlido, el
lazo PID contina ejecutando con el uso del punto
de ajuste anterior, y se establece bit 11 de palabra
0 del bloque de control.
Si usa la escala de punto de ajuste, entonces
cambie el punto de ajuste SP a Smin < SP <
Smax o
Si no usa la escala de punto de ajuste, entonces
cambie el punto de ajuste SP a 0 < SP < 16383.
41H Escala seleccionada Seleccin de escala
cancelada
Escala seleccionada Seleccin de escala
cancelada
1) Banda muerta < 0 1) Banda muerta < 0 Cambie la banda
muerta a 0 < banda
muerta < (Smax
Smin) < 16383
Cambie la banda
muerta a 0 < banda
muerta < 16383
2) Banda muerta >
(Smax - Smin) o bien
2) Banda muerta >
16383
3) Banda muerta >
16383 (especfico para
5/02))
51H 1) Lmite de salida alta < 0
2) Lmite de salida alta > 100
Cambie el lmite de salida alta a
0 < lmite de salida alta < 100
52H 1) Lmite de salida baja < 0
2) Lmite de salida baja > 100
Cambie el lmite de salida baja a 0 < lmite de
salida baja < lmite de salida alta < 100
53H Lmite de salida baja > lmite de salida alta Cambie el lmite de salida baja a 0 < lmite de
salida baja < lmite de salida alta < 100
60H SLC 5/02 PID est siendo introducido por se-
gunda vez. (El lazo PID fue interrumpido por una
interrupcin de E/S, la cual a su vez, es interrum-
pida por la interrupcin PID STI.)
Tiene un mnimo de tres lazos PID en su
programa; uno en el programa principal o archivo
de subrutina; uno en un archivo de interrupcin
de E/S; y uno en el archivo de subrutina STI.
Debe alterar su programa de escalera y eliminar
el posible anidamiento de los lazos PID.
Preface
914
Escala PID y E/S analgicas
Para la instruccin SLC 500 PID, la escala numrica para la variable de proceso
(PV) y la variable de control (CV) es 0 a 16383. Para usar unidades de ingeniera,
tal como PSI o grados, primero debe escalar sus rangos de E/S analgicas dentro de
la escala numrica de arriba. Para hacerlo, use la instruccin de escala (SCL) y siga
los pasos descritos a continuacin.
1. Escale su entrada analgica calculando la pendiente (o rgimen) del rango de
entrada analgica al rango PV (0 a 163873). Por ejemplo, una entrada
analgica con un rango de 4 a 20 mA tiene un rango decimal de 3277 a 16384.
El rango decimal debe ser escalado por todo el rango de 0 a 16383 para uso
como PV.
2. Escale el CV para que se distribuya de manera equitativa por todo el rango de
salida analgica. Por ejemplo, una salida analgica que tiene una escala de 4 a
20 mA, tiene un rango decimal de 5242 a 31208. En este caso, 0 a 16383 debe
ser escalado por todo el rango de 6242 a 31208.
Una vez que ha escalado sus rangos de E/S analgicas hacia/desde la instruccin
PID, puede introducir las unidades de ingeniera mnimas y mximas que se
aplican a su aplicacin. Por ejemplo, si el rango de entrada analgica de 4 a 20
mA representa 0 a 300 PSI, puede introducir 0 y 300 como los parmetros
mnimos (Smin) y mximos (Smax) respectivamente. La variable de proceso,
error, punto de ajuste y banda muerta se mostrarn en unidades de ingeniera en
la pantalla del motor de datos PID. El punto de ajuste y la banda muerta se
pueden introducir en la instruccin PID usando unidades de ingeniera.
Las ecuaciones siguientes muestran la relacin lineal entre el valor de entrada y el
valor con escala resultante.
Valor con escala = (valor de entrada pendiente x) + offset
Pendiente = (escala m x. escala mn.) / (entrada mx. entrada mn.)
Offset = escala mn. (entrada mn pendiente x)
Uso de la instruccin SCL
Use los valores siguientes en una instruccin SCL para escalar los rangos de
entrada analgica comunes para las variables de proceso PID.
Parmetro 4 a 20 mA 0 a 5 V 0 a 10 V
Rgimen/10,000 12,499 10,000 5,000
Offset 4096 0 0
915
Use los valores siguientes en una instruccin SCL para escalar las variables de
control a salidas analgicas comunes.
Rgimen/10,000 15,239 10,000 19,999
Offset 6242 0 0
Uso de la instruccin SCP
Use los valores siguientes en una instruccin SCP para escalar sus entradas
analgicas al rango PV y escalar el rango CV a su salida analgica.
Entrada mnima 3277 0 0
Entrada mxima 16384 16384 32767
Escala mnima 0 0 0
Escala mxima 16383 16383 16383
Use los valores siguientes en una instruccin SCP para escalar variables de control
a salidas analgicas comunes.
Entrada mnima 3277 0 0
Entrada mxima 16383 16383 16383
Escala mnima 6242 0 0
Escala mxima 31208 16384 32764
Ejemplo
El diagrama de escalera siguiente muestra un lazo PID tpico que se programa en el
modo STI. Este ejemplo se proporciona principalmente para mostrar las tcnicas de
escala correctas. Muestra una entrada analgica de 4 a 20 mA y una salida
analgica de 4 a 20 mA. Se usan los parmetros siguientes se usan:
Archivo de subrutina STI (S:31) = 3
Punto de ajuste STI (S:30) = 10
Bit de habilitacin STI (S:2/1) = 1
Preface
916
SCL
SCALE
Source I:1.0
0
Rate [/10000] 12499
Offset 4096
Dest N10:28
0
LES
LESS THAN
Source A I:1.0
0
Source B 3277
GRT
GREATER THAN
Source A I:1.0
0
Source B 16384
MOV
MOVE
Source 3277
Dest I:1.0
0
IIM
IMMEDIATE IN w MASK
Slot I:1.0
Mask FFFF
(L)
B3
0
Rengln
3:0
Rengln
3:1
Rengln
3:2
Rengln
3:3
Rengln
3:4
Estos dos renglones aseguran que el valor de entrada analgica que se va a introducir permanezca dentro de los lmites de
3277 a 16384. Esto es necesario para evitar errores de conversin fuera de rango en las instrucciones SCL y PID. Los bits
de enclavamiento se pueden usar en otro lugar del programa para identificar la condicin fuera de rango que ocurri.
Rango insuficiente
MOV
MOVE
Source 16384
Dest I:1.0
0
(L)
B3
1
Rango excesivo
La fuente que se va a escalar es la entrada I:1 y su destino es la variable de proceso de la instruccin PID. Estos valores se
calculan con el conocimiento de que el rango es 3277 a 16384, mientras que el rango con escala (PV) es 0 a 16383.
PID
PID
Control Block N10:0
Este rengln actualiza inmediatamente la entrada analgica usada para PV.
917
IOM
IMMEDIATE OUT w MASK
Slot O:1.0
Mask FFFF
END
Rengln
3:6
Rengln
3:5
SCL
SCALE
Source N10:29
0
Rate [/10000] 15239
Offset 6242
Dest O:1.0
0
La variable de control PID es la entrada para la instruccin de escala. La instruccin PID garantiza que el CV permanezca
dentro del rango de 0 a 16383. Este valor debe ser escalado al rango de 6242 a 31208, lo cual representa el rango
numrico que es necesario para producir la seal de salida analgica de 4 a 20 mA.
Este rengln actualiza inmediatamente la tarjeta de salida analgica que es impulsada por el valor de la
variable de control PID.
La rutina STI debe tener un intervalo de tiempo equivalente al establecimiento del
parmetro de actualizacin del lazo PID.
Preface
918
Notas de aplicacin
Los prrafos siguientes tratan:
Los rangos de entrada/salida
La escala a unidades de ingeniera
La banda muerta de interseccin con cero
Las alarmas de salida
El lmite de salida con bloque de accin integral
El modo manual
La alimentacin hacia adelante
Las salidas de tiempo de proporcional
Rangos de entrada/salida
El mdulo de entrada que mide la variable de proceso (PV) debe tener un rango
binario completo de escala de 0 a 16383. Si este valor es menor que 0 (bit 15
establecido), un valor de cero se usar para PV y el bit de variable de proceso fuera
de rango se establecer (bit 12 de palabra 0 en el bloque de control). Si la variable
de proceso es > 16383 (bit 14 establecido), un valor de 16383 se usar para PV y el
bit de variable de proceso fuera de rango se establecer.
La variable de control, calculada por la instruccin PID, tiene el mismo rango de 0 a
16383. La salida de control (palabra 16 del bloque de control) tiene el rango de 0 a
100%. Puede establecer lmites inferiores y superiores para los valores de salida
calculados de la instruccin (donde un lmite superior de 100% corresponde a un
lmite de variable de control de 16383).
Escalado a unidades de ingeniera
La escala le permite introducir el punto de ajuste y los valores de banda muerta de
interseccin con cero en unidades de ingeniera y mostrar la variable de proceso y
valores de error en las mismas unidades de ingeniera. Recuerde que la variable de
proceso PV todava debe estar dentro del rango 016383. Sin embargo, el PV ser
mostrado en unidades de ingeniera.
919
Seleccione la escala segn lo siguiente:
1. Introduzca los valores de escala mximos y mnimos Smax y Smin en el bloque
de control PID. Refirase al bloque de control de la instruccin PID en la
pgina 911. El valor Smin corresponde a un valor analgico de cero para la
lectura ms baja de la variable de proceso, y Smax corresponde a un valor
analgico de 16383 para la lectura ms alta. Estos valores reflejan los lmites
de proceso. La escala del punto de ajuste es seleccionada introduciendo un
valor que no sea cero para uno o ambos parmetros. Si introduce el mismo
valor para ambos parmetros, la escala del punto de ajuste se inhabilita.
Por ejemplo, si mide un rango de temperatura de escala completa de 73 (PV=0) a
+1156 C (PV=16383), introduzca un valor de 73 para Smin y 1156 para Smax.
Recuerde que las entradas en la instruccin PID deben ser 0 a 16383. Las
conversiones de seales podran ser as:
Lmites de proceso 73 a +1156 C
Salida de transmisor (si usado) +4 a +20 mA
Salida de un mdulo de entrada analgico 0 a 16383
Instruccin PID, Smin a Smax 73 a +1156 C
2. Introduzca el punto de ajuste (palabra 2) y la banda muerta (palabra 9) en las
mismas unidades con escala. Lea tambin la variable de proceso con escala y el
error con escala en estas unidades. El porcentaje de salida de control (palabra
16) se muestra como porcentaje del rango de 0 a 16383. El valor real
transferido a la salida CV siempre es entre 0 y 16383.
Cuando selecciona la escala, la instruccin escala el punto de ajuste, banda muerta,
variable de proceso y error. Debe considerar el efecto de todas estas variables
cuando cambia la escala.
Preface
920
Banda muerta (DB) de interseccin con cero
La banda muerta ajustable le permite seleccionar un rango de error encima y debajo
del punto de ajuste donde la salida no se cambia siempre que el error permanezca
dentro de este rango. Esto le permite controlar la precisin con que la variable
corresponde el punto de ajuste sin cambiar la salida.
+DB
SP
DB
Rango de
Tiempo
error
La interseccin con cero es el control de banda muerta que permite que la
instruccin use el error para propsitos de clculo mientras que la variable de
proceso cruce en la banda muerta hasta que cruce el punto de ajuste. Una vez que
cruza el punto de ajuste (el error cruza cero y cambia la seal) y siempre que
permanezca en la banda muerta, la instruccin considera que el valor de error es
cero para propsitos de clculo.
Seleccione la banda muerta introduciendo un valor en la palabra de almacenamiento
de la banda muerta (palabra 9) en el bloque de control. La banda muerta se extiende
encima y debajo del punto de ajuste segn el valor que usted introduce. Un valor de
cero inhibe esta caracterstica. La banda muerta tiene las mismas unidades con
escala que el punto de ajuste si selecciona la escala.
Alarmas de salida
Puede establecer una alarma de salida en la salida de control (CO) a un valor
seleccionado encima y/o debajo de un porcentaje de salida seleccionado. Cuando la
instruccin detecta que la salida (CO) ha excedido el valor, establece un bit de
alarma (bit 10 para el lmite inferior, bit 9 para el lmite superior) en palabra 0 del
bloque de control PID. Los bits de alarma estn restablecidos por la instruccin
cuando la salida (CO) retorna dentro de los lmites. La instruccin no evita que la
salida (CO) exceda los valores de alarma a menos que usted seleccione el lmite de
salida.
Seleccione alarmas de salida superiores e inferiores introduciendo un valor para la
alarma superior (palabra 11) y la alarma inferior (palabra 12). Los valores de
alarma son especificados como porcentaje de la salida. Si no desea alarmas,
introduzca cero y 100% respectivamente para los valores de alarma inferiores y
superiores y no haga caso de los bits de alarma.
921
Lmite de salida con bloqueo de accin integral
Puede establecer un lmite de salida (porcentaje de salida) en la salida de control.
Cuando la instruccin detecta que la salida (CO) ha excedido un lmite, establece un
bit de alarma (bit 10 para el lmite inferior, bit 9 para el lmite superior) en palabra 0
del bloque de control PID y previene que la salida (CO) exceda el valor de lmite.
La instruccion limita la salida (CO) a 0 y 100% si elige no limitarla.
Seleccione lmites de salida superiores e inferiores estableciendo el bit de
habilitacin de lmite (bit 3 de la palabra de control 0) e introduciendo un lmite
superior (palabra 11) y un lmite inferior (palabra 12). Los valores de lmite son un
porcentaje (0 a 100%) de la salida de control (CO).
La diferencia entre seleccionar alarmas de salida y lmites de salida es que debe
seleccionar el lmite de salida para habilitar el lmite. Los valores de lmite y alarma
se almacenan en las mismas palabras. El introducir estas palabras habilita las
alarmas, pero no el lmite. El introducir estos valores y el establecer el bit de
habilitacin de lmite habilita el lmite y las alarmas.
El bloqueo de accin integral es una caracterstica que evita que el trmino integral
se haga excesivo cuando la salida (CO) alcanza un lmite. Cuando la suma de los
trminos PID y bias en la salida (CO) alcanzan el lmite, la instruccin deja de
calcular la suma integral hasta que la salida (CO) retorne dentro del rango. La suma
integral se contiene en palabras 17 y 18 del bloque de control.
Modo manual
En el modo manual, el algortimo PID no calcula el valor de la variable de control.
En cambio, usa el valor como entrada para ajustar la suma integral (palabras 17 y
18) para que se realice una transferencia sin perturbaciones al volver a entrar en el
modo AUTOMATICO.
En el modo manual, el programador le permite introducir un valor CV nuevo de 0 a
100%. Este valor se convierte en un nmero de 0 a 16383 y se escribe a la direccin
de variable de control. Si usa un mdulo de salida analgico para esta direccin,
debe guardar (compilar) el programa con la opcin de proteccin de archivo
establecida a Ninguna. Esto le permite escribir a la tabla de datos de salida. Si no
efecta esta operacin de guardar, no podr establecer el nivel de salida en el modo
manual. Si su programa de escalera establece el nivel de salida manual, disee su
programa de escalera para escribir a la direccin CV cuando est en el modo
manual. Anote que este nmero se encuentra en el rango de 0 a 16383, no de 0 a
100. El escribir al porcentaje CV (palabra 16) con su programa de escalera no tiene
efecto en el modo manual.
El ejemplo en la pgina siguiente muestra cmo puede controlar manualmente la
salida de variable de control (CV) con su programa de escalera.
Preface
922
Estado de rengln PID
Si el rengln PID es falso, la suma integral (palabras 17 y 18) se pone a cero y CV
permanece en su ltimo estado.
Notas de operacin
Un interruptor preselector giratorio BCD de 3
dgitos es cableado a un mdulo de entrada a
I1:1.0 (rango 0100)
Un botn pulsador es cableado a I1:2.0/0; acepta
el valor del interruptor preselector giratorio.
Un interruptor selector para el modo
automtico/manual es cableado a I1:2.0/1
(automtico) e I1:2.0/2 (manual).
N7:0 almacena el valor introducido en el
interruptor preselector giratorio.
N7:2 almacena un clculo intermedio.
N7:8 es la direccin de variable de control PID.
N7:10 Es la direccin de bloque de control de la
instruccin PID.
N7:26 El porcentaje de salida es actualizado
automticamente por la instruccin PID.
] [
N7:10
1
[OSR]
B3
0
( )
B3
3
MUL
MULTIPLY
Source A N7:0
Source B 16384
Dest N7:2
LIM
LIMIT TEST
Low Lim 0
Test N7:0
High Lim 100
FRD
FROM BCD
Source I1:1.0
Dest N7:0
DDV
DOUBLE DIVIDE
Source 100
Dest N7:8
] [
I:2.0
0
(U)
S:5
0
] [
I:2.0
1
Acepta CV
Error fuera de rango
Auto
] [
I:2.0
2
Manual
(L)
N7:10
1
(U)
N7:10
1
Bit A/M
Bit A/M
A/M Bit
LIM
LIMIT TEST
Low Lim 101
Test N7:0
High Lim 1
923
Alimentacin hacia adelante o bias
Las aplicaciones que involucran demoras de transporte pueden requerir que se aada
un bias a la salida CV en espera de una perturbancia. Este bias se puede realizar
usando el procesador LSC 5/02, SLC 5/03 SLC 5/04 escribiendo un valor al
elemento de bias de alimentacin hacia adelante, el sptimo elemento (palabra 6) en
el archivo de bloque de control. (Vea la pgina 911.) El valor que escribe se
aadir a la salida para as permitir que se efecte una accin de alimentacin hacia
adelante. Puede aadir un bias escribiendo un valor entre 16383 y +16383 a
palabra 6 con su terminal de programacin o programa de escalera.
Salidas de tiempo proporcional
Para aplicaciones de calentamiento o enfriamiento, la salida analgica de variable de
control tpicamente es convertida en una salida de tiempo proporcional. Aunque
esto no se puede realizar directamente en el procesador SLC 5/02, SLC 5/03 SLC
5/04, puede usar el programa en la pgina siguiente para convertir la variable de
control en una salida de tiempo proporcional. En este programa, el tiempo de ciclo
es el valor preseleccionado del temporizador T4:0. El tiempo de ciclo se relaciona
con el % a tiempo de la manera siguiente:
T4:0.PRE es el tiempo de ciclo
salida 100% a tiempo
% a tiempo
Preface
924
Ejemplo Salidas de tiempo proporcional
(L)
O:1.0
0
(U)
O:1.0
0
(RES)
T4:0
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 1000
Accum 0
NEQ
NOT EQUAL
Source A N7:25
0
Source B 0
GRT
GREATER THAN
Source A T4:0.ACC
0
Source B N7:25
0
MUL
MULTIPLY
Source A N7:1
0
Source B T4:0.PRE
1000
Dest N7:25
0
DDV
DOUBLE DIVIDE
Source 16383
Dest N7:25
0
CLR
CLEAR
Dest S:5
0
PID
PID
Control Block N7:2
END
] [
T4:0
DN
] [
N7:2
13
Tiempo de ciclo
Contactos de salida
Variable de control
Borra el indicador
Bit de efectuado
de tiempo
de la instruccin
Salida como fraccin
del tiempo de ciclo
de salida
proporcional
de error menor
PID
925
Sintonizacin PID
La sintonizacin PID requiere el conocimiento del control de proceso. Si no tiene
experiencia, sera til obtener instruccin tcnica acerca de la teora y mtodos de
control de proceso usados por su empresa.
Existen varias tcnicas que se pueden usar para sintonizar un lazo PID. El mtodo
de ajuste PID siguiente es general y es limitado respecto al manejo de
perturbaciones de carga. Cuando sintoniza, le recomendamos que efecte cambios
en el modo MANUAL, seguido por un retorno a AUTOMATICO. El lmite de
salida se aplica en el modo MANUAL.
Nota Este mtodo requiere que la instruccin PID controle una aplicacin no crtica
respecto a la seguridad personal y daos al equipo.
Procedimiento
1. Cree su programa de escalera. Asegrese que haya escalado correctamente su
entrada analgica en el rango de la variable de proceso PV y que haya escalado
correctamente su variable de control CV a su salida analgica.
2. Conecte su equipo de control de proceso a los mdulos analgicos. Cargue el
programa en el procesador. Deje el procesador en el modo de programa.
Asegrese que todas las posibilidades de movimiento de la mquina hayan sido
consideradas en cuanto a la seguridad personal y daos al equipo. Es posible
que la salida CV pueda oscilar entre 0 y 100% durante la sintonizacin.
Si desea verificar el escalado de su sistema continuo y/o determinar el tiempo de
actualizacin del lazo inicial del sistema, pase al procedimiento en la pgina 927.
3. Introduzca los valores siguientes: el valor de punto de ajuste inicial SP, un T
i
de
restablecimiento de 0, un rgimen T
d
de 0, una ganancia K
c
de 1 y una
actualizacin de lazo de 5.
Establezca el modo PID a STI o temporizado, segn su diagrama de escalera. Si
STI es seleccionado, asegrese que el tiempo de actualizacin del lazo sea igual
al intervalo de tiempo STI.
Introduzca los establecimientos opcionales aplicables (lmite de salida, alarma
de salida, escalado Smax Smin, alimentacin hacia adelante).
4. Preprese para registrar el CV, PV, entrada analgica o salida analgica a
medida que vaya varindose con el transcurso de tiempo con respecto al valor
del punto de ajuste SP.
Preface
926
5. Coloque la instruccin PID en el modo MANUAL, luego coloque el procesador
en el modo de marcha.
6. Mientras monitoriza la pantalla PID, ajuste el proceso manualmente escribiendo
al valor de porcentaje CO.
7. Cuando perciba tener el proceso bajo control manual, coloque la instruccin
PID en el modo AUTOMATICO.
8. Ajuste la ganancia a medida que vaya observando la relacin de la salida con el
punto de ajuste durante el transcurso de tiempo.
Cuando usa el procesador SLC 5/02, los ajustes de ganancia perturban el
proceso cuando cambia los valores. Para evitar esta perturbacin, cambie al
modo MANUAL antes de efectuar el cambio de ganancia y luego retorne al
modo AUTOMATICO. Cuando usa el procesador SLC 5/03 SLC 5/04, los
cambios de ganancia no perturban el proceso; por lo tanto, no es necesario
cambiar al modo MANUAL.
9. Cuando observe que el proceso est oscilando arriba y abajo del punto de ajuste
de una manera uniforme, registre la duracin de 1 ciclo. Eso es, obtenga el
perodo natural del proceso.
Perodo natural 4x tiempo muerto
Registre el valor de ganancia. Retorne al modo MANUAL (detenga el proceso
si fuese necesario).
10. Establezca el tiempo de actualizacin del lazo (y el intervalo de tiempo STI si es
aplicable) a un valor de 5 a 10 veces ms rpido que el perodo natural.
Por ejemplo, si el tiempo de ciclo es 20 segundos y usted elige establecer el
tiempo de actualizacin del lazo a 10 veces ms rpido que la velocidad natural,
establezca el tiempo de actualizacin del lazo a 200, lo que resultar en una
velocidad de 2 segundos.
11. Establezca el valor de ganancia K
c
a 1/2 de la ganancia necesaria para obtener
el perodo natural del proceso. Por ejemplo, si el valor de ganancia registrado
en el paso 9 fue 80, establezca la ganancia a 40.
12. Establezca el trmino de restablecimiento T
i
para que ste se aproxime al
perodo natural. Si el perodo natural es 20 segundos, como en nuestro ejemplo,
se establecer el trmino de restablecimiento a 3 (0.3 minutos por repeticin se
aproximan a 20 segundos).
13. Ahora establezca el rgimen T
d
para que ste sea igual a un valor de 1/8 del
trmino de restablecimiento. Para nuestro ejemplo, el valor 4 ser usado para
proporcionar un trmino de rgimen de 0.04 minutos por repeticin.
927
14. Coloque el proceso en el modo AUTOMATICO. Si tiene un proceso ideal, la
sintonizacin PID ser finalizada.
15. Para efectuar ajustes de este punto en adelante, coloque la instruccin PID en el
modo MANUAL, introduzca el ajuste y retorne la instruccin PID al modo
AUTOMATICO.
Esta tcnica de cambiar al modo MANUAL y luego retornar al modo
AUTOMATICO asegura que la mayor parte del error de ganancia se elimine
al momento de realizar cada ajuste. Esto le permite observar inmediatamente
los efectos de cada ajuste. El alternar el rengln PID permite que la instruccin
PID se reinicie eliminando as toda la acumulacin integral. Es posible que
desee alternar el rengln PID como falso a medida que vaya sintonizando para
eliminar los efectos de los ajustes de sintonizacin anteriores.
Cmo verificar el escalado del sistema continuo
Para asegurarse que el proceso sea lineal y que el equipo est correctamente
conectado y escalado, realice lo siguiente:
1. Coloque la instruccin PID en el modo manual e introduzca los parmetros
siguientes:
escriba: 0 para Smin
escriba: 100 para Smax
escriba: 0 para CO%
2. Introduzca el modo de marcha REM y verifique que PV=0.
3. Escriba: 20 en CO%
4. Registre el PV = _______
5. Escriba: 40 en CO%.
Preface
928
11. Los valores que ha registrado deben tener un offset del CO% con la misma
cantidad. Esto prueba la linealidad del proceso. El ejemplo siguiente muestra
una progresin de offset de quince.
CO 20% = PV 35%
CO 40% = PV 55%
CO 60% = PV 75%
CO 80% = PV 95%
Si los valores que ha registrado no tienen el offset con la misma cantidad:
El escalado es incorrecto, o
el proceso no es lineal, o
el equipo no est conectado y/o configurado correctamente.
Haga las correcciones necesarias y repita los pasos 210.
Cmo determinar el tiempo de actualizacin del lazo inicial
Para determinar el tiempo de actualizacin del lazo aproximado que se debe usar
para su proceso, realice lo siguiente:
1. Coloque los valores de aplicacin normales en Smin y Smax.
3. Escriba: 60 en CO% y active inmediatamente su cronmetro.
4. Observe el PV. Cuando el PV comience a cambiar, pare el cronmetro.
Registre este valor. Esto constituye el tiempo muerto.
5. Multiplique el tiempo muerto por 4. Este valor se aproxima al perodo natural.
Por ejemplo, si:
tiempo muerto = 3 segundos, entonces 4 3 = 12 segundos ( perodo natural)
6. Divida el valor obtenido en el paso 5 entre 10. Use este valor como el tiempo
de actualizacin del lazo. Por ejemplo, si:
perodo natural = 12 segundos, entonces 12 10 = 1.2 segundos.
Por lo tanto, el valor 120 se introducir como el tiempo de actualizacin del
lazo.
(120 10 ms = 1.2 segundos)
929
7. Introduzca los valores siguientes: El valor SP de punto de ajuste inicial, un T
i
de restablecimiento de 0, un T
d
de rgimen de 0, un K
c
de ganancia de 1 y el
tiempo de actualizacin del lazo determinado en el paso 17.
Establezca el modo PID a STI o temporizado, segn su diagrama de escalera. Si
selecciona STI, asegrese que el tiempo de actualizacin del lazo sea igual al
intervalo de tiempo STI.
Introduzca los posicionamientos opcionales aplicables (lmite de salida, alarma
de salida, escalado Smax Smin, alimentacin hacia adelante).
8. Retorne a la pgina 925 y finalice el procedimiento de sintonizacin a partir
del paso 4.
Preface
930
Instrucciones ASCII
101
10 Instrucciones ASCII
Este captulo contiene informacin general acerca de las instrucciones ASCII y
explica cmo funcionan en su programa de aplicacin. Cada una de las
Instrucciones ASCII
Instruccin
Mnemnico Nombre
Propsito Pgina
ABL Prueba de bfer
por lnea
Determina el nmero de caracteres en el bfer,
hasta e incluyendo el carcter del fin de lnea.
107
ACB Nmero de
caracteres en bfer
Determina el nmero total de caracteres en el bfer. 108
ACI Cadena a entero Convierte una cadena en un valor entero. 1010
ACL Borrado del bfer
ASCII de recepcin
y/o transmisin
Borra los bferes de recepcin y/o de transmisin 1011
ACN Concatenado de
cadenas
Combina dos cadenas en una. 1012
AEX Extraccin de ca-
dena
Extrae una porcin de una cadena para crea nua
cadena nueva.
1013
AHL Lneas de hand-
shake ASCII
Establece o restablece las lneas de comunicacin
de mdem
1014
AIC Entero a cadena Convierte un valor entero en una cadena. 1016
ARD Lectura de
caracteres ASCII
Lee caracteres desde el bfer de entrada y los colo-
ca en una cadena.
1017
Preface
102
Instruccin
Mnemnico Nombre
Propsito Pgina
ARL Lectura ASCII de
lnea
Lee una lnea de caracteres desde el bfer de en-
trada y los coloca en una cadena.
1020
ASC Bsqueda de ca-
dena
Busca una cadena. 1022
ASR Comparacin de
cadenas ASCII
Compara dos cadenas. 1023
AWA Escritura ASCII
con apndice
Escribe una cadena con caracteres configurados
por el usuario aadidos.
1024
AWT Escritura ASCII Escribe una cadena. 1027
Descripcin general de ASCII
Las instrucciones ASCII estn disponibles en los procesadores SLC 5/03 OS301 y
superiores y todos los procesadores SLC 5/04. Existen dos tipos de instrucciones
ASCII:
Control de puerto ASCII esto incluye instrucciones que usan o modifican el
canal de comunicacin para la recepcin o transmisin de datos. Cuando usa
estas instrucciones, la configuracin del sistema debe estar establecida en el
modo de usuario.
(ABL, ACB, ACL, AHL*, ARD, ARL, AWA*, AWT*)
* significa que debe estar en el modo de usuario o sistema
Las instrucciones de control de puerto ASCII se colocan en cola segn el orden
de ejecucin y dependen la una de la otra para ejecutarse (excepto ACL, la cual
se ejecuta inmediatamente). Por ejemplo, si tiene una ARD (instruccin de
lectura ASCII) y luego una AWT (instruccin de escritura ASCII), el bit de
efectuado o el bit de error de la ARD debe estar establecido antes de que AWT
pueda comenzar ejecutarse (aun cuando AWT se ha habilitado durante la
ejecucin de ARD por parte del procesador). Una segunda instruccin de
control de puerto ASCII no puede comenzar a ejecutarse hasta que la primera se
haya finalizado. Sin embargo, el procesador no espera la finalizacin de una
instruccin de control de puerto ASCII antes de que siga ejecutando su
Control de cadena ASCII esto incluye instrucciones que manejan los datos de
cadena. (ACI, ACN, AEX, AIC, ASC, ASR)
Las instrucciones de control de cadena ASCII se ejecutan inmediatamente.
Nunca se colocan en cola para esperar su ejecucin.
Instrucciones ASCII
103
Descripcin general del parmetro de protocolo
A continuacin aparecen los parmetros de protocolo ASCII que usted estableci
va las pantallas de configuracin de canal 0 en el software de programacin.
Descripcin Especificacin
Velocidad
Alterna entre 110, 300, 600,
1200,2400,4800,9600 y 19200. El valor
predeterminado es 1200.
Bits de arranque
El valor predeterminado es 1 y no se puede
cambiar.
Bits de parada
Las opciones incluyen 1, 1.5 y 2. El valor
Paridad
Alterna entre Ninguno, Impar y Par. El valor
predeterminado es Ninguno.
Bits de datos
Alterna entre 7 y 8. El valor predeterminado es
8.
Caracteres de terminacin
Le permite configurar hasta 2 caracteres ASCII.
La instruccin ABL usa bloques para determinar
la longitud de cadena. El valor predeterminado
es CR.
Caracteres aadidos
Le permite configurar hasta 2 caracteres ASCII.
La instruccin AWA aade los caracteres al final
de cada cadena para servir como caracteres de
terminacin para el dispositivo receptor. El valor
predeterminado es CR LF.
Preface
104
Cmo usar el tipo de archivo de datos ASCII
Estos son elementos de 1 palabra. Asigne las direcciones ASCII as:
Formato Explicacin
A Archivo ASCII
Af:e/b
f Nmero de archivo. Un nmero de archivo entre 9-255 se puede usar.
e
Nmero de
elemento
Rango de 0-255. Este es un elemento de 1 palabra.
b
Nmero de
bit
Ubicacin de bit dentro del elemento. Rango de 0-15.
Ejemplos:
A9:2 Elemento 2, archivo ASCII 9
A10:0/7 Bit 7, elemento 0, archivo ASCII 10
Cmo usar el tipo de archivo de datos de cadena (ST)
Este tipo de archivo es vlido para los procesadores SLC 5/03 OS301, OS302 y SLC
5/04 OS400, OS401. Estos son elementos de 42 palabras. Puede direccionar las
longitudes de cadena aadiendo un .LEN a cualquier direccin de cadena (por
ejemplo, ST17:1.LEN). Los nmeros del archivo de datos de cadena vlidos son
9255.
Las longitudes de cadena deben estar entre 0 y 82. Por lo general, las longitudes
fuera de este rango causan que el procesador establezca el bit de error ASCII
(S:5/15) y la instruccin no se ejecuta.
Nota Configura los caracteres aadidos o fin de lnea va la pantalla de configuracin de
canal. Los caracteres aadidos predeterminados son el retorno del carro y
alimentacin de lnea; el carcter de fin de lnea (terminacin) predeterminado es
un retorno de carro.
Todas las instrucciones, menos ACL y AHL, entrarn en error si el puerto se
inhabilita.
Instrucciones ASCII
105
Asigne direcciones de cadena as:
Formato Explicacin
ST Archivo de cadena
STf:e.s/b f Nmero de archivo. Un nmero de archivo entre 9-255 se puede usar.
e
Nmero de
elemento
Rango de 0-255. Estos son elementos de 42 palabras.
16 bits por elemento.
. Delimitador de subelemento
s
Nmero de
subelemento
Rango de 0-41. Palabra 0 es la longitud, .LEN.
b Nmero de bit
Ubicacin de bit dentro del elemento. Rango de 0-15.
El direccionamiento a nivel de bit no est disponible
para la palabra 0 de elementos de cadena.
Ejemplos:
ST9:2 Elemento 2, archivo de cadena 9
ST10:2.3/8 Bit 8 en subelemento 3 de elemento 2, archivo de cadena 10
Preface
106
El elemento de control para las instrucciones ASCII incluye ocho bits de estado, un
byte de cdigo de error y dos palabras de carcter:
EN EU DN EM ER UL IN FD| Error Code
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Number of characters for sending or receiving (LEN)
Number of characters sent or received (POS)
EN = Enable Bit
EU = Queue Bit
DN = Asynchronous Done Bit
EM = Synchronous Done Bit
ER = Error Bit
UL = Unload Bit
IN = Running Bit (Este bit es el bit IN en el archivo
de datos de control [R6:].)
FD = Found Bit
Word 0
Word 1
Word 2
El bit encontrado FD (bit 8) indica que la instruccion ha encontrado el fin de
caracteres o caracteres de terminacin en el bfer (se aplica a las instrucciones
ABL y ACB).
El bit de marcha IN (bit 9) indica que una instruccin puesta en cola se est
ejecutando.
El bit de descarga UL (bit 10) detiene la operacin de instruccin antes (puede
estar puesta en cola) o durante la ejecucin. Si este bit se establece durante la
ejecucin de una instruccin, los datos ya procesados se envan al destino.
Anote que la instruccin no se elimina de la cola; los datos remanentes
simplemente no se procesan. Usted establece este bit.
El bit de error ER (bit 11) indica que un error ocurri durante la ejecucin de
la instruccin, tal como un cambio de modo va canal 1 la instruccin fue
cancelada usando el bit UL o la instruccin ACL.
El bit de efectuado sincrnico EM (bit 12) se establece concurrentemente a
un escn de programa para indicar la finalizacin de una instruccin ASCII.
El bit de efectuado asincrnico DN (bit 13) se establece en la parte opuesta de
un escn de programa cuando una instruccin completa su operacin
exitosamente. Anote que una instruccin puede demorar ms que un escn de
programa para terminar la ejecucin.
El bit de cola EU (bit 14) indica que una instruccin ASCII ha sido colocada
en la cola ASCII. Esta accin se demora si la cola ya est llena. La cola puede
contener hasta 16 instrucciones.
El bit de habilitacin EN (bit 15) indica que una instruccin se ha habilitado
debido a una transicin de falso a verdadero. Este bit permanece establecido
hasta que la instruccin haya terminado la ejecucin de errores.
Instrucciones ASCII
107
Prueba de bfer por lnea (ABL)
Use la instruccin ABL para determinar el nmero total de caracteres en el bfer de
entrada, hasta e incluyendo los caracteres de fin de lnea (terminacin). Esta
instruccin busca dos caracteres de terminacin que usted configura va la pantalla
de configuracin de puerto ASCII. Durante una transicin de falso a verdadero, el
procesador comunica el nmero de caracteres en el campo POS del bloque de
control ASCII. El puerto en serie debe estar configurado para el modo de usuario.
El canal es el nmero del puerto RS-232 (canal 0).
El control es el rea que almacena el registro de control requerido para operar
la instruccin.
Los caracteres son el nmero de caracteres en el bfer que el procesador
encuentra (01024). Este parmetro se muestra en pantalla solamente y reside
en la palabra 2 del bloque de control.
El error muestra el cdigo de error hexadecimal que indica por qu el bit ER se
ha establecido en el archivo de datos de control (R6:). Vea la pgina 1029 para
obtener descripciones del cdigo de error.
Ejemplo
ABL
ASCII TEST FOR LINE
Channel
Control
I:1
10
[
[
Characters
0
R6:32
EN
DN
ER
Si la ranura de entrada 1, bit 10, est
establecida, el procesador realiza una
operacin ABL por canal 0.
0
Error
Cuando el rengln cambia de falso a verdadero, se establece el bit de habilitacin
(EN). La instruccin se coloca en la cola de instruccin ASCII, el bit de cola (EU)
se establece y el escn de programa contina. Luego, la instruccin se ejecuta fuera
del escn de programa. Sin embargo, si la cola est vaca, la instruccin se ejecuta
inmediatamente. Al ejecutarse, se establece el bit de marcha.
3 3
ASCII TEST FOR LINE
Channel
Control
Characters 0
Error
(EN)
(DN)
ABL
(ER)
Preface
108
El procesador determina el nmero de caracteres (hasta e incluyendo los caracteres
de fin de lnea/terminacin) y coloca este valor en el campo de posicin. El bit de
efectuado (DN) se establece.
Si cero aparece en el campo POS, es indicacin de que se encontraron caracteres de
fin de lnea/terminacin. El bit de encontrado (FD) se establece si el campo de
posicin se estableci a un valor que no sea cero.
Cuando el programa escanea la instruccin y encuentra el bit de efectuado (DN)
establecido, el procesador establece el bit de efectuado sincrnico (EM). El bit EM
sirve como bit de efectuado secundario correspondiente al escn de programa.
El bit de error (ER) se establece durante la ejecucin de la instruccin si:
la instruccin se cancela puerto en serie no en el modo de usuario
la instruccin se cancela debido a un cambio de modo de canal
el bit de descarga (UL) se establece y la instruccin no se ejecuta
Nmero de caracteres
en bfer (ACB)
Use la instruccin ACB para determinar los caracteres totales en el bfer. En una
transicin de falso a verdadero, el procesador determina el nmero total de
caracteres y lo registra en el campo de posicin del bloque de control ASCII. El
puerto en serie debe estar en el modo de usuario.
la instruccin.
Los caracteres son el nmero de caracteres en el bfer que el procesador
encuentra (01024). Este parmetro se muestra en pantalla solamente y reside
en ;a palabra 2 del bloque de control.
ha establecido en el archivo de datos de control (R6:). Vea la pgina 1029 para
3 3
ASCII CHARS IN BUFFER
Channel
Control
Characters 0
Error
(EN)
(DN)
ACB
(ER)
Instrucciones ASCII
109
Ejemplo
ACB
ASCII CHARS IN BUFFER
Channel
Control
I:1
10
[
[
Characters
0
R6:32
EN
DN
ER
Si la ranura de entrada 1, bit 10, est
establecida, el procesador realiza una
operacin ABL por canal 0.
0
Error
Cuando el rengln va de falso a verdadero, el bit de habilitacin (EN) se establece.
Cuando la instruccin se coloca en la cola ASCII, el bit de cola (EU) se establece.
El bit de marcha (RN) se establece cuando la instruccin se est ejecutando. El bit
de efectuado (DN) se establece al momento en que la instruccin se finaliza.
El procesador determina el nmero de caracteres en el bfer y coloca este valor en el
campo de posicin del bloque de control. El bit de efectuado (DN) se establece. Si
aparece cero en el campo de caracteres, indica que no se encontraron caracteres.
establecido, el procesador establece el bit sincrnico (EM). El bit EM sirve como
bit de efectuado secundario correspondiente al escn de programa.
la instruccin se cancela puerto en serie no est en el modo de usuario
Preface
1010
Cadena a entero (ACI)
Use la instruccin ACI para convertir una cadena ASCII en un valor entero entre
32,768 y 32,767.
Ejemplo
ACI
STRING TO INTEGER
Source
Destination
I:1
10
[
[
ST38:90
N7:123
75
Si la ranura de entrada 1, bit 10, est establecida,
convierta la cadena en ST38:90 en un entero y al-
macene el resultado en N7:123
El procesador busca la fuente (tipo de archivo ST) para localizar el primer carcter
entre 0 y 9. Todos los caracteres numricos son extrados hasta alcanzar un carcter
no numrico o el fin de la cadena. La accin se realiza solamente si caracteres
numricos se encuentran. Si la cadena contiene una longitud invlida (< 0 > 82),
el bit de error ASCII S:5/15 se establece. Comas y seales (+, ) se permiten en la
cadena. Sin embargo, solamente el signo menos se muestra en la tabla de datos.
Luego la cadena numrica extrada se convierte en entero. El bit de error ASCII
S:5/15 se establece si un overflow numrico ocurre o si la cadena contiene una
longitud de cadena invlida. Se obtiene el valor de 32,767 como el resultado.
Esta instruccin tambin establece los indicadores aritmticos (encontrados en
palabra 0, bits 03 en el archivo de estado de procesador S:0):
S:0/0 Acarreo (C) est reservado.
S:0/1 Overflow (V)
se establece si el valor entero se encuentra fuera del rango
vlido.
S:0/2 Cero (Z) se establece si el valor entero es cero.
S:0/3 Signo (S) se establece si el resultado es negativo.
3 3
ACI
STRING TO INTEGER
Source
Dest
Instrucciones ASCII
1011
Borrado del bfer ASCII de
recepcin y/o transmisin (ACL)
Use esta instruccin para borrar un bfer ASCII. Las instrucciones ASCII son
eliminadas de la cola y luego el bit de error (ER) se establece. Esta instruccin se
ejecuta inmediamente al momento de transicin del rengln a un estado verdadero.
La instruccin funcionar cuando el canal se encuentre en el modo de usuario o el
modo de sistema. En el modo de sistema, slo el borrado del bfer de transmisin
operar y nicamente si DF1 se detecta como el protocolo del modo de sistema.
El borrado del bfer de recepcin borra el bfer de recepcin y elimina las
instrucciones ARD y ARL de la cola. El bit de error (ER) se establece en cada
una de estas instrucciones.
El borrado del bfer de transmisin borra el bfer de transmisin y elimina
las instrucciones AWA y AWT de la cola. El bit de error (ER) se establece en
cada una de estas instrucciones.
Cuando el borrado del bfer de recepcin y el borrado del bfer de transmisin
se establece a S, todas las instrucciones se eliminan de la cola.
Ejemplo
ACL
ASCII CLEAR BUFFER
Channel
Clear Receive Buffer
I:1
10
[
[
0
Y
N Clear Send Buffer
borre solamente el bfer de recepcin para canal 0.
Cuando el rengln se hace verdadero, el(los) bfer(es) seleccionado(s) se borra(n) y
la(s) instruccin(es) ASCII se elimina(n) de la cola de instruccin ASCII.
3 3
ACL
ASCII CLEAR BUFFER
Channel
Clear Receive Buffer
Clear Send Buffer
Preface
1012
Concatenado de cadenas (ACN)
La instruccin ACN combina dos cadenas usando cadenas ASCII como operandos.
La segunda cadena se aade a la primera y el resultado se almacena en el destino.
La fuente A es la primera cadena en el procedimiento concatenado.
La fuente B es la segunda cadena en el procedimiento concatenado.
El destino es el lugar donde el resultado de la fuente A y B se almacena.
Ejemplo
ACN
STRING CONCATENATE
Source A
Source B
I:1
10
[
[
ST37:42
ST38:91
ST52:76 Destination
concatene la cadena en ST37:42 con la cadena
en ST38:91 y almacene el resultado en ST52:76.
Solamente los 82 primeros caracteres (081) se escriben al destino. Si el resultado
es < 0 > 82, el bit de error ASCII S:5/15 se establece.
3 3
ACN
STRING CONCATENATE
Source A
Source B
Dest
Instrucciones ASCII
1013
Extraccin de cadena (AEX)
Use la instruccin AEX para crear una cadena nueva tomando una porcin de una
cadena existente y enlazndola a una cadena nueva.
La fuente es la cadena existente. El valor de fuente no es afectado por esta
instruccin.
El ndice es la posicin inicial (de 1 a 82) de la cadena que desea extraer. (Un
ndice de 1 indica el carcter del extremo izquierdo de la cadena.)
El nmero es el nmero de caracteres (de 1 a 82) que desea extraer, a partir de
la posicion indexada. Si el ndice ms el nmero son mayores que los
caracteres totales en la cadena de fuente, la cadena de destino tendr los
caracteres desde el ndice hasta el final de la cadena de fuente.
El destino es el elemento de cadena (ST) donde desea almacenar la cadena
extrada.
Ejemplo
AEX
STRING EXTRACT
Source
Index
I:1
10
[
[
Number
Destination
ST38:40
42
10
ST52:75
extraiga 10 caracteres a partir del carcter 43 de
ST348:40 y almacene el resultado en ST52:75.
Las condiciones siguientes causan que el procesador establezca el bit de error ASCII
(S:5/15):
longitud de fuente invlida o longitud de cadena de cero
valores de ndice o nmero fuera de rango
valor de ndice mayor que la longitud de la cadena de fuente
3 3
STRING EXTRACT
Source
Index
Number
Dest
AEX
Preface
1014
La cadena destino no se cambia en ninguna de las condiciones de error anteriores.
Sin embargo, el destino se cambiar si el valor de ndice ms el valor de nmero son
mayores que la longitud de cadena. Anote que el bit de error ASCII (S:5/15) no se
establece.
Lneas de comunicacin (AHL)
Use la instruccin AHL para establecer o restablecer las lneas de control de
comunicacin RS-232 Terminal de datos lista (DTR) y Peticin de envo (RTS) para
su mdem. En una transicin de falso a verdadero, el procesador usa las dos
mscaras para determinar si va a establecer o restablecer las lneas DTR y RTS, o si
no las va a cambiar. Esta instruccin operar cuando el puerto est en cualquier
modo o est inhabilitado.
Nota Asegrese que el control de mdem automtico usado por el puerto no sea
incompatible con esta instruccin.
La mscara AND es el tipo de mscara usada para restablecer las lneas de
control DTR y RTS. El bit 0 corresponde a la lnea DTR y el bit 1 corresponde
a la lnea de control RTS. Un 1 en el bit de mscara causa que la lnea se
restablezca; un 0 deja la lnea sin cambio. Anote que los valores de mscara no
tienen una correspondencia de uno a uno con las lneas de control del mdem.
La mscara OR es el tipo de mscara usada para establecer las lneas de
control DTR y RTS. El bit 0 corresponde a la lnea DTR y el bit 1 corresponde
a la lnea de control RTS. Un 1 en el bit de mscara causa que la lnea se
establezca; un 0 deja la lnea sin cambio. Anote que los valores de mscara no
tienen una correspondencia de uno a uno con las lneas de control del mdem.
El control es el rea que almacena el registro de control necesario para operar
la instruccin.
3 3
ASCII HANDSHAKE LINES
Channel
AND Mask
OR Mask
Control
Channel Status
Error
AHL
(EN)
(DN)
(ER)
Instruccion de salida
Instrucciones ASCII
1015
El estado de canal muestra el estado actual (0000 a 001F) de las lneas de
handshake para el canal especificado anteriormente. Este campo es de
visualizacin solamente y reside en la palabra 2 del elemento de control.
estableci en el archivo de datos de control (R6:). Vea la pgina 1029 para
Ejemplo: Lo siguiente muestra el estado de canal como 001F.
15 8 7 6 5 4 3 2 1 0
reservado DTR DCD DSR RTS CTS
1 1 1 1 1
Bit
Lnea
00
1 porque bit
4 est establecido
F ya que todos los bits
estn establecidos
Ejemplo
AHL
ASCII HANDSHAKE LINES
Channel
AND Mask
I:1
10
[
[
OR Mask
Control
0
ABCD
DACB
Channel Status
R6:23
001F
EN
DN
ER
Si la ranura de entrada 1, bit 10, est establecida, el
bit 0 de la mscara AND se establece para borrar la
lnea DTR. Si los bits 0 y 1 de la mscara OR se
establecen, establezca las lneas DTR y RTS. Error
00
Preface
1016
Entero a cadena (AIC)
La instruccin AIC convierte un valor entero (32,768 y 32,767) en una cadena
ASCII. La fuente puede ser una constante o una direccin de entero.
Ejemplo
AIC
INTEGER TO STRING
Source
Destination
I:1
10
[
[
867
ST38:42
Si la ranura de entrada 1, bit 10, est establecida, convierta el
valor 867 en una cadena y almacene el resultado en ST38:42.
3 3
AIC
INTEGER TO STRING
Source
Dest
Instrucciones ASCII
1017
Lectura de caracteres ASCII (ARD)
Use la instruccin ARD para leer caracteres desde el bfer y almacenarlos en una
cadena. Para repetir la operacin, el rengln debe ir de falso a verdadero.
El destino es el elemento de cadena donde desea almacenar los caracteres.
El control es la direccin del bloque de control usado para almacenar datos
para la instruccin ARD.
La longitud de cadena (.LEN) es el nmero de caracteres que desea leer desde
el bfer. El mximo es 82 caracteres. Si especifica una longitud mayor que 82,
slo los 82 primeros caracteres sern ledos. (Un cero retorna el valor
predeterminado de 82.) Esta es la palabra 1 en el bloque de control.
Los caracteres ledos (.POS) son el nmero de caracteres que el procesador ha
transferido del bfer a la cadena (0 a 82). Este campo se actualiza durante la
ejecucin de la instruccin y es de visualizacin solamente. Esta es la palabra 2
en el bloque de control.
Ejemplo
ARD
ASCII READ
Channel
Destination
I:1
10
[
[
Control
0
ST52:76
R6:23
String Length
50
Characters Read
EN
DN
ER
Si la ranura de entrada 1, bit 10, est estaleci-
da, lea 50 caracteres desde el bfer y transfi-
ralos a ST52:76.
Error 00
0
3 3
ASCII READ
Channel
Dest
Control
String Length
Characters Read
Error
(EN)
(DN)
ARD
(ER)
Preface
1018
Cuando el rengln va de falso a verdadero, el bit de habilitacin (EN) se establece.
Cuando la instruccin se coloca en la cola ASCII, el bit de cola (EU) se establece.
El bit de marcha (RN) se establece cuando la instruccin se est ejecutando. El bit
DN se establece una vez completada la instruccin.
Una vez que el nmero de caracteres solicitado est en el bfer, los caracteres se
transfieren a la cadena destino. El nmero de caracteres transferido se coloca en el
campo POS del bloque de control. El nmero en el campo de lectura de caracteres
se actualiza continuamente y el bit de efectuado (DN) no se establece sino hasta que
todos los caracteres hayan sido ledos.
establecido, el procesador establece el bit de efectuado sncrono (EM). El bit EM
sirve como bit de efectuado secundario correspondiente al escn de programa.
la instruccin se cancela el puerto en serie no est en el modo de usuario
el mdem est desconectado (la seleccin de lnea de control es diferente a NO
HANDSHAKING)
el bit de descarga (UL) est establecido. La instruccin deja de ejecutar, pero
los caracteres recibidos se envan al destino.
un ACL para borrar el bfer de recepcin se ejecuta, eliminando as la
instruccin ARD de la cola ASCII.
Instrucciones ASCII
1019
Diagrama de temporizacin para una instruccin exitosa ARD, ARL, AWA y
AWT
1 2 3 4 5 1 5 2 3 4
Condicin de rengln
Bit de habilitacin (EN)
Bit de cola (EU)
Bit de efectuado
Bit de error
(DN o ER)
Bit de efectuado sncrono (EM)
ON
OFF
ON
OFF
ON
OFF
ON
OFF
ON
OFF
1 - el rengln se hace verdadero
2 - la instruccin se coloca con xito en la cola
3 - la ejecucin de la instruccin se ha completado
4 - la instruccin ha sido escaneada por primera vez despus de terminar la ejecucin
5 - el rengln se hace falso
6 - la instruccin no est en cola o se est ejecutando
ON
OFF
Bit de marcha (RN)
6 6
Preface
1020
Lectura ASCII de lnea (ARL)
Use la instruccin ARL para leer caracteres desde el bfer, hasta e incluyendo los
caracteres de fin de lnea (terminacin), y almacenarlos en una cadena. Los
caracteres de fin de lnea son especificados va la pantalla de configuracin ASCII.
El destino es el elemento de cadena donde desea almacenar los caracteres.
El control es la direccin del bloque de control usado para almacenar datos
para la instruccin ARL.
La longitud de cadena (LEN) es el nmero de caracteres que desea leer desde
el bfer. El mximo es 82 caracteres. Si especifica una longitud mayor que 82,
solamente los 82 primeros caracteres sern ledos y transferidos al destino. (Un
0 retorna al valor predeterminado de 82.) Esta es la palabra 1 en el bloque de
control.
Los caracteres ledos (POS) son el nmero de caracteres que el procesador ha
transferido del bfer a la cadena (0 a 82). Este campo es de visualizacin
solamente y reside en la palabra 2 del bloque de control.
Ejemplo
ARL
ASCII READ LINE
Channel
Destination
I:1
10
[
[
Control
0
ST52:72
R6:23
String Length
Characters Read
18
0
EN
DN
ER
lea 18 caracteres (o hasta el fin de lnea) desde el
bfer y transfiralos a ST52:72.
Error
00
3 3
ASCII Read Line
Channel
Dest
Control
String Length
Characters Read
Error
(EN)
(DN)
ARL
(ER)
Instrucciones ASCII
1021
Cuando el rengln va de falso a verdadero, el bit de habilitacin (EN) de elemento
de control se establece. Cuando la instruccin se coloca en la cola ASCII, el bit de
cola (EU) se establece. El bit de marcha (RN) se establece cuando la instruccin se
est ejecutando. El bit DN se establece a la finalizacin de la instruccin.
Una vez que el nmero de caracteres solicitado est en el bfer, todos los caracteres
(incluyendo los caracteres de fin de lnea) se transfieren a la cadena destino. El
nmero de caracteres transferido se almacena en la palabra POS del bloque de
control. El nmero en el campo de caracteres ledos se actualiza continuamente y el
bit de efectuado (DN) no se establece hasta que todos los caracteres hayan sido
ledos. Excepcin: Si el procesador encuentra caracteres de terminacin antes de
finalizar la lectura, el bit de efectuado (DN) se establece y el nmero de caracteres
encontrado se almacena en la palabra POS del bloque de control.
establecido, el procesador establece el bit sncrono (EM). El bit EM sirve como bit
de efectuado secundario correspondiente al escn de programa. El bit de error (ER)
se establece durante la ejecucin de la instruccin si:
la instruccin es cancelada el puerto en serie no est en el modo de usuario
HANDSHAKING)
un ACL para borrar el bfer de recepcin se ejecuta eliminando as la
Nota Para obtener informacin acerca de la temporizacin de esta instruccin, refirase
al diagrama de temporizacin en la pgina 1019.
Preface
1022
Bsqueda de cadena (ASC)
Use la instruccin ASC para buscar una cadena existente en coincidencia con la
cadena fuente.
La fuente es la cadena que desea encontrar cuando examina la cadena fuente.
El ndice es la posicin inicial (de 1 a 82) de la porcin de la cadena que desea
encontrar. (Un ndice de 0 indica el carcter del extremo izquierdo de la
cadena.)
La bsqueda es la cadena que desea examinar.
El resultado es un entero donde el procesador almacena la posicin de cada
cadena de bsqueda donde la cadena fuente comienza. Si no hay ninguna
coincidencia, no ocurren cambios.
Ejemplo
ASC
STRING SEARCH
Source
Index
I:1
10
Search
Result
ST38:40
35
ST52:80
N10:0
[
[
busque la cadena en ST52:80 a partir del carcter
36 para encontrar la cadena en ST38:40. En este
ejemplo, el resultado se almacena en N10:0.
Las condiciones siguientes causan que el procesador establezca el bit de error ASCII
(S:5/15).
longitud de cadena invlida o longitud de cadena de cero
valor de ndice fuera de rango
valor de ndice mayor que la longitud de la cadena fuente
El destino no cambia en ninguna de las condiciones anteriores.
3 3
STRING SEARCH
Source
Index
Search
Result
ASC
Instrucciones ASCII
1023
Comparacin de cadena ASCII (ASR)
Use la instruccin ASR para comparar dos cadenas ASCII. El sistema busca una
coincidencia en longitud y caracteres en mayscula/minscula. Si dos cadenas son
idnticas, el rengln es verdadero; si existen diferencias, el rengln es falso.
La fuente A es la cadena uno que se va a comparar.
La fuente B es la cadena dos que se va a comparar.
Ejemplo
ASR
ASCII STRING COMPARE
Source A
Source B
O:1
1
ST37:42
ST38:90
Si la cadena en ST37:42 es idntica a la cadena
en ST38:90, establezca el bit de salida O:1/1.
Una longitud de cadena invlida causa que el procesador establezca el bit de error
ASCII S:5/15 y el rengln se hace falso.
3 3
ASCII STRING COMPARE
Source A
Source B
ASR
Preface
1024
Escritura ASCII con anexo (AWA)
Use la instruccin AWA para escribir caracteres desde una cadena fuente a un
dispositivo externo. Esta instruccin aade los dos caracteres anexos que usted
configura en la pantalla de configuracin ASCII. Los caracteres predeterminados
son un retorno de carro y un avance de lnea anexados al final de la cadena. Cuando
usa esta instruccin, tambin puede realizar la indireccin en lnea. Vea la pgina
1026 para obtener ms informacin.
La fuente es el elemento de cadena que desea escribir.
la instruccin.
La longitud de cadena (.LEN) es el nmero de caracters que desea escribir
desde la cadena fuente (0 a 82). Si introduce un 0, toda la cadena se escribir.
Esta es la palabra 1 en el bloque de control.
Los caracteres enviados (.POS) son el nmero de caracteres que el procesador
ha enviado al rea de pantalla (0 a 82). Este campo se actualiza continuamente
durante la ejecucin de la instruccin. Este valor puede ser mayor que la
longitud de cadena si los caracteres anexados o valores insertados de la
indireccin en lnea se usan. Si la longitud de cadena es mayor que 82, la
cadena escrita al destino ser truncada a 82 caracteres. Esta es la palabra 2 en el
bloque de control.
Ejemplo
AWA
ASCII WRITE APPEND
Channel
Source
I:1
10
[
[
Control
0
ST37:42
R6:23
String Length
Characters Sent
25
0
EN
DN
ER
lea 25 caracteres desde ST37:42 y escrbalo al
dispositivo de pantalla. Luego escriba un retorno de
carro y avance de lnea (predeterminados).
Error 00
3 3
ASCII WRITE APPEND
Channel
Source
Control
String Length
Characters Sent
Error
(EN)
(DN)
AWA
(ER)
Instrucciones ASCII
1025
Cuando el rengln va de falso a verdadero, el bit de habilitacin de elemento de
control (EN) se establece. Cuando la instruccin se coloca en la cola ASCII, el bit
de cola (EU) se establece. El bit de marcha (RN) se establece cuando la instruccin
se est ejecutando. El bit DN se establece al final de la instruccin.
El sistema enva 25 caracteres desde el inicio de la cadena ST37:42 al dispositivo de
pantalla y luego enva caracteres anexos configurados por el usuario. El bit de
efectuado (DN) se establece y un valor de 27 est presente en la palabra .POS del
bloque de control ASCII.
establecido, el procesador establece el bit de efectuado sncrono (EM) para servir
como bit de efectuado secundario correspondiente al escn de programa.
HANDSHAKING)
un ACL para borrar el bfer de recepcin se ejecuta, eliminando as la
Preface
1026
Cmo usar la indireccin en lnea
Esto le permite insertar valores enteros y de punto (coma) flotante en cadenas
ASCII. El bit de marcha (RN) se debe establecer antes de que el valor de cadena se
pueda usar.
Las condiciones siguientes se aplican al realizar la indireccin en lnea:
todos los archivos vlidos enteros (N) y de punto (coma) flotante (F) se pueden
usar. Los rangos vlidos incluyen 7, 8 y 9255.
los tipos de archivo no son sensibles al uso de maysculas/minsculas y pueden
incluir dos puntos (:) o un punto y coma (;)
los valores positivos y ceros delanteros no se imprimen. Los valores negativos
se imprimen con un signo menos delantero.
Ejemplos
Para los ejemplos siguientes:
N7:0 = 250
N7:1 = 37
F8:0 = 2.015000
F8:1 = 0.873000
Indireccin en lnea vlida:
Entrada: El caudal actual es [N7:0] GPH y contiene [F8:0] PPM de
contaminantes.
Salida: El caudal actual es 250 GPH y contiene 2.015000 PPM de
contaminantes.
Entrada: La posicin actual es [N5:1] a la velocidad de [F8:1] RPM.
Salida: La posicin actual es 37 a la velocidad de 0.873000 RPM.
Indireccin en lnea no vlida:
Entrada: La posicin actual es [N5:1] a la velocidad de [F8:1] RPM.
Salida: La posicin actual es [N5:1] a la velocidad de 0.873000 RPM.
Nota La truncacin ocurre en la cadena de salida si la indireccin causa que la salida
exceda 80 caracteres. Los caracteres anexos siempre se aplican a la salida.
Instrucciones ASCII
1027
Escritura ASCII (AWT)
Use la instruccin AWT para escribir caracteres desde una cadena fuente a un
dispositivo externo. Para repetir la instruccin, el rengln debe ir de falso a
verdadero. Cuando usa esta instruccin, tambin puede realizar la indireccin en
lnea. Vea la pgina 1026 para obtener ms informacin.
La fuente es el elemento de cadena que desea escribir.
la instruccin.
La longitud de cadena (.LEN) es el nmero de caracteres que desea escribir
desde la cadena fuente (0 a 82). Si introduce un 0, toda la cadena se escribir.
Los caracteres enviados (.POS) son el nmero de caracteres que el procesador
ha enviado al rea de pantalla (0 a 82). Este campo se actualiza solamente
despus de que toda la cadena se ha enviado (no se almacena el total corriente
para cada carcter). Este campo es de visualizacin solamente. Este valor
puede ser mayor que la longnitud de cadena si los caracteres anexados o valores
insertados de la indireccin en lnea se usan. Si la longitud de cadena es mayor
que 82, la cadena escrita al destino ser truncada a 82 caracteres.
Ejemplo
AWT
ASCII WRITE
Channel
Source
I:1
10
[
[
Control
0
ST37:20
R6:23
String Length
Characters Sent
40
EN
DN
ER
escriba 40 caracteres desde ST37:20 al
dispositivo de pantalla.
Error
3 3
ASCII WRITE
Channel
Source
Control
String Length
Characters Sent
Error
(EN)
(DN)
AWT
(ER)
Preface
1028
Cuando el rengln va de falso a verdadero, el bit de habilitacin (EN) de elemento
de control se establece. Cuando la instruccin se coloca en la cola ASCII, el bit de
cola (EU) se establece. El bit de marcha (RN) se establece cuando la instruccin se
est ejecutando.
Cuarenta caracteres desde la cadena ST37:40 son enviados a travs del canal 0. El
bit de efectuado (DN) se establece cuando la instruccin se est ejecutando. El bit
DN se establece al final de la instruccin.
establecido, el procesador establece el bit de efectuado sncrono (EM) para servir
como bit de efectuado secundario correspondiente al escn del programa.
el mdem est desconectado (la seleccin de lnea de control no es NO
HANDSHAKING)
un ACL para borrar el bfer de recepcin se ejecuta eliminando as la
Instrucciones ASCII
1029
Cdigos de error de instruccin ASCII
Los cdigos de error siguientes indican por qu el bit de error (ER) se establece en
el archivo de datos de control (R6:).
Cdigo de
error (HEX)
Condiciones que resultan en el
establecimiento del bit ER
Accin recomendada
00
Ningn error. La instruccin se
complet exitosamente.
Ninguna requerida.
02
La operacin no se puede completar
porque el mdem est fuera de lnea.
Verifique el cableado del mdem al
canal de comunicacin. Si el canal est
configurado para comunicacin con el
mdem, las lneas DCD
(datos-portadora-deteccin) y DSR
(datos-establecimiento-listo) al canal
deben estar activas para que el mdem
est en lnea.
03
La transmisin no se puede completar
porque la seal Borrado para enviar se
perdi.
Verifique el mdem y las conexiones del
cableado del mdem.
04
No puede realizar la recepcin de ASCII
porque el canal de comunicacin est
configurado para el modo de sistema.
Vuelva a configurar el canal de
comunicacin para el modo de usuario.
05
La comunicacin de modo de sistema
(DF1) se detect durante el intento de
realizar la transmision ASCII.
Verifique que el mdem est en lnea y
se comunique con los dispositivos
necesarios.
07
No puede efectuar la recepcin o
transmisin ASCII porque la
configuracin de canal ha sido
desactivada va el men de
configuracin de canal.
Vuelva a configurar el men de
configuracin de canal y reintente la
operacin.
08
No puede realizar la escritura ASCII
debido a una transmisin ASCII en
progreso.
Vuelva a enviar la transmisin.
09
La comunicacin ASCII solicitada no es
compatible con la configuracin de canal
actual. (Canal 0 est configurado para
DH-485 mientras que intente una
transmisin ASCII o un control de
comunicacin de mdem.)
Configure el canal 0 para DF1, dplex
total.
0A
El bit de descarga (UL) se estableci, lo
que detuvo la ejecucion de la
instruccin.
Ninguna requerida.
Preface
1030
Cdigo de
error (HEX)
Accin recomendada
Condiciones que resultan en el
establecimiento del bit ER
0B
La longitud solicitada para la cadena no
es vlida, es un nmero no vlido,
mayor que 82 0. Se aplica a las
instrucciones ARD y ARL.
Introduzca una longitud de cadena
vlida y reintente la operacin.
0C
La longitud de la cadena fuente no es
vlida, un nmero negativo, mayor que
82 0. Se aplica a las instrucciones
AWA y AWT.
Introduzca una longitud de cadena
vlida y reintente la operacin.
0D
La longitud solicitada (.LEN) en el
bloque de control es un nmero
negativo o un valor mayor que el
tamao de cadena almacenado con la
cadena fuente. Se aplica a las
instrucciones AWA y AWT.
Introduzca una longitud vlida y
reintente la operacin.
0E La instruccin ACL fue cancelada. Ninguna requerida.
0F
El modo de configuracin de canal fue
cambiado.
Ninguna requerida.
Instrucciones ASCII
1031
Tabla de conversin ASCII
La tabla siguiente lista las conversiones decimales, hexadecimales, octales y ASCII.
Columna 1 Columna 2 Columna 3 Columna 4
DEC HEX OCT ASC DEC HEX OCT ASC DEC HEX OCT ASC DEC HEX OCT ASC
00
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
000
001
002
003
004
005
006
007
010
011
012
013
014
015
016
017
020
021
022
023
024
025
026
027
030
031
032
033
034
035
036
037
NUL
SOH
STX
ETX
EOT
ENQ
ACK
BEL
BS
HT
LF
VT
FF
CR
SO
SI
DLE
DC1
DC2
DC3
DC4
NAK
SYN
ETB
CAN
EM
SUB
ESC
FS
GS
RS
US
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
040
041
042
043
044
045
046
047
050
051
052
053
054
055
056
057
060
061
062
063
064
065
066
067
070
071
072
073
074
075
076
077
SP
!
#
$
%
&
(
)
*
+
,
.
/
0
1
2
3
4
5
6
7
8
9
:
;
<
=
>
?
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
100
101
102
103
104
105
106
107
110
111
112
113
114
115
116
117
120
121
122
123
124
125
126
127
130
131
132
133
134
135
135
137
@
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
[
\
]
^
_
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
140
141
142
143
144
145
146
147
150
151
152
153
154
155
156
157
160
161
162
163
164
165
166
167
170
171
172
173
174
175
176
177
\
a
b
c
d
e
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
{
.
}
~
DEL
Preface
1032
Cmo comprender las rutinas de interrupcin
111
11 Cmo comprender las
rutinas de interrupcin
Este captulo contiene informacin general acerca de rutinas de interrupcin y
explica cmo funcionan en su programa de lgica. Cada rutina de interrupcin
incluye:
una descripcin general
el procedimiento de programacin
la descripcin operacional
la descripcin del bit asociado
Adems, cada rutina de interrupcin contiene un ejemplo de aplicacin que muestra
el uso de la rutina de interrupcin.
Rutinas de interrupcin
Instruccin
Mnemnico Nombre
Propsito Pgina
Rutina de fallo del
usuario
Proporciona la opcin de evitar la parada del proce-
sador.
112
STI Interrupcin
temporizada
seleccionable
Le permite interrumpir el escn del archivo de
programa principal, de manera peridica, para
escanear un archivo de subrutina especfico.
117
DII Interrupcin de
entrada discreta
Permite que el procesador ejecute una subrutina
cuando la configuracin del bit de entrada de una
tarjeta de E/S discreta coincida con un valor de
comparacin que usted ha ya programado.
1119
ISR Interrupcin de E/S Permite que un mdulo de E/S especial interrumpa
el ciclo de operacin normal del procesador para
escanear un archivo de subrutina especfico.
1130
Preface
112
Descripcin general de la
rutina de fallo de usuario
La rutina de fallo de usuario le proporciona la opcin de evitar una parada del
procesador cuando ocurre un fallo de usuario especfico. El archivo se ejecuta
cuando ocurre cualquier fallo de usuario recuperable o no recuperable. El archivo
no se ejecuta para fallos de no usuario.
Esto se efecta programando una subrutina de escalera y luego especificando dicha
subrutina como la rutina de fallo en palabra S:29 en el archivo de estado. Usted
puede manejar un nmero de fallos de usuario de esta manera segn se muestra en el
ejemplo de la pgina 114.
Los fallos son clasificados como fallos de usuario recuperables o no recuperables y
fallos no atribuibles al usuario. Una lista completa de los fallos aparece en el
apndice A y B para los controladores MicroLogix 1000 y los procesadores SLC
respectivamente.
Fallo de no usuario Fallo de usuario no recuperable
Fallo de usuario
recuperable
La rutina de fallo no se
ejecuta.
La rutina de fallo se ejecuta durante un
paso. Nota: usted puede inicializar una
instruccin MSG a otro nodo para
identificar la condicin de fallo del
procesador.
La rutina de fallo puede
eliminar el fallo poniendo a
cero el bit S:1/13.
Datos de archivo de estado guardados
Los datos en las palabras siguientes se guardaron durante la entrada a la subrutina de
fallo de usuario y se volvieron a escribir cuando salieron de la subrutina.
Indicadores aritmticos S:0
Registro matemtico S:13 y S:14
Registro de ndice S:24
3 3 3 3
113
Cmo crear una subrutina de fallo de usuario
Para usar la subrutina de fallo de usuario:
1. Cree un archivo de subrutina:
El rango vlido del procesador SLC es 3255
MicroLogix 1000 designa el archivo 3
2. Introduzca el nmero de archivo en palabra S:29 del archivo de estado.
Nota No se requiere ninguna accin para los usuarios de MicroLogix 1000. S:29 est
reservado
Operacin del procesador SLC
La coincidencia de fallos de usuario recuperables y no recuperbles causa que el
procesador lea S:29 y ejecute el nmero de subrutina contenido en S:29. Si el fallo
es recuperable, la rutina se puede usar para corregir el problema y poner a cero el bit
de fallo S:1/13. Luego el procesador contina en el modo de marcha REM.
La rutina no se ejecuta para los fallos no atribuibles al usuario.
Las palabras S:20 y S:21 se pueden examinar en su rutina de fallo para precisar el
nmero de archivo y rengln donde el fallo ocurri. Si el fallo ocurri fuera del
escn de escalera, este valor contendr el nmero de rengln donde la instruccin
TND, END o REF est ubicada. Use las palabras S:20 y S:21 con su rutina de fallo
de proteccin al momento de encendido para determinar el punto exacto en que
ocurri la parada de alimentacin elctrica anterior. Refirase al apndice B para
obtener ms informacin acerca del bit de fallo de proteccin al momento de
encendido S:1/9.
Nota Para los procesadores SLC 5/02, es necesario guardar su programa con la prueba
de un solo paso seleccionada para que S:20 y S:21 se activen.
Para los procesadores SLC 5/03 y SLC 5/04, si su programa contiene cuatro
instrucciones de mensaje con el bit de operacin continua (CO) establecido, la
instruccin de mensaje de la rutina de fallo no se ejecutar.
Operacin del procesador MicroLogix
La coincidencia de fallos de usuario recuperables y no recuperables causa que el
archivo 3 se ejecute. Si el fallo es recuperable, la rutina se puede usar para corregir
el problema y poner a cero el bit de fallo S:1/13. Luego el procesador contina en el
modo de marcha REM.
La rutina no se ejecuta para los fallos no atribuibles al usuario.
Preface
114
Ejemplo de aplicacin de la rutina de interrupcin de usuario
Digamos que tiene un programa en que desea controlar los errores mayores 0020
(MINOR ERROR AT END OF SCAN) y 0034 (NEGATIVE VALUE IN
TIMER PRE OR ACC) bajo las condiciones siguientes:
Evitar una parada del procesador si el bit de interrupcin por overflow S:5/0
est establecido. Permitir una parada del procesador cuando S:5/0 se establece
ms de cinco veces.
Evitar una parada del procesador si el valor de acumulador del temporizador
T4:0 se hace negativo. Poner a cero el valor de acumulador negativo. Activar
una salida para indicar que el acumulador se ha hecho negativo una vez o ms.
Permitir una parada del procesador para todos los otros fallos de usuario.
Un posible mtodo de realizar lo anterior se muestra en los ejemplos siguientes. La
rutina de fallo de usuario se designa como archivo 3.
Cuando ocurre un error de usuario recuperable o no recuperable, el procesador
escanea el archivo de subrutina 3. El procesador salta al archivo 4 si el cdigo de
error es 0020 y salta al archivo 5 si el cdigo de error es 0034. Para todos los otros
errores recuperables y no recuperables, el procesador sale de la rutina de fallo y
detiene la operacin en el modo de fallo.
Rutina de fallo Archivo de subrutina 3
END
EQU
EQUAL
Source A S:6
0
Source B 32
Cdigo de fallo 0020
(Introduzca &H20. El
equivalente decimal de 32
aparece.)
JSR
JUMP TO SUBROUTINE
SBR file number 4
JSR
JUMP TO SUBROUTINE
SBR file number 5
EQU
EQUAL
Source A S:6
0
Source B 52
Cdigo de fallo 0034
(Introduzca &H34. El
equivalente decimal de 52
aparece.)
La palabra S:6 es el cdigo
de fallo (en decimal)
115
Archivo de subrutina 4 Ejecutado para error 0020
END
SBR
SUBROUTINE
RET
RETURN
GRT
GREATER THAN
Source A C5:0.ACC
0
Source B 5
(CU)
(DN)
CTU
COUNT UP
Counter C5:0
Preset 120
Accum 0
(U)
S:5
0
] [
S:5
0
(U)
C5:0
CU
(U)
S:1
13
RET
RETURN
] [
S:5
0
Si el bit de interrupcin por overflow est establecido, S:5/0 se establece y el
contador C5:0 incrementa.
Si el conteo de C5:0 es 5 menor, el bit de interrupcin por overflow S:5/0 se pone
a cero, el bit de error mayor detenido S:1/13 se pone a cero y el procesador
permanece en el modo de marcha REM. Si el conteo es mayor que 5, el procesador
establece S:5/0 y S:1/13 y entra en el modo de fallo.
Este archivo de subrutina tambin se ejecuta si el bit de error de registro de control
S:5/2 se establece. En dicho caso, el procesador se pone en el modo de fallo.
Preface
116
Archivo de subrutina 5 Ejecutado para error 0034
END
(U)
S:1
13
RET
RETURN
SBR
SUBROUTINE
LES
LESS THAN
Source A T4:0.ACC
0
Source B 0
CLR
CLEAR
Dest T4:0.ACC
0
( )
O:3.0
3
Si el valor de acumulador del temporizador T4:0 es negativo, el bit de error mayor
detenido S:1/13 se desenclava evitando as que el procesador entre en el modo de
fallo. Simultneamente, el valor de acumulador T4:0 ACC se pone a cero y la salida
O:3.0/3 se activa. El cdigo de fallo 0034 se muestra en el archivo de estado.
Si el valor preseleccionado del temporizador T4:0 es negativo, S:1/13 permanece
establecido y el procesador entra en el modo de fallo (O:3.0/3 se restablece si se
estableci anteriormente). Adems, si el valor preseleccionado o de acumulador de
cualquier otro temporizador en el programa es negativo, S:1/13 se establece y el
procesador entra en el modo de fallo. Si se estableci anteriormente, O:3.0/3 se
restablece.
117
Descripcin general de la interrupcin
temporizada seleccionable
Esta funcin le permite interrumpir el escn del procesador automticamente, de
manera peridica, para escanear una archivo de subrutina especificado. Despus, el
procesador reanuda la ejecucin a partir del punto en que fue interrumpida.
Esta seccin describe:
El procedimiento de programacin STI
La operacin STI
Los parmetros STI
Las instrucciones STD y STE
La instruccin STS
Procedimiento de programacin bsico para la funcin STI
Para usar la funcin STI en su archivo de aplicacin:
1. Cree un archivo de subrutina e introduzca los renglones de escalera deseados.
Este es su archivo de subrutina STI.
El rango vlido de los procesadores SLC es 2355
Los controladores MicroLogix 1000 designan archivo 5
2. Procesadores SLC
Introduzca el nmero de archivo de subrutina STI en la palabra S:31 del archivo
de estado. Refirase a la pgina B57 de este manual para obtener ms
informacin. Un nmero de archivo de cero inhabilita la funcin STI.
3. Introduzca el punto de ajuste (el tiempo entre interrupciones sucesivas) en la
palabra S:30 del archivo de estado. Refirase a la pgina A17 para los
controladores MicroLogix 1000 la pgina B57 para los procesadorss SLC a
fin de obtener ms informacin.
Para el SLC 5/02 y los controladores MicroLogix 1000, el rango es
102550 ms (introducidos en incrementos de 10 ms). Un punto de ajuste
de cero inhabilita la funcin STI.
Para los procesadores SLC 5/03 y SLC 5/04, el rango es de 132,767 ms
(introducidos en incrementos de 1 ms). Un punto de ajuste de cero
inhabilita la funcin STI. Refirase al apndice B de este manual para
obtener ms informacin acerca del bit de resolucin STI S:2/10.
3 3 3 3
Preface
118
Nota El valor del punto de ajuste debe ser mayor que el tiempo de ejecucin del archivo
de subrutina STI, de lo contrario un bit de error menor se establece. Para todos los
procesadores, el bit de pendiente STI y el bit de sobremarcha STI se establecern.
Adems, para los procesadores SLC 5/03 y SLC 5/04 y los controladores
MicroLogix 1000, el bit ltimo STI se puede establecer.
Operacin
Despus de que usted restaura el programa y entra en el modo de marcha REM, el
STI comienza la operacin segn lo siguiente:
1. El temporizador STI comienza a temporizar.
2. Cuando el intervalo STI caduca, el temporizador STI se restablece, el escn del
procesador se interrumpe y el archivo de subrutina STI se escanea.
3. Si otra interrupcin STI ocurre durante la ejecucin de la subrutina STI, el bit
de pendiente STI se establece.
4. Si el temporizador STI caduca durante el estado pendiente de un STI, el bit de
perdido STI se establece. (Para los procesadores SLC 5/02, el bit de
sobremarcha se establece.)
5. Cuando el escn de subrutina STI se finaliza, el escn del archivo de programa
principal se reanuda al punto en que se detuvo, a menos que haya un STI
pendiente. En dicho caso, la subrutina se vuelve a escanear inmediatamente.
6. El ciclo se repite.
A ttulo de identificacin de su subrutina STI, incluya una instruccin INT como la
primera instruccin en el primer rengln del archivo.
Contenido de la subrutina STI
La subrutina STI contiene los renglones de su lgica de aplicacion. Puede
programar toda instruccin dentro de la subrutina STI con la excepcin de una
instruccin TND, REF o SVC. Las instrucciones IIM o IOM son necesarias en una
subrutina STI si su aplicacin requiere la actualizacin inmediata de puntos de
entrada o salida. Termine la subrutina STI con una instruccin RET.
La profundidad de pila JSR se limita a 3. Puede llamar otras subrutinas a un nivel
de profundidad de 3 desde una subrutina STI.
119
Latencia de interrupcin y coincidencias de interrupcin
La latencia de interrupcin es el intervalo entre el lmite de tiempo sobrepasado y el
inicio de la subrutina de interrupcin. Las interrupciones STI pueden ocurrir en
cualquier punto en su programa, pero no necesariamente al mismo punto en
interrupciones sucesivas. Las tablas siguientes muestran la interaccin entre una
interrupcin y el ciclo de operacin del procesador.
Procesadores SLC
SLC 5/02 STI
SLC 5/03 y SLC 5/04
STI con el bit S:33/8
establecido
SLC 5/03 y SLC 5/04
STI con el bit S:33/8
puesto a cero
Entre actualizaciones de
ranura
palabra
ranura
instruccin
palabra
ranura
ranura
palabra
ranura
Entre paquetes de
comunicacin
paquete de palabra
Entre paquetes de
comunicacin
Al inicio y al final
palabra
palabra
Microcontrolador
STI
Entre actualizaciones de instruccin
Entre paquetes de comunicacin
Processor Overhead
Communications
Output Scan
Program Scan
Input Scan
Eventos en el ciclo de operacin del
procesador
Controller Overhead
Communication
Output Scan
Program Scan
Input Scan
Eventos en el ciclo de operacin del procesador
Preface
1110
Observe que el tiempo de ejecucin se aade directamente al tiempo de escn
global. Durante el perodo de latencia, el procesador est efectuando operaciones
que no pueden ser interrumpidas por la funcin de interrupcin STI.
Los perodos de latencia son:
Las interrupciones de los procesadores SLC 5/02 y los controladores
MicroLogix 1000 reciben servicio dentro de 2.4 ms como mximo.
Procesadores SLC 5/03 y SLC 5/04 Si una interrupcin ocurre mientras que el
procesador realiza una actualizacin de ranura de palabras mltiples y su
subrutina de interrupcin accede a la misma ranura, la transferencia de palabras
mltiples se finaliza antes de realizar el acceso de ranura de subrutina de
interrupcin. El bit de control de latencia de interrupcin (S:33/8) funciona de
la manera siguiente:
Cuando el bit se establece (1), las interrupciones reciben servicio dentro del
tiempo de latencia de interrupcin. Refirase al apndice B para obtener
ms informacin acerca de cmo calcular la latencia de interrupcin.
Cuando el bit se pone a cero (0), los INT reciben servicio por rengln,
ranura y tiempo de ejecucin de paquete.
El estado predeterminado se borra (0). Para determinar la latencia de
interrupcin con S:33/8 puesto a cero, debe calcular el tiempo de ejecucin de
cada rengln en su programa. Use el tiempo de ejecucin calculado ms largo
ms 500 s como su latencia de interrupcin mxima.
Prioridades de interrupcin
Las prioridades de interrupcin para los procesadores son:
Controlador MicroLogix 1000 Procesador SLC 5/02 Procesador SLC 5/03 y SLC 5/04
1. Rutina de fallo de usuario 1. Rutina de fallo de usuario 1. Rutina de fallo de usuario
2. Contador de alta velocidad
2. Subrutina de interrupcin temporizada
seleccionable
2. Interrupcin de entrada discreta (DII)
seleccionable
3. Subrutina de interrupcin (ISR)
seleccionable
4. Subrutina de interrupcin (ISR)
Una interrupcin que se est ejecutando slo puede ser interrumpida por una
interrupcin con una prioridad ms alta.
1111
Los datos en las palabras siguientes se guardaron durante la entrada en la subrutina
STI y se volvieron a escribir cuando salieron de la subrutina STI.
Parmetros STI
Los parmetros siguientes son asociados con la funcin STI. Estos parmetros
tienen direcciones de archivo de estado que se describen aqu y tambin en el
apndice A y apndice B de este manual.
Nmero de archivo STI (palabra S:31) Este puede ser cualquier nmero de
3255. Un valor de cero inhabilita la funcin STI. Un nmero invlido genera
el fallo 0023. Esta palabra no se aplica a los controladores MicroLogix 1000.
Punto de ajuste (palabra S:30) Este es el tiempo entre el punto de inicio de
escanes sucesivos del archivo STI. Puede ser cualquier valor de 10 a 2550
milisegundos. Usted introduce un valor de 1 a 255, lo que resulta en un punto
de ajuste de 102550 ms. Un valor de cero inhabilita la funcin STI. Un
tiempo invlido genera el fallo 0024.
Si el STI se inicia en el modo de marcha REM cargando los registros de estado,
la interrupcin comienza a temporizar desde el final del escn de programa en
que los registros de estado se cargaron.
Especfico para SLC 5/03 y SLC 5/04 Si S:2/10 est establecido, el tiempo se
da en incrementos de 1 ms. Si este bit se pone a cero, el tiempo se da en
incrementos de 10 ms.
Bit de pendiente STI (S:2/0) Este bit se establece cuando el temporizador
STI ha sobrepasado el lmite de tiempo y la rutina STI est esperando su
ejecucin. Este bit se restablece al inicio de la rutina STI, ejecucin de una
instruccin STS verdadera, momento de encendido o salida del modo de marcha
REM o de prueba.
Especfico para SLC 5/02 El bit de pendiente STI no se establecer si el
temporizador STI caduca durante la ejecucin de la rutina de fallo.
Especfico para SLC 5/03 y SLC 5/04 Este bit se establece si el temporizador
STI caduca durante la ejecucin de la subrutina DII o la rutina de fallo.
Preface
1112
Bit de habilitacin STI (S:2/1) El valor predeterminado es 1 (establecido).
Cuando un nmero de archivo entre 3 y 255 est presente en la palabra S:31 y
un valor de punto de ajuste entre 1 y 255 est presente en la palabra S:30, un bit
de habilitacin establecido permite el escn del archivo STI. Si el bit est
restablecido por una instruccin STD, el escn del archivo STI ya no ocurre. Si
el bit est establecido por una instruccin STE o STS, el escn se permite
nuevamente. El bit de habilitacin slo habilita/inhabilita el escn de la
subrutina STI. No afecta el temporizador STI. La instruccin STS afecta el bit
de habilitacin y el temporizador STI. El estado predeterminado se habilita. Si
este bit se establece o se restablece usando la instruccin STE, STD o STS, la
habilitacin/inhabilitacin se realiza inmediatamente. Si este bit se establece en
el programa de usuario utilizando una instruccin que no sea STE, STD o STS,
se realiza durante el prximo final de escn.
Controlador MicroLogix 1000 Este bit se establece o se restablece usando una
instruccin STS, STE o STD. Si se establece, permite la ejecucin del STI si el
punto de ajuste STI S:30 no es cero. Si se ha puesto a cero, cuando ocurre una
interrupcin, la subrutina STI no se ejecuta y el bit de pendiente STI se
establece.
Especfico para SLC 5/02 Si est establecido o restablecido por el programa
de usuario o comunics., no se activar sino hasta el prximo final de escn.
Especfico para SLC 5/03 y SLC 5/04 Si este bit est establecido o
restablecido por el programa de usuario o comunics., se activar al momento de
caducidad del temporizador STI o durante el prximo final de escn (cualquiera
que ocurra primero).
Bit de ejecucin STI (S:2/2) Este bit se establece cuando el archivo STI est
siendo escaneado y se pone a cero cuando el escn se finaliza. El bit tambin se
pone a cero al momento de encendido y a la entrada en el modo de marcha
REM.
Bit de seleccin de resolucin STI (S:2/10) Este bit se pone a cero
predeterminadamente. Cuando se ha puesto a cero, este bit selecciona un
incremento de 10 ms para el valor de punto de ajuste STI (S:30). Cuando se
establece, este bit selecciona un incremento de 1 ms para el valor de punto de
ajuste (S:30). Para programar esta caracterstica, use la funcin del monitor de
datos para establecer/poner a cero este bit o direccione este bit con su programa
de escalera.
Este bit es configurable por el usuario y se activa durante una transicin de
modo PROG REM a REM RUN.
Bit de sobremarcha (S:5/10) Este bit de error menor se establece cuando el
temporizador STI caduca mientras que la rutina STI se est ejecutando o est
inhabilitada y mientras que el bit dependiente est establecido. Cuando esto
ocurre, el temporizador STI contina funcionando a la velocidad presente en la
palabra S:30. Si el bit de sobremarcha se establece, tome la accin correctiva
que indica su aplicacin y luego ponga a cero el bit.
1113
Bit de STI perdida (Word S:36/9) Este bit se establece cuando una
interrupcin STI ocurre mientras que el bit de STI pendiente tambin est
establecido. Cuando est establecido, le comunicar que una interrupcin STI
se ha perdido. Por ejemplo, la interrupcin se pierde porque una interrupcin
anterior ya estaba pendiente y esperando su ejecucin. Examine este bit en su
programa de usuario y tome la accin apropiada si su aplicacin no puede
tolerar esta condicin. Luego ponga a cero el bit con su programa de usuario
para prepararse para la prxima instancia posible de este error.
Use los renglones siguientes para inicializar y medir la cantidad de tiempo entre dos
ejecuciones de subrutina STI consecutivas. El temporizador de 10 s tambin est
disponible en la interrupcin DII y la interrupcin de E/S. Este ejemplo de
aplicacin tambin se puede usar para la interrupcin de E/S de evento o la
interrupcin DII reemplazando S:43 con S:44 S:45 respectivamente.
Lista de programa Archivo de procesador: FREESTI.ACH Rengln 2:0
Rengln 2:0
Coloque este rengln en el primer rengln de su programa de escalera principal
(archivo 2 rengln 0). Este rengln asegura que la medida de interrupcin se
inicialice cada vez que se entre en el modo de marcha.
| 1er Indica la |
| paso inicializacin |
| de medida |
| |
| S:1 B3 |
|] [+(U)+|
| 15 | 0 | |
| | Clear | |
| | 10 uS | |
| | tick | |
| | Register | |
| | +MOV+ | |
| ++MOVE ++ |
| |Source 0| |
| | | |
| |Dest N10:2| |
| | 0| |
| ++ |
el programa de escalera contina en la pgina siguiente
Preface
1114
Rengln 4:0
Este rengln mide el tiempo entre las ejecuciones de subrutina de interrupcin
consecutivas. El entero N10:2 contiene el nmero de tics de 10 microsegundos
que han ocurrido. Anote que la cantidad mayor de tiempo que se puede medir
es de 0.32767 segundos.
| Determine el nmero |
| de tics de 10 ms |
| Cuando medida desde el ltimo |
| vlida |
| B3 +SUB+ |
|+] [++SUBTRACT +++|
| | 0 | |Source A S:43| | | |
| | | | 0| | | |
| | | |Source B N10:1| | | |
| | | | 0| | | |
| | | |Dest N10:2| | | |
| | | | 0| | | |
| | | ++ | | |
| | | | | |
| | | | | |
| | | Si rodante ha | | |
| | | ocurrido en la Normalice el | | |
| | | base de tiempo resultado | | |
| | | S:0 +ADD+ | | |
| | +] [+ADD ++ | |
| | 3 |Source A 32767| | |
| | | | | |
| | |Source B N10:2| | |
| | | 0| | |
| | |Dest N10:2| | |
| | | 0| | |
| | ++ | |
| | | |
| | | |
| | Almacene el valor | |
| | actual en el | |
| | ltimo valor | |
| | +MOV+ | |
| ++MOVE ++ |
| | |Source S:43| | |
| | | 0| | |
| | |Dest N10:1| | |
| | | 0| | |
| | ++ | |
| | | |
| | | |
| | Ponga a cero el | |
| | bit de error | |
| | S:5 | |
| +(U)+ |
| 0 |
el programa de escalera contina en la pgina siguiente
1115
Rengln 4:99
Coloque este rengln en el ltimo rengln de su subrutina de interrupcin. As
su subrutina de interrupcin sabr cundo el valor N10:2 es vlido.
| |
| |
| Indique la |
| medida vlida |
| B3 |
|(L)|
| 0 |
Nota El bit de seleccin de overflow matemtico (S:2/14) se debe establecer antes de
entrar en el modo de MARCHA.
Preface
1116
Instrucciones STD y STE
Las instrucciones STD y STE se usan para crear zonas en las que las interrupciones
STI no pueden ocurrir.
Inhabilitacin temporizada seleccionable STD
Cuando es verdadera, esta instruccin restablece el bit de habilitacin STI y evita
que la subrutina STI se ejecute. Cuando el rengln se hace falso, el bit de
habilitacin STI permanece establecido hasta que una instruccin STS o STE se
ejecute. El temporizador STI contina funcionando mientras que el bit de
habilitacin est restablecido.
Habilitacin temporizada seleccionable STE
Esta instruccin, al momento de una transicin del rengln de falso a verdadero,
establece el bit de habilitacin STI y permite la ejecucin de la subrutina STI.
Cuando el rengln se hace falso, el bit de habilitacin STI permanece establecido
hasta que una instruccin STD verdadera se ejecute. Esta instruccin no tiene
efecto sobre la operacin del temporizador STI o punto de ajuste. Cuando el bit de
habilitacin est establecido, la primera ejecucin de la subrutina STI puede ocurrir
en cualquier fraccin del ciclo de temporizacin hasta un ciclo de temporizacin
completo subsiguiente.
Ejemplo de zona STD/STE
En el programa siguiente, la funcin STI est activa. Las instrucciones STD y STE
en los renglones 6 y 12 se incluyen en el programa de escalera para evitar que se
ejecute la subrutina STI en cualquier punto en los renglones 7 a 11.
La instruccin STD (rengln 6) restablece el bit STI y la instruccin STE (rengln
12) vuelve a establecer el bit de habilitacin. El temporizador STI incrementa y
puede sobrepasar el lmite de tiempo en la zona STD, lo que establece el bit de
pendiente S:2/0 y el bit de sobremarcha S:5/10.
El bit de primer paso S:1/15 y la instruccin STE en el rengln 0 se incluyen para
asegurar que la funcin STI se inicialice despus de una desactivacin y
reactivacin de alimentacin elctrica. Usted debe incluir este rengln cuando su
programa contenga una zona STD/STE o una instruccin STD.
3 3 3 3
SELECTABLE TIMED DISABLE
STD
STE
SELECTABLE TIMED ENABLE
1117
] [
S:1
15
( )
La ejecucin
de interrupcin
STI no ocurre
entre STD y
STE.
END
0
STD
SELECTABLE TIMED DISABLE
STE
] [ ] [
( ) ] [ ] [
( ) ] [ ] [
STE
( ) ] [ ] [
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Archivo de
programa 3
Preface
1118
Inicio temporizado seleccionable (STS)
Use la instruccin STS para condicionar el inicio del temporizador STI cuando entra
en el modo de marcha REM en vez de comenzar automticamente. Tambin puede
usarla para configurar o cambiar el nmero de archivo o punto de ajuste/frecuencia
de la rutina STI que se va a ejecutar cuando el temporizador STI caduca.
Esta instruccin no es necesaria para configurar una aplicacin de interrupcin STI
bsica.
La instruccin STS le exige introducir dos parmetros: el nmero de archivo STI y
el punto de ajuste STI. Al momento de ejecucin verdadera del rengln, esta
instruccin introduce el nmero de archivo y punto de ajuste en el archivo de estado
(S:31, S:30), sobrescribiendo as los datos existentes. Simultneamente, el
temporizador STI se restablece y comienza a temporizar; al momento de sobrepasar
el lmite de tiempo, la ejecucin de subrutina STI ocurre. Cuando el rengln se hace
falso, la funcin STI permanece habilitada en el punto de ajuste y nmero de
archivo que introdujo en la instruccin STS.
Nota Especfico para SLC 5/03 y SLC 5/04 La instruccin STS usa el establecimiento
del bit de resolucin STI S:2/10 para determinar la base de tiempo que se va a usar
al momento de la ejecucin de la instruccin STS.
3 3 3 3
STS
SELECTABLE TIMED START
File
Time [x 10ms]
1119
Descripcin general de la interrupcin
de entrada discreta
Use la interrupcin de entrada discreta (DII) para las aplicaciones de procesamiento
a alta velocidad o para cualquier aplicacin que necesite responder a un evento de
manera rpida. Esta instruccin permite que el procesador ejecute una subrutina de
escalera cuando la configuracin de bit de entrada de una tarjeta de E/S discreta
corresponda a un valor de comparacin que usted ha ya programado.
El archivo de estado contiene seis valores de bit y seis valores de palabra usados
para programar y monitorizar la funcin DII. La DII no requiere instrucciones de
lgica de escalera para su configuracin. Usted programa la DII para examinar la
configuracin de bit de entrada de una sola ranura de E/S cualquiera, la cual
contiene una tarjeta de entrada discreta (tal como IG16, IV16, IB8, IB32). Cuando
la configuracin de bit de entrada corresponde al valor de comparacin, el
acumulador se incrementa. El acumulador DII cuenta hasta el valor preseleccionado
y, una vez generada la interrupcin, ajusta inmediatamente la lnea de manera
automtica y comienza a contar desde cero.
Durante el escn de la subrutina DII, usted puede volver a configurar la DII para que
busque un evento completamente distinto. Esto facilita la secuencia DII. La DII
puede ser programada para comparar cada punto de entrada a un estado alto (1) o
bajo (0). El acumulador se incrementa al momento de la transicin de entrada que
provoca que los puntos de entrada correspondan al valor de comparacin.
Si su aplicacin requiere actualizacin inmediata de los puntos de entrada o salida,
entonces son necesarias las instrucciones IIM o IOM. Finalice la subrutina DII con
una instruccin RET.
Procedimiento de programacin bsico para la funcin DII
Para usar la funcin DII con su archivo de programa principal, haga lo siguiente:
1. Cree un archivo de subrutina (rango de 3 a 255) e introduzca los renglones de
escalera deseados. Este es su archivo de subrutina DII.
2. Introduzca el nmero de ranura de entrada (palabra S:47).
3. Introduzca la mscara de bit (palabra S:48).
4. Introduzca el valor de comparacin (palabra S:49).
5. Introduzca el valor preseleccionado (palabra S:50).
3 3
Preface
1120
6. Introduzca el nmero de subrutina DII en la palabra S:46 del archivo de estado.
(Vea la pgina B69.) Un valor de cero inhabilita la funcin DII.
Nota Usuarios de PLC La diferencia principal entre la DII y la PII PLC 5/40 es que la
DII requiere que todas las transiciones declaradas ocurran antes de generar un
conteo; en cambio, la PII requiere que solamente una de las transiciones
declaradas ocurra. Adems, en la DII, al trmino conteo se le denomina
predeterminado.
Ejemplo
La DII puede ser programada para contar los artculos en un transportador de alta
velocidad. Cada vez que 100 artculos pasan por un fotointerruptor, la subrutina DII
se ejecuta. Luego la subrutina DII usa las instrucciones de E/S inmediatas para
embalar los productos.
1121
Operacin
Despus de restaurar su programa y entrar en el modo de marcha REM, la DII
comienza su operacin as:
Modo de contador
Este modo est activo cuando el valor preseleccionado (S:50) contiene un valor
mayor que 1.
1. La DII lee el primer byte de datos de entrada de una tarjeta de entrada discreta
seleccionada por lo menos una vez cada 100 s.
Anote que esta encuesta de

los datos de entrada no afecta el tiempo de escn del procesador.
2. Cuando los datos de entrada corresponden al valor con mscara programado, el
acumulador se incrementa en uno. El prximo conteo ocurre cuando los datos
de entrada hacen la transicin a datos sin correspondencia y luego retornan a los
con correspondencia.
3. Cuando el acumulador alcanza o excede el valor preseleccionado, entre 1 y
32,767, la interrupcin es generada y el acumulador se pone a cero.
4. La subrutina DII se ejecuta.
Modo de evento
Este modo est activo cuando el valor preseleccionado (S:50) contiene 0 1.
1. La DII lee el primer byte de datos de entrada de una tarjeta de entrada discreta
seleccionada por lo menos una vez cada 100 s.
Anote que esta encuesta de

los datos de entrada no afectan el tiempo de escn del procesador.
2. Cuando los datos de entrada corresponden al valor con mscara programado, la
interrupcin es generada.
3. La subrutina DII se ejecuta.
Usted debe aadir el tiempo de latencia de interrupcin a la transicin o conteo final que causa que la ejecucin de
la subrutina de interrupcin.
La DII contina comparando los datos de entrada contra el valor con mscara programado durante la ejecucin de
la subrutina DII.
Preface
1122
Contenido de la subrutina DII
Para identificar su subrutina DII, use la instruccin INT como la primera instruccin
en su primer rengln.
La subrutina DII contiene los renglones de su lgica de aplicacin. Puede programa
cualquier instruccin dentro de la subrutina DII excepto una instruccin TND, REF
o SVC. Las instrucciones IIM o IOM son necesarias en una subrutina DII si su
aplicacin requiere la actualizacin inmediata de los puntos de entrada o salida.
Finalice la subrutina DII con una instruccin RET.
La profundidad de pila JSR se limita a 3. Puede llamar otras subrutinas hasta una
profundidad de 3 niveles desde una subrutina DII.
La latencia de interrupcin es el intervalo entre la deteccin DII y el inicio de la
subrutina de interrupcin. Las interrupciones DII pueden ocurrir a cualquier punto
en su programa, pero no necesariamente al mismo punto en interrupciones
sucesivas. Las interrupciones pueden ocurrir entre instrucciones en su programa,
dentro del escn de E/S (entre ranuras) o entre el servicio de paquetes de
comunicaciones. La tabla siguiente muestra la interaccin entre una interrupcin y
el ciclo de operacin del procesador.
DII
DII con el bit S:33/8
establecido
DII con el bit S:33/8
establecido
ranura
palabra
ranura
instruccin
palabra
rengln
ranura
palabra
ranura
Entre paquetes de
comunicacin
paquete de palabra
Entre paquetes de
comunicacin
palabra
palabra
Si una interrupcin ocurre mientras el procesador SLC 5/03 SLC 5/04 est
realizando una actualizacin de ranura de palabras mltiples y su subrutina de
interrupcin obtiene acceso a la misma ranura, la transferencia de palabras mltiples
se completa antes de realizar el acceso a la ranura de subrutina de interrupcin.
Processor Overhead
Communications
Output Scan
Program Scan
Input Scan
Eventos en el ciclo de
operacin del
procesador
1123
Observe que el tiempo de ejecucin DII se aade directamente al tiempo de escn
global. Durante el perodo de latencia, el procesador est realizando operaciones
que no pueden ser perturbadas por la funcin de interrupcin DII. El bit de control
de latencia de interrupcin (S:33/8) funciona de la manera siguiente:
Cuando el bit se establece (1), las interrupciones reciben servicio en menos
de 500 s.
Cuando el bit se pone a cero (0), el servicio en menos de 500 s no se espera.
Cuando S:33/8 se pone a cero (0), las interrupciones de usuario ocurren entre
los renglones y las actualizaciones de ranura de E/S.
El estado predeterminado se borra (0). Para determinar la latencia de interrupcin
con S:33/8 puesto a cero, debe calcular el tiempo de ejecucin de cada rengln en su
programa. Refirase al apndice B para obtener ms informacin acerca de cmo
calcular la latencia de interrupcin.
Las prioridades de interrupcin para los procesadores SLC 5/03 y SLC 5/04 son:
1. La rutina de fallo de usuario
2. La interrupcin de entrada discreta (DII)
3. La subrutina STI
4. La subrutina de interrupcin de E/S
La ejecucin de una subrutina de interrupcin slo puede ser interrumpida por la
rutina de fallo.
Los datos en las palabras siguientes se guardan cuando entran en la subrtuina DII y
se vuelven a escribir cuando salen de la subrutina DII.
Preface
1124
Reconfigurabilidad
Puede reconfigurar la DII total o parcialmente, segn el (los) parmetro(s) que
seleccione. Puede reconfigurar algunos de los parmetros simplemente por medio
de sobrescribir el valor anterior usando el valor nuevo. Otros valores le requieren
que establezcan el bit de reconfiguracin adems de escribir el valor nuevo. La DII
es no retentiva y siempre se reconfigura al entrar en el modo de marcha REM.
Refirase a la prxima seccin Parmetros DII para obtener detalles acerca de
cmo reconfigurar cada parmetro.
Ejemplo
La DII puede ser programada para contar artculos en un transportador de alta
velocidad. Cada vez que 100 artculos pasan por un fotointerruptor, la subrutina DII
se ejecuta. Luego la subrutina DII usa las instrucciones de E/S inmediatas para
embalar los productos.
Si desea variar el nmero de artculos que se embalan juntos, simplemente cambie el
nmero en el parmetro preseleccionado DII usando una instruccin de
transferencia.
1125
Parmetros DII
Los parmetros siguientes son asociados con la funcin DII. Estos parmetros
tienen direcciones de archivo de estado que se describen aqu y en el apndice B.
Bit de DII pendiente (S:2/11) Cuando se establece, este bit indica que el
acumulador DII (S:52) es igual a la DII preseleccionada (S:50) y que el nmero
de archivo de escalera especificado por el nmero de archivo DII (S:46) espera
su ejecucin. Se pone a cero cuando el nmero de archivo DII (S:46) comienza
a ejecutarse o cuando sale del modo de marcha REM o prueba REM.
Bit de habilitacin DII (S:2/12) Para programar esta caracterstica, use la
funcin de monitor de datos para establecer/poner a cero este bit o direccione
este bit con su programa de escalera. Este bit se establece en su condicin
predeterminada. Si se establece, permite la ejecucin de la subrutina DII si el
archivo DII (s:46) no es cero. Si se pone a cero, cuando ocurre la interrupcin,
la subrutina DII no se ejecuta y el bit de DII pendiente se establece. La funcin
DII contina funcionando cuando el archivo DII (S:46) no sea cero. Si el bit
pendiente se establece, el bit de habilitacin se examina al prximo final de
escn.
Bit de ejecucin DII (S:2/13) Cuando se establece, este bit indica que la
interrupcin DII ha ocurrido y que la subrutina DII se est ejecutando. Este bit
se pone a cero al finalizarse la rutina DII, encendido o entrada en el modo de
marcha REM.
Bit de overflow DII (S:5/12) Este bit se establece siempre que la
interrupcin DII ocurra cuando todava est ejecutando la subrutina DII o
cuando la interrupcin DII ocurra mientras est pendiente o inhabilitada.
Bit de reconfiguracin (S:33/10) Cuando este bit se establece (1), indica
que en el prximo final de escn (END, TND o REF), salida de la rutina de
fallo, salida de STI ISR, salida del evento ISR o la prxima salida de DII ISR,
ocurrir lo siguiente:
El acumulador DII se borra,
los valores a las palabras de estado S:47 a S:50 se aplican,
el bit pendiente se pone a cero, y
el bit de reconfiguracin DII se pone a cero.
Bit de DII perdida (S:36/8) Este bit se establece si una interrupcin DII
ocurre mientras que el bit de DII pendiente est establecido.
Nmero de archivo (palabra S:46) Usted introduce un nmero de archivo
(3 a 255) que se usa como la subrutina de interrupcin de entrada discreta.
Escriba un valor de 0 para inhabilitar la funcin. Este valor se aplica al
momento de deteccin de un bit de reconfiguracin DII, cada salida de DII ISR
y cada final de escn (END, TND o REF). Un cero inhabilita la operacin.
Preface
1126
Nmero de ranura (palabra S:47) Usted introduce el nmero de ranura (1
a 30) que se usa como la subrutina de interrupcin de entrada discreta. Un valor
de cero inhabilita la funcin. Este valor se aplica al momento de deteccin del
bit de reconfiguracin DII o a la entrada en el modo de marcha REM.
Mscara de bit (palabra S:48) Usted introduce el valor mapeado por bit
que corresponde a los bits que desea monitorizar en el mdulo de E/S discretas.
Slo los bits 0 a 7 se usan en la funcin DII. El establecer un bit indica que
desea incluir el bit en la comparacin de la configuracin de bit de la tarjeta de
E/S discretas contra el valor de comparacin DII (S:49). Este valor se aplica al
momento de deteccin del bit de reconfiguracin DII, cada salida de DII ISR y
cada final de escn (END, TND o REF).
Valor de comparacin (palabra S:49) Usted introduce un valor mapeado
de bit que corresponde a la configuracin de bit que debe ocurrir en la tarjeta de
E/S discretas para que un conteo o interrupcin ocurra. Slo los 0 a 7 se usan
en la funcin DII. El bit se debe establecer (1) o se debe poner a cero (0) para
satisfacer la condicin de comparacin para dicho bit. Una interrupcin o
conteo ser generada al momento de transicin del ltimo bit del valor de
comparacin. Este valor se aplica al momento de deteccin del bit de
reconfiguracin DII, cada salida de DII ISR y cada final de escn (END, TND o
REF).
Para proporcionar proteccin contra la modificacin accidental del monitor de
datos para su seleccin, programe una instruccin MOV incondicional que
contenga el valor preseleccionado de la DII a S:50.
Valor preseleccionado (palabra S:50) Cuando este valor es igual a 0 1,
una interrupcin es generada cada vez que la comparacin especificada en las
palabras S:48 y S:49 se satisface. Cuando este valor es entre 2 y 32767, un
conteo ocurre cada vez que la comparacin de bit se satisface. Una interrupcin
ser generada cuando el valor de acumulador alcance 1 exceda el valor
preseleccionado. Este valor se aplica al momento de deteccin del bit de
reconfiguracin DII, cada salida de DII ISR y cada final de escn (END, TND o
REF).
Para proporcionar proteccin conatra la modificacion accidental del monitor de
datos para su seleccin, programe una instruccin MOV incondicional que
contenga el valor preseleccionado de la DII a S:50.
Mscara de retorno (palabra S:51) La mscara de retorno se actualiza
inmediatamente antes de entrar en la subrutina DII. Este valor contiene el mapa
de bit de la ltima transicin de bit que caus la interrupcin. Si hay ms de
una transicin de bit durante el mismo perodo de muestreo DII de 100 ms, se
incluir en la mscara de retorno. Este bit es puesto a cero por el procesador al
momento de salir de la subrutina DII. Use este valor para validar la ltima
transicin de interrupcin que caus que la configuracin de entrada
correspondiera al valor de comparacin. O use este valor dentro de la DII de su
subrutina para ayudar a determinar/validar la posicin de la secuencia cuando
usted est reconfigurando (secuenciando) la DII de manera dinmica.
1127
Acumulador (palabra S:52) El acumulador DII contiene el nmero de
conteos que ha ocurrido. Cuando un conteo ocurre y el acumulador es mayor o
igual que el valor preseleccionado, una interrupcin DII es generada y el
acumulador se borra.
Para aplicaciones que miden la velocidad de impulsos DII entrantes mientras
que use una STI (interrupcin temporizada seleccionable), el SLC 5/03 OS301 y
los superiores actualizan el acumulador DII antes de ejecutar el primer rengln
de la subrutina STI.
Preface
1128
Ejemplo de aplicacin de interrupcin de entrada discreta
Los ejemplos siguientes muestran cmo usar la interrupcin de entrada discreta para
controlar una aplicacin de alta velocidad. En el ejemplo, la DII se usa para
asegurar que todas las botellas que salen de una mquina para llenar y tapar tengan
sus tapas instaladas.
El interruptor de proximidad de botella se usa como la entrada DII. Cuando una
botella pasa el interruptor de proximidad, el procesador SLC 5/03 SLC 5/04
ejecuta la subrutina DII. En la subrutina el procesador lee el estado del interruptor
de proximidad de la tapa. Si la tapa se instala, el solenoide del distribuidor no se
activa, permitiendo as que la botella contine en la lnea. Si la tapa hace falta, el
solenoide del distribuidor se activa y causa que la botella defectuosa se desve en el
distribuidor hacia el recipiente de botellas rechazadas.
Proximidad de tapa (I:1/8)
Proximidad de botella (I:1/0)
Distribuidor
(O:2/0)
Recipiente de botellas
rechazadas
Los parmetros siguientes se usan para programar la DII para la aplicacin anterior:
Bit de control de latencia de interrupcin S:33/8 = 1
Archivo S:46 = 3
Ranura S:47 = 1
Mscara S:48 = 00000001
Comparacin S:49 = 00000001
Preseleccionado S:50 = 1
1129
Diagrama de escalera para la aplicacin de embotelladora
Actualice la posicin del distribuidor
Actualice la posicin del distribuidor.
INT
I/O INTERRUPT
]/[
I:1.0
8
RET
RETURN
END
IIM
IMMEDIATE IN w MASK
Slot I:1.0
Mask 0100
Rengln
3:0
Este rengln recibe el estado del interruptor de proximidad para detectar la presencia o ausencia de una tapa de botella
Rengln
3:1
Si una tapa de botella est presente y el distribuidor est en la posicin para botellas rechazadas, ponga
el distribuidor en la posicin normal.
] [
I:1.0
8
] [
O:2.0
0
(U)
O:2.0
0
IOM
Slot O:2.0
Mask 0001
Rengln
3:2
Si no est presente la tapa de botella, ponga el distribuidor en la posicin para botellas rechazadas.
(L)
O:2.0
0
IOM
Slot O:2.0
Mask 0001
Rengln
3:3
Rengln
3:4
Bit 8 es el interruptor de proximidad
Ponga el distribuidor
en la posicin normal
Si el interr. de prox.
detecta una capa de
botella instalada
Y si el distribuidor est en
la posicin para botellas
rechazadas
Ponga el distribuidor en la posi-
cin para botellas rechazadas
Si el interr. de prox. detecta
una capa de botella faltante
Refirase al apndice H para ver otro ejemplo de aplicacin usando el DII para
contar impulsos desde un codificador (encoder).
Preface
1130
Descripcin general de interrupcin
de E/S
Esta funcin permite que un mdulo de E/S especial interrumpa el ciclo de
operacin normal del procesador para escanear un archivo de subrutina
especificado. La operacin de interrupcin para un mdulo especfico se describe
en el manual de usuario para el mdulo.
No todos los mdulos de E/S especiales tienen la capacidad para generar
interrupciones de E/S. Refirase al manual de usuario del mdulo de E/S especial
especfico para ver si proporciona esta caracterstica. Por ejemplo, no puede usar un
mdulo de E/S discretas estndar para efectuar una interrupcin provocada por un
evento de E/S.
Esta seccin describe:
La operacin de E/S
Los parmetros de interrupcin de E/S
Las instrucciones IID e IIE
La instruccin RPI
La instruccin INT
Procedimiento de programacin bsico para la
funcin de interrupcin de E/S
Cuando configura la ranura del mdulo de E/S especial con el dispositivo de
programacin, asegrese de programar el nmero de archivo de programa
ISR (subrutina de interrupcin) (rango de 3 a 255) que desea que el
procesador ejecute cuando el mdulo genere una interrupcin. Los mdulos de
E/S especiales que crean interrupciones se deben configurar en las ranuras de
E/S con los nmeros ms inferiores.
Cree el archivo de subrutina que ha especificado como el nmero ISR en la
configuracin de ranura del mdulo de E/S.
3 3 3
1131
Operacin
Cuando restaura su programa y entra en el modo de marcha REM, la interrupcin de
E/S comienza la operacin as:
1. El mdulo de E/S especial determina que necesita servicio y genera una peticin
de interrupcin al procesador SLC.
2. El procesador se interrumpe y el archivo de subrutina de interrupcin (ISR)
especificado se escanea.
3. Cuando el escn SIR se completa, esto se le comunica al mdulo de E/S
especial. Esto le informa al mdulo de E/S especial que se permite generar una
interrupcin nueva.
4. El procesador reanuda la operacin normal en el punto en que se interrumpi.
Contenido de la subrutina de interrupcin (ISR)
La instruccin de subrutina de interrupcin (INT) debe ser la primera instruccin en
su ISR. Esta identifica el archivo de subrutina como una subrutina de interrupcin
de E/S.
La ISR contiene los renglones de su lgica de aplicacin. Puede programar
cualquier instruccin dentro de una ISR excepto una instruccin TND, REF o SVC.
Las instrucciones IIM o IOM son necesarias en una ISR si su aplicacin requiere la
actualizacin inmediata de los puntos de entrada o salida. Finalice la ISR con una
instruccin RET (retorno).
La profundidad de la pila JSR se limita a 3. Es decir, puede llamar otras subrutinas
hasta un nivel de profundidad de 3 desde una ISR.
La latencia de interrupcin es el intervalo entre la peticin del mdulo de E/S por
servicio y el inicio de la subrutina de interrupcin. Las interrupciones de E/S
pueden ocurrir en cualquier punto en su programa, pero no necesariamente en el
mismo punto en interrupciones sucesivas. Las interrupciones slo pueden ocurrir
entre instrucciones en su programa, dentro del escn de E/S (entre ranuras) o entre el
servicio de los paquetes de comuniacin. La tabla siguiente muestra la interaccin
entre una interrupcin y el ciclo de operacin del procesador.
Preface
1132
Interrupciones de E/S
SLC 5/02
5/03 y 5/04 con el bit
S:33/8 establecido
5/03 y 5/04 con el bit
S:33/8 puesto a cero
ranura
palabra
ranura
instruccin
palabra
rengln
ranura
palabra
ranura
Entre paquetes de
comunicacin
paquete de apalbra
paquetes de
comunicacin
palabra
palabra
Anote que el tiempo de ejecucin ISR se aade directamente al tiempo de escan
global. Durante el perodo de latencia, el procesador est realizando operaciones
que no pueden ser perturbadas por la funcin de interrupcin STI. Los perodos de
latencia son:
Las interrupciones SLC 5/02 reciben servicio dentro de 2.4 ms mximos.
Procesadores SLC 5/03 y SLC 5/04 Si una interrupcin ocurre mientras que el
procesador est realizando una actualizacin de ranura de palabras mltiples y
su subrutina de interrupcin obtiene acceso a la misma ranura, la transferencia
de palabras mltiples se finaliza antes de realizar el acceso a la ranura de
subrutina de interrupcin. El bit de control de latencia de interrupcin (S:33/8)
funciona as:
Cuando el bit se establece (1), las interrupciones reciben servicio dentro del
tiempo de latencia de interrupcin. Refirase al apndice B para obtener
ms informacin acerca de cmo calcular la latencia de interrupcin.
Cuando S:33/8 se pone a cero (0), las interrupciones de usuario ocurren
entre los renglones y las actualizaciones de ranura de E/S.
El estado predeterminado se borra (0). Para determinar la latencia de
interrupcin con S:33/8 puesto a cero, debe calcular el tiempo de ejecucin de
cada rengln en su programa.
Processor Overhead
Communications
Output Scan
Program Scan
Input Scan
Eventos en el ciclo de
operacin del
procesador
1133
Las prioridades de interrupcin son las siguientes:
Procesador SLC 5/02 Procesadores SLC 5/03 y SLC 5/04
1. Rutina de fallo 1. Rutina de fallo
2. Subrutina STI 2. Interrupcin de entrada discreta (DII)
3. Subrutina de interrupcin de E/S (ISR) 3. Subrutina STI
4. Subrutina de interrupcin de E/S (ISR)
La ejecucin de una interrupcin slo puede ser interrumpida por una interrupcin
con una prioridad ms alta.
La interrupcin de E/S no puede interrumpir la ejecucin de un rutina de fallo, la
ejecucin de una subrutina DII, la ejecucin de una subrutina STI ni la ejecucin de
una subrutina de interrupcin de E/S. Si una interrupcin de E/S ocurre durante la
ejecucin de una rutina de fallo, subrutina DII o STI, el procesador espera hasta que
las interrupciones de prioridad ms alta sean escaneadas completamente. Luego la
subrutina de interrupcin de E/S se escanea.
Nota Especfico para SLC 5/02 Es importante comprender que el bit de E/S pendiente
asociado con la ranura de interrupcin permanezca puesto a cero durante el tiempo
que el procesador espera la finalizacin de la rutina de fallo o la subrutina STI.
Nota Especfico para SLC 5/03 y SLC 5/04 El bit de E/S pendiente siempre es establece
cuando la interrupcin ocurre. Puede examinar el estado de estos bits dentro de sus
rutinas de interrupcin de prioridad alta.
Si una fallo mayor ocurre durante la ejecucin de la subrutina de interrupcin de
E/S, la ejecucin se cambia inmediatamente a la rutina de fallo. Si el fallo fue
recuperado por la rutina de fallo, la ejecucin se reanuda en el punto en que se
detuvo en la subrutina de interrupcin de E/S. De lo contrario, se entra en el modo
de fallo.
Si una interrupcin DII ocurre durante la ejecucin de la subrutina de interrupcin
de E/S, la ejecucin se cambia inmediatamente a la subrutina DII. Cuando la
subrutina DII se escanea completamente, la ejecucin se reanuda en el punto en que
se detuvo en la subrutina de interrupcin de E/S.
Si el temporizador STI caduca durante la ejecucin de la subrutina de interrupcin
de E/S, la ejecucin se cambia inmediatamente a la subrutina STI. Cuando la
subrutina STI se escanea completamente, la ejecucin se reanuda en el punto en que
se detuvo en la subrutina de interrupcin de E/S.
Preface
1134
Si dos o ms peticiones de interrupcin de E/S son detectadas por el procesador en
el mismo instante o mientras que ste espera la finalizacin de una subrutina de
interrupcin de prioridad ms alta o igual, la subrutina de interrupcin asociada con
el mdulo de E/S especial en el nmero de ranura ms bajo se escanea primero. Por
ejemplo, si la ranura 2 (ISR 20) y la ranura 3 (ISR 11) solicitan el servicio de
interrupcin simultneamente, el procesador primero escanea ISR 20
completamente, luego escanea ISR 11 completamente.
Los datos en las palabras siguientes se guardan cuando entran en la subrutina de
interrupcin de E/S y se vuelven a escribir cuando salen de la subrutina de
interrupcin de E/S.
1135
Parmetros de interrupcin de E/S
Los parmetros de interrupcin de E/S siguientes tienen direcciones de archivo de
estado. Se describen aqu y tambin en el apndice B de este manual.
Nmero ISR Especifica el nmero de archivo de subrutina que se va a
ejecutar cuando una interrupcin de E/S es generada por un mdulo de E/S.
Los nmeros ISR no son parte del archivo de estado, sino que son parte de la
configuracin de E/S para cada ranura en el sistema SLC.
Habilitaciones de ranura de E/S (palabras S:11 y S:12) Estas palabras
son mapeadas de bit a 30 ranuras de E/S. Los bits S:11/1 a S:12/14 hacen
referencia a ranuras 1 a 30. Los bits S:11/0 y S:12/15 son reservados.
El bit de habilitacin asociado con una ranura de interrupcin se debe establecer
cuando una interrupcin ocurre. De lo contrario, ocurrir un fallo mayor. Los
cambios efectuados a estos bits usando la funcin del monitor de datos se
activarn durante el prximo final de escn.
Bits de interrupcin de E/S pendiente (palabras S:25 y S:26) Estas
palabras son mapeadas a las 30 ranuras de E/S. Los bits S:25/1 a S:26/14 hacen
referencia a las ranuras 1 a 30. Los bits S:25/0 y S:26/15 son reservados. El bit
de pendiente asociado con una ranura de interrupcin se establece cuando el bit
de habilitacin de interrupcin de ranura de E/S se pone a cero al momento de
una peticin de interrupcin o cuando una instruccin RPI asociada se ejecuta.
El bit de pendiente para la ejecucin de una subrutina de interrupcin de E/S
permanece puesto a cero cuando la ISR es interrumpida por una rutina DII, STI
o de fallo.
Especfico para SLC 5/02 De igual manera, el bit de pendiente permanece
puesto a cero si el servicio de interrupcin se solicita al momento en que una
interrupcin de prioridad ms alta o igual se est ejecutando (rutina de fallo, STI
u otra ISR).
Especfico para SLC 5/03 y SLC 5/04 Este bit se establece si el servicio de
interrupcin se solicita al momento en que una interrupcin de prioridad ms
alta o igual se est ejecutando (rutina de fallo, DII, STI u otra ISR).
Habilitaciones de interrupcin de E/S (palabras S:27 y S:28) Estas
palabras son mapeadas de bit a las 30 ranuras de E/S. Los bits S:27/1 a S:28/14
hacen referencia a las ranuras 1 a 30. Los bits S:27/0 y S:28/15 son reservados.
El bit de habilitacin asociado con una ranura de interrupcin se debe establecer
cuando la interrupcin ocurre a fin de permitir que la ISR correspondiente se
ejecute. De lo contrario, la ISR no se ejecuta y el bit de interrupcin de ranura
de E/S pendiente asociado se establece.
Especfico para SLC 5/02 Los cambios efectuados a estos bits usando la
funcin del monitor de datos o instruccin de escalera se activan durante el
prximo final de escn.
Especfico para SLC 5/03 y SLC 5/04 Los cambios efectuados a estos bits
usando la funcin del monitor de datos o instruccin de escalera se activan
inmediatamente.
Preface
1136
Ejecucin de interrupcin de E/S (palabra S:32) Esta palabra contiene el
nmero de ranura del mdulo de E/S especial que gener la ejecucin actual de
ISR. Este valor se pone a cero cuando la ISR se completa, se entra en el modo
de marcha o al momento de encendido. Puede interrogar esta palabra dentro de
su subrutina DII o STI o rutina de fallo si desea saber si estas interrupciones de
prioridad ms alta han interrumpido la ejecucin de ISR. Tambin puede usar
este valor para discernir la identidad de ranura de interrupcin cuando realiza
multiplex de dos o ms interrupciones de mdulos de E/S especiales a la misma
ISR.
1137
Inhabilitacin de interrupcin de E/S (IID) y
habilitacin de interrupcin de E/S (IIE)
Estas instrucciones generalmente se usan conjuntamente para evitar que
interrupciones de E/S ocurran durante las porciones de tiempo crtico o secuencia
crtica de su programa principal o subrutina. La funcin de interrupcin provocada
por un evento de E/S se usa con los mdulos de E/S especiales que tienen capacidad
de generar una interrupcin.
Inhabilitacin de interrupcin de E/S IID
Habilitacin de interrupcin de E/S IIE
Use estas instrucciones conjuntamente para crear una zona en su archivo de
programa de escalera principal o archivo de subrutina en que las interrupciones de
E/S no pueden ocurrir. Ambas instrucciones se activan inmediatamente al momento
de la ejecucin. Tiene que especificar una subrutina que debe ejecutarse a la
recepcin de dicha interrupcin.
Especfico para SLC 5/02 El establecimiento/puesta a cero de los bits de
habilitacin de interrupcin de E/S (S:27 y S:28) con un dispositivo de
programacin o instruccin estndar tal como MVM se activa al FINAL del escn
nicamente.
Especfico para SLC 5/03 y SLC 5/04 El establecimiento/puesta a cero de los bits
de habilitacin de interrupcin de E/S (S:27 y S:28) con un dispositivo de
programacin o instruccin estndar tal como MVM se activa inmediatamente.
3 3 3 3 3
I/O INTERRUPT DISABLE
Slots: 1,2,7
IID
I/O INTERRUPT ENABLE
Slots: 1,2,7
IIE
Preface
1138
Operacin IID
Cuando es verdadera, esta instruccin pone a cero los bits de habilitacin de
interrupcin de E/S (S:27/1 a S:28/14) correspondientes al parmetro de ranuras de
la instruccin (ranuras 1, 2, 7 en el ejemplo anterior). Las subrutinas de
interrupcin de las ranuras afectadas no podrn ejecutarse cuando se efecta una
peticin de interrupcin. En cambio, los bits de E/S pendientes (S:25/1 a S:26/14)
se establecen. La ISR no se ejecuta hasta que una instruccin IIE con el mismo
parmetro de ranura se ejecute o hasta el final del escn durante el cual usted usa un
dispositivo de programacin para establecer el bit de archivo de estado
correspondiente.
Operacin IIE
Cuando es verdadera, esta instruccin establece los bits de habilitacin de
interrupcin de E/S (S:27/1 a S:28/14) correspondientes al parmetro de ranuras de
la instruccin (ranuras 1, 2, 7 en el ejemplo anterior). Las subrutinas de
interrupcin de las ranuras afectadas recuperarn la capacidad de ejecutarse cuando
se efecte una peticin de interrupcin. Si una interrupcin estaba pendiente
(S:25/1 a S:26/14) y la ranura pendiente corresponde al parmetro de ranuras IIE, la
ISR asociada con dicha ranura se ejecutar inmediatamente.
1139
Ejemplo de zona IID/IIE
En el programa siguiente, las ranuras 1, 2 y 7 tienen la capacidad de generar
interrupciones de E/S. Las instrucciones IID e IIE en los renglones 6 y 12 se
incluyen para evitar que las ISR de interrupcin de E/S se ejecuten como resultado
de las peticiones de interrupcin desde las ranuras 1, 2 7. Esto permite que los
renglones 7 a 11 se ejecuten sin interrupcin.
] [
S:1
15
( )
La ejecucin
ISR no ocurre
entre las
instrucciones
IID e IIE.
END
0
] [ ] [
( ) ] [ ] [
( ) ] [ ] [
( ) ] [ ] [
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Archivo de programa 2
IID
I/O INTERRUPT DISABLE
Slots: 1,2,7
IIE
Slots: 1,2,7
IIE
Slots: 1,2,7
El bit de primer paso S:1/15 y la instruccin IIE en el
rengln 0 se incluyen para asegurar que la funcin de
interrupcin de E/S se inicialice despus de la
desconexin y reconexin de la alimentacin elctrica.
Debe incluir un rengln semejante cuando su programa
contenga una zona IID/IIE o una instruccin IID.
La instruccin IID en el rengln 6 pone a cero los bits de
habilitacin de interrupcin de E/S asociados con las
ranuras 1, 2 y 7 (S:27/1, S:27/2 y S:27/7). La instruccin
IIE en el rengln 12 establece estos mismo bits. Si una
interrupcin de E/S es detectada por el procesador
mientras ste ejecuta los renglones 711, la interrupcin
estar marcada como pendiente. (S:25/1, S:25/2 y/o
S:25/7 se establecern.) Todas las interrupciones
marcadas como pendientes recibirn servicio al
momento de ejecucin del rengln 12. La ranura con el
nmero de ranura ms bajo recibe servicio primero
cuando los bits mltiples pendientes se establecen.
Preface
1140
Restablecimiento de
interrupcin pendiente (RPI)
Esta instruccin restablece el estado pendiente de las ranuras especificadas e
informa a los mdulos de E/S correspondientes que usted ha cancelado las
peticiones de interrupcin de sos. Esta instruccion no se requiere para configurar
una aplicacin de interrupcin de E/S bsica.
Cuando es verdadera, esta instruccin pone a cero los bits de E/S pendientes (S:25/1
a S:26/14) correspondientes al parmetro de ranuras de la instruccin. Adems, el
procesador comunica a los mdulos de E/S especiales en dichas ranuras que su
peticin de interrupcin fue cancelada. Despus de esta comunicacin, la ranura
puede volver a solicitar el servicio de interrupcin. Esta instruccin no afecta los
bits de habilitacin de interrupcin de ranura de E/S (S:27/1 a S:28/14).
Introduzca los nmeros de ranura de E/S (1 a 30) involucrados. Ejemplos:
6 indica la ranura 6
6,8 indica las ranuras 6 y 8
68 indica las ranuras 6, 7 y 8
130 indica todas las ranuras
3 3 3 3 3
RESET PENDING INTERRUPT
Slots: 130
RPI
1141
Subrutina de interrupcin (INT)
Use la instruccin INT en las subrutinas de interrupcin provocadas por un evento
de E/S (ISR) y STI para propsitos de identificacin. El uso de esta instruccin es
opcional.
Esta instruccin no tiene bits de control y siempre es evaluada como verdadera.
Cuando es usada, la INT debe ser programada como la primera instruccin del
primer rengln de la ISR.
3 3 3 3 3 3
INT
INTERRUPT SUBROUTINE
Preface
1142
Cmo comprender los protocolos de comunicacin
121
12 Cmo comprender los
protocolos de comunicacin
Use la informacin en este captulo para comprender las diferencias en los
protocolos de comunicacin. Existe capacidad para los protocolos siguientes:
DH-485
Todos los procesadores SLC 500 pueden comunicar en la red DH-485
Existen varios dispositivos de puente y gateway para crear un interface del canal
SLC 500 DH-485 a otros dispositivos tal como la tarjeta 2760-RB (con el
cartucho de protocolo 2760 SFC3), 1770-KF3, 1747-KE y 1785-KA5. Cuando
usa los dispositivos de puente o gateway, refirase a la documentacin de
usuario especfica para configurar su sistema.
DH+
El SLC 5/04 tiene capacidad para la comunicacin y conectividad DH+ a una
red DH+.
Fullduplex DF1 y maestro/esclavo DF1
Los procesadores SLC 5/03 y SLC 5/04 y el controlador MicroLogix 1000
tienen capacidad para los protocolos DF1 desde sus conexiones RS-232.
ASCII
Los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401 tienen
capacidad para el protocolo ASCII definido por el usuario.
uso de las caractersticas de transferencia
Preface
122
Protocolo de comunicacin DH-485
La red DH-485 ofrece:
la interconexin de 32 dispositivos
capacidad de maestros mltiples
control de acceso de paso de testigo
la capacidad de aadir o eliminar nodos sin perturbar la red
una longitud de red mxima de 1219 m (4,000 pies)
Protocolo de la red DH-485
La seccin siguiente describe el protocolo usado para controlar transferencias de
mensaje en la red DH-485. El protocolo tiene capacidad para dos clases de
dispositivos: iniciadores y contestadores. Todos los iniciadores en la red tienen la
oportunidad de iniciar transferencias de mensaje. Se usa un algoritmo de paso de
testigo para determinar cul iniciador tiene el derecho de transmitir.
Rotacin del testigo DH-485
Un nodo que retiene el testigo puede enviar paquetes vlidos a la red. El parmetro
de retencin de testigo determina el nmero de transmisiones (ms reintentos) cada
vez que el nodo recibe el testigo.
Despus que un nodo enva un paquete de mensaje, intenta dar el testigo a su
sucesor enviando un paquete de paso de testigo. Si no ocurre actividad de red, el
iniciador intenta encontrar un sucesor nuevo.
El rango de direccin de nodo para un iniciador es 0-31. El rango de direccin de
nodo para todos los contestadores es 1-31. Ha de existir por lo menos un iniciador
en la red.
Nota La direccin mxima que el iniciador busca antes de ajustar la lnea
automticamente a cero es el valor en el parmetro configurable direccin de
nodo mxima. El valor predeterminado de este parmetro es 31 para todos los
iniciadores y contestadores.
Nota Los procesadores fijos, SLC 5/01, SLC 5/02, SLC 5/03 y SLC 5/04 no permiten que
la direccin de nodo cero se aplique. Si intenta aplicar un cero, la direccin de
nodo uno se convierte en la direccin de nodo del procesador. La direccin de nodo
de cero es reservada para un dispositivo de programacin tal como la terminal
porttil (HHT) o computadora personal utilizando software de programacin.
3 3 3 3 3
123
Inicializacin de la red DH-485
La inicializacin de la red comienza cuando un perodo de inactividad excede el
tiempo de un lmite de tiempo sobrepasado de vnculo muerto. Cuando el lmite
de tiempo sobrepasado de vnculo muerto se excede, generalmente el iniciador con
la direccin ms baja reclama el testigo.
La construccin de una red comienza cuando el iniciador que reclam el testigo trata
de pasar el testigo al nodo sucesor. Si el intento de pasar el testigo falla, o si el
iniciador no tiene un sucesor establecido (por ejemplo, al momento de encendido),
comienza una bsqueda lineal de un sucesor a partir del nodo de arriba. Vuelve
automticamente al nodo 0 cuando alcanza el valor de direccin de nodo mximo.
Cuando el iniciador encuentra otro iniciador activo, pasa el testigo a dicho nodo, el
cual a su vez repite el proceso hasta que el testigo sea pasado por toda la red al
primer nodo. En ese momento, la red estar en el estado de operacin normal.
Consideraciones de software
Consideraciones de software incluyen la configuracin de la red y los parmetros
que se pueden establecer segn los requisitos especficos de la red. A continuacin
aparecen factores de configuracin que tienen un efecto importante en el
rendimiento de la red:
el nmero de nodos en la red
las direcciones de los nodos
la velocidad en baudios
la seleccin de direccin de nodo mxima
SLC 5/03 solamente el factor de retencin de testigo
el nmero mximo de dispositivos de comunicacin
Las secciones siguientes explican consideraciones de la red y describen maneras
para seleccionar parmetros para el rendimiento de red ptimo (velocidad).
Nmero de nodos
El nmero de nodos en la red afecta de manera directa el tiempo de transferencia de
datos entre los nodos. Los nodos innecesarios (tal como una segunda terminal de
programacin que no se usa) disminuyen la velocidad de transferencia de datos. El
nmero mximo de nodos en la red es 32.
Preface
124
Establecimiento de direcciones de nodo
El mejor rendimiento de red se logra cuando las direcciones de nodo comienzan en
0 y son asignadas en orden secuencial. Los procesadores SLC 500 retornan a la
direccin de nodo predeterminada 1. La direccin de nodo se almacena en el
archivo de estado del procesador (S:15L). Los procesadores no pueden ser el nodo
0. Adems, a los iniciadores tales como las computadoras personales se les deben
asignar las direcciones con los nmeros ms bajos a fin de minimizar el tiempo
requerido para inicializar la red.
Si algunos de los nodos estn conectados temporalmente, no les asigne direcciones.
Simplemente cree los nodos segn se necesiten y elimnelos cuando ya no sean
necesarios.
Establecimiento de la velocidad en baudios del procesador
El mejor rendimiento de red se logra a la velocidad en baudios ms alta, la cual es
19200 Kbaud. Todos los dispositivos deben tener la mismo velocidad en baudios.
La velocidad en baudios predeterminada para los dispositivos SLC 500 es 19200
Kbaud. La velocidad en baudios se almacena en el archivo de estado del procesador
(S:15H).
Establecimiento de la direccin de nodo mxima
El parmetro de direccin de nodo mxima se debe establecer al nivel ms bajo
posible. Esto minimiza cantidad de tiempo usada para solicitar sucesor al inicializar
la red. Si todos los nodos son direccionados en secuencia desde 0, y la direccin de
nodo mxima es igual a la direccin del nodo direccionado ms alto, la rotacin de
testigo se mejora por la cantidad de tiempo requerida para transmitir un paquete de
peticin de sucesor ms el valor de lmite de tiempo sobrepasado de la ranura.
Nmero mximo de dispositivos de comunicacin
Los procesadores fijos SLC 500 y SLC 5/01 pueden ser seleccionados por un
mximo de dos iniciadores simultneamente. El usar ms de dos iniciadores para
seleccionar los mismos procesadores fijos SLC 500 y SLC 5/01 simultneamente
pueden causar lmites de tiempo sobrepasados de comunicacin.
125
Parmetros de configuracin DH-485
Cuando el canal 0 1 est configurado para el modo de sistema como DH-485
maestro, se pueden cambiar los siguientes parmetros:
Parmetro Descripcin
Archivo diagnstico Reservado para uso futuro.
Velocidad en
baudios
Alterna entre el rgimen de comunicacin de 1200, 2400, 9600 y 19200. El
rgimen predeterminado es 19200.
Direccin de nodo
Esta es la direccin de nodo del procesador en la red DH-485. El rango
vlido es 131. El valor predeterminado es 1.
Direccin de nodo
mxima
Esta es la direccin de nodo mxima de un procesador activo. El rango
Factor de retencin
de testigo
Determina el nmero de transacciones permitidas para efectuar cada
rotacin de testigo DH-485. El incrementar este valor permite que su
procesador incremente la capacidad de tratamiento til DH-485. El rango
vlido es 14. El valor predeterminado es 1. Los procesadores SLC 5/01 y
SLC 5/02 estn establecidos en fbrica a 1.
Preface
126
Los dispositivos siguientes usan la red DH-485:
No. de catlogo Descripcin
Requisito de
instalacin
Funcin Publicacin
1746-BAS Mdulo BASIC Chasis SLC Proporciona un interface para los
dispositivos SLC 500 a dispositivos
extranjeros. Programe en BASIC para
crear interface con los 3 puertos (2
RS-232 y 1 DH-485) a impresoras,
mdems o la red DH-485 para
rcoleccin de datos.
1746-6.1ES
1746-6.2ES
1746-6.3ES
1747-KE Mdulo de
interface
DH-485/DF1
Chasis SLC Proporcionar un interface sin
aislamiento DH-485 para SLC 500 a
computadoras principales sobre RS-232
usando el protocolo DF1 de duplex total
o medio. Habilita la programacin
remota usando su software de
programacin a un procesador SLC 500
o la red DH-485 a travs de mdems.
Perfecto para aplicaciones RTU/SCADA
de bajo costo.
1747-6.12
1770-KF3 Mdulo de
interface
DH-485/DF1
Escritorio
autnomo
Proporciona un interface DH-485 aislado
para dispositivos SLC 500 a
computadoras principales sobre RS-232
usando el protocolo DF1 de fuplex total
o medio. Habilita la programacin
remota usando su software de
programacin a un procesador SLC 500
o la red DH-485 a travs de mdems.
1770-6.5.18
1784-KR Mdulo de
interface PC
DH-485
Bus de
computadora
IBM XT/AT
Proporciona un puerto DH-485 aislado
en la parte posterior de la computadora.
Cuando se usa con el software APS,
mejora la velocidad de comunicacin y
elimina el uso del convertidor de
interface personal (1747-PIC). El
variador estndar le permite escribir
programas C para aplicaciones de
adquisicin de datos.
1784-2.23ES
6001-6.5.5
1785-KA5 Gateway
DH+/DH485
Chasis de E/S
(1771) PLC
Proporciona comunicacin entre
estaciones en las redes PLC-5 (DH+) y
SLC 500 (DH-485).
1785-6.5.5ES
1785-1.21ES
2760-RB Mdulo de
interface flexible
Chasis (1771)
PLC
Proporciona un interface para SLC 500
(usando el cartucho de protocolo
2760-SFC3) a otros procesadores PLC y
dispositivos de A-B. Estn disponibles
tres puertos configurables para
proporcionar interface con los sistemas
de cdigo de barras, visin, RF,
Dataliners y PLC.
2760-ND001
127
Protocolo de comunicacin de Data Highway Plus
La red Data Highway Plus emplea la comunicacin entre dispositivos semejantes
con un sistema de paso de testigo para rotar el maestro del vnculo entre un mximo
de 64 nodos. Puesto que este mtodo no requiere la encuesta (polling), ayuda a
proporcionar un transporte de datos fiable y eficiente. Las caractersticas de la red
DH+:
programacin remota de los procesadores PLC-2, PLC-3, PLC-5 y SLC 500 en
su red
conexiones directas a los procesadores PLC-5 y terminales de programacin
industriales
reconfiguracin y expansin fciles si desea aadir ms nodos en el futuro
una velocidad de comunicacin de 57.6 Kbaud
La red DH+ usa lmites de tiempo sobrepasados establecidos en fbrica para
reinicializar la comunicacin de paso de testigo si el testigo se pierde debido a un
nodo defectuoso.
Ejemplo
El ejemplo siguiente muestra la conectividad de un procesador SLC 5/04 a un
procesador PLC-5 usando el protocolo DH+. Se usa una velocidad de comunicacin
de 57.6 Kbaud.
Red DH+
PLC5/15
Controlador de E/S
modular SLC 5/04
Un 386SX compatible con
ISA o PS2 de IBM o
superior con cualquiera de
los siguientes:
1784-KT
1784-KT2 (PS2)
1784-KTX
1784-KL (T47)
Preface
128
Ejemplo
El ejemplo siguiente muestra un protocolo DH+ usando dos controladores SLC 5/04
con las velocidades altas de 115.2 Kbaud 230 Kbaud.
Nota Las velocidades de comunicacin DH+ de 115.2 Kabaud y 230 Kbaud no estn
disponibles para la terminal de programacin. En el ejemplo siguiente la terminal
de programacin est conectada al puerto en serie del procesador SLC 5/04 para
entrar en la velocidad en baudios ms alta. Este mtodo usa la caracterstica de
transferencia de DF1 a DH+. Para obtener ms informacin acerca de la
transferencia, vea el captulo 8.
Red DH+
Controlador de E/S
modular SLC 5/04
Controlador de E/S
modular SLC 5/04
129
Parmetros de configuracin de canal 1 de DH+ (procesadores SLC 5/04 nicamente)
Cuando el modo de sistema es DH+ para canal 1, los parmetros siguientes se
pueden cambiar:
Parmetro Descripcin
Velocidad en baudios
Alterna entre la velocidad de comunicacin de 57.6K,
115.2K y 230.4K. El valor predeterminado es 57.6K.
Una terminal de programacin slo puede comunicar
en una red DH+ configurada para 57.6 Kbaud.
Asegrese que todos los dispositivos en su red DH+
estn configurados para la misma velocidad de
comunicacin.
Direccin de nodo
El rango vlido es 077 octal. El valor predeterminado
es 1.
Habilitacin de transmisin de palabra
de estado global
Alterna entre 0 y 1. El valor predeterminado es 0.

Habilitacin de recepcin de palabra de
estado global
Alterna entre 0 y 1. El valor predeterminado es 0.
Este parmetro est disponible para los procesadores SLC 5/04 OS401 solamente.
Preface
1210
Descripcin general de la palabra de estado global
Cuando un procesador pasa el testigo DH+ al prximo nodo, tambin enva una
palabra de 16 bits denominada la palabra de estado global (GSW). Cada nodo en la
red observa el mensaje de paso de testigo, pero solamente el prximo nodo en la
red acepta el testigo. Sin embargo, si todos los nodos en la red leen la palabra de
estado global enviada con cada paso de testigo y la guardan en memoria. Cada
procesador en la red DH+ tiene una tabla en memoria en que guardar la(s) palabra(s)
de estado global que recibe de otros nodos. En cada archivo de estado del
procesador SLC 5/04, hay un destino para:
La palabra de transmisin global
Esta palabra se ubica en memoria a S:99. Si, en su programa de escalera, usted
transfiere datos a esta ubicacin de memoria, se transmitirn cada vez que el
procesador pasa el testigo DH. Tome nota que todos los otros nodos DH+
observarn estos datos.
Archivo de estado global
Este archivo se ubica en memoria a S:100 a S:163 y representa una ubicacin de
memoria para cada uno de los 64 nodos posibles en la red DH+. A medida que
otros nodos vayan transmitiendo informacin de estado global con sus pasos de
testigo, el procesador SLC 5/04 recolecta esta informacin y la guarda en el
archivo de estado global. La ubicacin de memoria S:100 corresponde al nodo
#0 (octal), S:101 corresponde al nodo #1 (octal) y S:163 corresponde a nodo
#77 (octal).
Una palabra del archivo de estado global de cada nodo se actualiza durante cada
paso de testigo. Esto puede funcionar como mensaje de difusin de alta velocidad,
el cual es til para el paso de estado y la sincronizacin de procesadores.
Si el bit de habilitacin de transmisin de palabra de estado global (S:34/3) y el bit
de recepcin de palabra de estado global (S:34/4) nunca se establecen, puede usar el
archivo de estado global (S:100 a S:163) para otros usos de almacenamiento. Si
estos bits se usan y luego se restablecen, el rea en el archivo de estado de sistema
nunca ser alterada por el procesador SLC 5/04, aun despus de una desactivacin y
reactivacin de la alimentacin elctrica del procesador.
Nota El archivo de estado de sistema debe tener una longitud de por lo menos 164
palabras para que se realicen transmisiones y recepciones de palabra de estado
global. Esto significa que un programa de usuario para uso con OS400 no tendr
capacidad para la caracterstica de palabra de estado global.
1211
Bit de habilitacin de transmisin de palabra de estado global S:34/3
(SLC 5/04 con OS401)
La transmisin de la palabra de estado global es habilitada estableciendo el bit
S:33/3 en el archivo de estado. Si este bit est establecido (1), el procesador
transmite los datos en S:99 con cada paso de testigo DH+. Si este bit no est
establecido (0), el procesador pasa el testigo y no aade la palabra de estado global.
Este bit es configurable dinmicamente y el posicionamiento predeterminado es
cero. Considere las pautas siguientes al usar el bit de habilitacin de transmisin de
palabra de estado global:
Si este bit no est establecido, el paso de testigo DH+ transmitido desde el canal
1 no contendr bytes de palabra de estado global.
Si este bit est establecido, pero el SLC 5/04 no est en el modo de MARCHA,
marcha REMota o en uno de los tres modos de prueba, el paso de testigo DH+
transmitido contendr una palabra de estado global a 2 bytes de 0x0000.
Si este bit est establecido y el SLC 5/04 est en el modo de MARCHA, marcha
REMota o en uno de los tres modos de prueba, el paso de testigo DH+
transmitido contendr una GSW de 2 bytes igual al valor en S:99 (palabra de
estado global). La palabra tambin se coloca en el archivo de estado global de
64 palabras (S:100 a S:163) en la ubicacin que corresponde a la direccin de
nodo DH+ asociada con el procesador SLC 5/04.
Por ejemplo, si el procesador SLC 5/04 est funcionando en la direccin octal
22 (18 decimales), la GSW transmitida se escribe a palabra S:118.
Solamente una palabra de estado global de 2 bytes se puede transmitir, aun
cuando la red DH+ tiene capacidad hasta para 4 bytes. La longitud no es
seleccionable, sino que tiene 2 bytes para ser compatible 100% con los
procesadores PLC5.
La palabra en el archivo de estado global correspondiente a la direccin DH+
del procesador SLC 5/04 se establecer a 0x0000 si se efecta algo para inhibir
la transmisin de la palabra de estado global desde S:99. Esto incluye:
el borrado de S:33/4, bit de habilitacin de transmisin de palabra de
estado global
la colocacin del SLC 5/04 en un modo que no sea el modo de marcha
ni el modo de prueba
la inhabilitacin de canal 1
un error que ocurre en la red DH+ causando que el LED de canal 1
parpadee rojo o se haga rojo slido (esto podr ser causado por una
direccin de nodo duplicada).
el no tener un programa de usuario OS401 cargado al procesador
SLC 5/04
Si S:34/3 no est establecido a partir del tiempo en que el SLC 5/04 se enciende,
la palabra correspondiente a su direccin DH+ en el archivo de estado global
nunca se escribir durante el final de escn.
Preface
1212
Bit de habilitacin de recepcin de palabra de estado global (S:34/4
(SLC 5/04 con OS401)
La recepcin de las palabras de estado global de otros procesadores en la red se
habilita estableciendo el bit S:33/4 en el archivo de estado. Si ste es establecido
(1), el procesador llena el archivo de estado global con palabras de estado global
transmitidas por otros procesadores en la red. Si este bit no est establecido (0), el
procesador no hace caso de la actividad de palabra de estado global en la red. Este
bit es configurable dinmicamente y el posicionamiento predeterminado es cero.
Tome nota que la transmisin y recepcin de palabras de estado global no dependen
la una de la otra.
Considere las pautas siguientes al usar el bit de habilitacin de recepcin de palabra
de estado global:
Si este bit no est establecido, el archivo de estado global (S:110 a S:163) no se
actualizar con el paso de la informacin de la palabra de estado global a la red.
Un error que ocurre en la red DH+ para causar que el LED de canal 1 parpadee
rojo o se haga rojo slido inhabilita las recepciones de la palabra de estado
global. (Esto podra ser causado por una direccin de nodo duplicada.)
La capacidad para el archivo de estado global (S:100S:163) se habilita cuando
las cuatro condiciones siguientes se cumplen:
el canal 1 se configura para comunicacin de protocolo DH+
el archivo de estado de sistema tiene una longitud de por lo menos 164
palabras
el bit de habilitacin de recepcin de palabra de estado global (S:34/3)
est establecido
la operacin en la red DH+ est funcionando (LED de canal 1 es verde)
El nico modo de procesador en que la recepcin de la palabra de estado global
no funcionar es durante la carga de un programa.
1213
Tome nota que todas las 164 palabras se actualizarn durante cada final de escn.
La tabla siguiente describe los estados posibles de la direccin de nodo DH+ y el
valor escrito a la palabra de estado global (S:99).
Estado de la direccin de nodo DH+
Valor escrito en S:99 por el
procesador SLC 5/04
El dispositivo no est activo en la red DH+ 0x0000
El dispositivo est activo en la red DH+, pero no
enva los bytes de GSW en su paso de testigo
0x0000
El dispositivo est activo en la red DH+ y enva 1
byte de datos de GSW a su paso de testigo
El byte alto se establece a 0x00; el byte bajo se
establece igual a 1 byte de datos de GSW
bytes de datos de GSW a su paso de testigo
El byte alto se establece igual al segundo byte;
el byte bajo se establece igual al primer byte (o
los bytes altos y bajos se establecen iguales el
uno al otro)
4 bytes de datos de GSW a su paso de testigo
El byte alto se establece igual al segundo byte;
el byte bajo se establece igual al primer byte, y
no se hace caso de los bytes tercero y cuarto
Si el archivo de estado global (S:100-S:163) est funcionando y luego el canal 1
se inhabilita, todo el archivo de estado global se pone a cero.
Si el archivo de estado global (S:100-S:163) est funcionando y el bit S:34/4 se
restablece, todo el archivo de estado global se pone a cero excepto por la
palabra que corresponde a la direccin de nodo DH+ de canal 1.
Si el archivo de estado global (S:100-S:163) est funcionando y luego ocurre un
error de la red DH+, todo el archivo de estado global se pone a cero. Si el
procesador SLC 5/04 se recupera del error por s mismo, la actualizacin del
archivo de estado global se reanuda automticamente.
Si el archivo de estado global (S:100-S:163) est funcionando y luego un
programa de usuario con un archivo de estado de sistema con menos de 164
palabras se carga, el procesador SLC 5/04 detecta esto antes de intentar la
actualizacin del archivo de estado global. Es decir, no resulta ninguna
corrupcin del programa de usuario si todos los otros criterios se cumplen para
dar capacidad a la caracterstica de la tabla de recepcin de GSW.
Nota El procesador SLC 5/04 mantiene una tabla de palabra de estado global corriente a
pesar de la habilitacin de la operacin de la tabla de nodo activo DH+ de canal 1
(estableciendo S:34/1). Para ver la tabla de palabra de estado global usando su
software de programacin, S:34/1 debe estar establecido adems de cumplir con
todos los requisitos anteriores.
Preface
1214
Comunicacin de PLC5 a SLC 500 usando los comandos
MSG de tipo PLC2
Los procesadores SLC 5/03 pueden enviar MSG a un procesador de dos maneras:
Si usa esta versin:
Use esta instruccin MSG para
comunicar a un procesador PLC-5:
SLC 5/03 OS300
tipo 485CIF (emulacin PLC-2)
Para obtener informacin, vea esta
seccin.
SLC 5/03 OS301 y posteriores
tipo PLC-5 (el mtodo preferido)
tipo 485CIF (emulacin PLC-2))
Para obtener informacin, vea la pgina
1218
Programe una instruccin de mensaje PLC-5 como tipo PLC-2 cuando acceda a un
procesador SLC 500.
Las lecturas y escrituras PLC-2 no protegidas no se emplean realmente como no
protegidas en el procesador SLC. Estn sujetas a los sistemas de proteccin de
archivo del SLC. Por ejemplo, se rechazarn si una carga est en progreso o si el
archivo de interface comn (CIF) ya est abierto por otro dispositivo. Estos tipos de
comandos de lectura y escritura son de alguna manera universales ya que se
emplean en muchos otros controladores programables de Allen-Bradley.
En realidad, el CIF es como cualquiera de los otros archivos de datos SLC excepto
que es designado como el archivo destino para todos los comandos de lectura no
protegida y escritura no protegida del PLC-2 que son recibidos por el SLC. Siempre
es archivo #9. El CIF puede ser definido como tipos de bit, entero, temporizador,
contador o datos de control. Sin embargo, solamente los archivos de bit o entero se
deben usar para facilitar el direccionamiento.
Usted no puede usar la instruccin de mensaje SLC 5/02 para enviar un mensaje a
travs del mdulo 1785-KA5. No obstante, puede usar la instruccin de mensaje
SLC 5/03 para enviar un mensaje al mdulo 1785-KA5. El procesador SLC 5/03
tiene la capacidad de responder a peticiones de lectura/escritura de datos cuando el
1785-KA5 est en el modo de encaminador. Los procesadores fijo SLC 500, SLC
5/01 y SLC 5/02 no pueden responder a peticiones de lectura/escritura de datos.
Cuando el 1785-KA5 est en el modo de gateway, todos los procesadores SLC 500
pueden responder a peticiones de lectura/escritura de datos de Data Highway Plus.
Nota El archivo #9 debe ser creado y definido al momento de programar el SLC. El
archivo #9 tambin debe ser lo suficientemente grande para incluir el espacio de
direccionamiento de lectura y escritura no protegidas. De lo contrario, todas las
lecturas y escrituras no protegidas sern rechazadas por el SLC.
1215
Cmo los procesadores PLC-5 direccionan datos
Cuando usted programa cualquier tipo de instruccin MSG en el PLC-5, la
direccin de destino se introduce en octal. El procesador PLC-5 automticamente
traduce la direccin octal a una direccin de byte doblando el equivalente decimal.
Por lo tanto, 010
8
se hace 16 y 177
8
se hace 254. No puede introducir una direccin
octal con menos de 010
8
en una instruccin de mensaje PLC-5.
Cmo usar el archivo CIF SLC 500 (emulacin PLC-2)
El CIF se puede considerar como bfer de datos entre todos los otros archivos de
datos SLC y el canal DH-485. El SLC debe ser programado usando la lgica de
escalera para transferir datos entre el CIF y los otros archivos de datos mostrados
aqu.
Archivos de datos
#0 - #8,
Lectura no protegida
Escritura no protegida
#10 - #255
Programa de
escalera SLC
CIF (archivo #9)
SLC 500
DH-485
El CIF se puede manejar designando reas a las cuales se debe escribir y reas desde
las cuales se debe leer. Si desee saber cundo los datos han cambiado en el CIF, use
la lgica de escalera para programar bits de comunicacin en sus datos CIF.
Nota Aunque el formato de las lecturas y escrituras no protegidas es el mismo que el
usado en otros procesadores PLC, el empleo del parmetro de direccin es
diferente. En los productos PLC de Allen-Bradley, la direccin es interpretada
como una direccin de byte. En algunos productos SLC 500, la direccin es
interpretada como una direccin de palabra.
Los procesadores SLC 500 y SLC 5/01 usan el direccionamiento de palabra
exclusivamente.
El SLC 5/02, antes de los procesadores FRN 3 de serie C, tambin usan el
direccionamiento de palabra exclusivamente.
Los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 tienen un bit de seleccin,
S:2/8, que permite la seleccin del direccionamiento de palabra o byte.
El DTAM para el SLC usa el direccionamiento de palabra exclusivamente.
Preface
1216
Programacin para manejar las diferencias de direccionamiento de
palabra/byte
Los procesadores SLC 500 usan el direccionamiento de palabra y los procesadores
PLC-5 usan el direccionamiento de byte. Un byte en el procesador PLC-5 es el
equivalente de dos palabras en el procesador SLC 500.
La seccin siguiente describe las diferencias entre el direccionamiento de palabra y
byte cuando se envan mensajes a/de un procesador PLC-5 va comandos PLC-2.
direccionamiento SLC de palabra (S:2/8 = 0)
La direccin de destino octal de la instruccin de mensaje PLC-5 debe ser entre
010
8
y 177
8
. Este rango corresponde a la palabra 16 a la palabra 254 (palabras
pares solamente) cuando S:2/8 es igual a cero.
direccionamiento de byte (S:2/8 = 1)
Nota El modo de direccionamiento de byte se selecciona en el SLC estableciendo el bit
S:2/8 a 1. El valor predeterminado es S:2/8 = 0 para el direccionamiento de
palabra. Este bit de seleccin no est disponible en los procesadores fijos SLC ni
SLC 5/01. Este establecimiento se aplica al byte/palabra de offset.
La direccin de destino octal de la instruccin de mensaje PLC-5 debe ser entre
010
8
y 377
8
. El rango corresponde a la palabra 8 a la palabra 254 cuando S:2/8 es
igual a 1.
Direccin de destino (octal)
Direccin SLC
Direccin de destino (octal)
PLC-5 MSG Modo de palabra (S:2/8=0) Modo de byte (S:2/8=1)
010 N9:16 N9:8
011 N9:18 N9:9
... ... ...
177 N9:254 N9:127
200 N9:128
... ...
377 N9:255
El valor mximo para el parmetro de nmero de elementos de instruccin del
procesador PLC-5 de tipo PLC-2 es 41 para un procesador SLC 5/02 y 110 para un
procesador SLC 5/03 (se suponen elementos de 1 palabra).
1217
Ejemplo Cmo enviar un mensaje de tipo PLC-2 a procesadores PLC-5 usando
procesadores SLC direccionados por palabra (S:2/8 = 0)
Como ejemplo, escriba 10 palabras de N7 en un PLC-5 a un SLC 5/02:
1. Configure la direccin fuente en la instruccin de mensaje como N7:0.
2. Configure el medir elementos a 10.
3. Configure el tipo de comando como escritura no protegida PLC-2.
4. Configure la direccin de destino como 010
8
. Esto corresponde a la direccin
SLC, N9:16.
Ya que 10 palabras se escribirn, asegrese que el archivo N9 en el SLC sea creado
por lo menos a N9:25.
Se supone que la instruccin de mensaje ser configurada para un destino remoto ya
que es necesario que exista un puente entre el PLC-5 y el SLC 5/02, tal como un
1784-KA5 (en el modo gateway) vinculando una red DH+ y DH-485.
Ejemplo Cmo enviar un mensaje de tipo PLC-2 a un procesador PLC-5 usando
procesadores direccionados por byte) (S:2/8 = 1)
Como ejemplo, escriba 10 palabras de N7 en un PLC-5 a un SLC 5/02:
1. Configure la direccin fuente en la instruccin de mensaje como N7:0.
2. Configure el tamao en elementos a 10.
3. Configure el tipo de comando como escritura no protegida PLC-2.
4. Configure la direccin de destino como 010
8
. Esto corresponde a la direccin
SLC, N9:7.
Ya que 10 palabras se escribirn, asegrese que el archivo N9 en el SLC sea creado
por lo menos a N9:17.
Preface
1218
Procesadores SLC 5/03 y SLC 5/04 a comunicacin PLC-5 usando
comandos MSG SLC 500 PLC-5
Los procesadores SLC 5/03 OS301 y SLC 5/04 OS400 tienen capacidad para los
comandos MSG de tipo PLC-5. Esto elimina la necesidad de programar MSG de
tipo PLC-2.
Cuando desea obtener acceso a: Programe la instruccin MSG como:
Procesadores PLC-5
Mdulo de interface de comunicacin
1785-KA5
tipo PLC-5 MSG
SLC 5/03
SLC 5/04
tipo SLC 500
Los procesadores SLC 5/03 OS301 y SLC 5/04 aceptan los comandos MSG de tipo
PLC-5 para leer y escribir archivos de datos de estado, bit, temporizador, control,
entero, punto (coma) flotante, cadena y ASCII. Sin embargo, los procesadores SLC
5/03 OS301 y SLC 5/04 no aceptan comandos MSG de tipo PLC-5 para leer o
escribir desde/hacia archivos de entrada y salida debido a la diferencia entre la
estructura de direccionamiento de chasis/grupo del procesador PLC-5 y la estructura
de direccionamiento de ranura/palabra del SLC 500. Adems, el procesador PLC-5
actualmente no acepta comandos MSG de SLC 500.
Cuando programa una instruccin MSG de tipo PLC-5, los tipos de datos de fuente
y destino deben coincidir. A ttulo de consistencia en la transferencia de datos, le
recomendamos que los tipos de datos de destino y fuente coincidan cuando
transfiera datos entre los procesadors PLC-5 y los procesadores SLC 5/03 OS301 y
SLC 5/04.
Cuando programa una instruccin MSG SLC, no tienen que coincidir los tipos de
datos de fuente y destino.
El tipo de datos de destino determina el nmero de palabras por elemento que se
debe transferir. Por ejemplo, el destino T4:0 y la fuente N7:0 con una longitud de 3
resultan en una transferencia de 9 palabras enteras debido a un tamao de elemento
de temporizador de 3 palabras por elemento.
1219
Protocolo de comunicacin RS-232
Los procesadores SLC 5/03 y SLC 5/04 tienen capacidad para el protocolo de
duplex total DF1 y el protocolo maestro/esclavo de duplex medio DF1 va la
conexin RS-232 a una computadora principal (usando canal DF1). Los detalles de
estos protocolos se encuentran en el Manual de usuario del juego de protocolo y
comando Data Highway/Data Highway Plus/DH-485, publicacin 1770-6.5.16ES.
Para obtener ms informacin acerca de cmo usar los procesadores SLC 500 en
aplicaciones SCADA, vea la:
Gua de seleccin del sistema SCADA, publicacin AG-2.1ES
Gua de aplicacin del sistema SCADA, publicacion AG-6.5.8ES
Protocolo de fullduplex DF1
El protocolo fullduplex DF1 (tambin conocido como protocolo de punto a punto
DF1) se proporciona para aplicaciones en que la comunicacin de punto a punto
RS-232 es necesaria. Este tipo de protocolo tiene capacidad para transmisiones
simultneas entre dos dispositivos en ambas direcciones. Puede usar el canal 0
como puerto de programacin o como puerto de dispositivos semejantes usando la
instruccin MSG.
En el modo fullduplex, el procesador SLC 5/03 SLC 5/04 puede enviar y recibir
mensajes. Cuando el procesador enva mensajes, lo hace en forma de respuestas
incorporadas, las cuales son smbolos transmitidos dentro de un paquete de mensaje.
Cuando el procesador SLC 5/03 SLC 5/04 recibe mensajes, sirve como dispositivo
final un dispositivo que detiene la transmisin de paquetes de datos. El
procesador no hace caso de las direcciones de destino y fuente recibidas en los
paquetes de datos. Sin embargo, el procesador cambia estas direcciones en la
respuesta que transmite como respuesta a cualquier paquete de datos de comando
que ha recibido.
Ya que los procesadores SLC 5/03 y SLC 5/04 se consideran como dispositivos
finales (la transmisin del paquete de datos se detiene en el procesador), no se hace
caso de las direcciones de destino y fuente en el paquete de datos. Si usa un mdem
con el canal 0 DF1 en el modofullduplex, ste debe tener capacidad de funcionar
en el modo de fullduplex. Tpicamente, un mdem de marcado se usa para la
comunicacin por lneas telefnicas.
3 3 3
Preface
1220
Parmetros de configuracin de canal 0 de duplex total DF1
Cuando el variador del modo de sistema es un duplex total DF1 para canal 0, los
parmetros siguientes se pueden cambiar:
Parmetro Descripcin
Velocidad en
baudios
Alterna entre la velocidad de comunicacin de 110, 300, 600, 1200, 2400,
4800, 9600 y 19200. El valor predeterminado es 1200.
Paridad Alterna entre Ninguna y Par. El valor predeterminado es Ninguna.
Bits de detencin Alterna entre 1, 1.5 y 2. El valor predeterminado es 1.
Deteccin de
paquete duplicado
Alterna entre inhabilitado y habilitado. El valor predeterminado es
Habilitado.
Deteccin de error Alterna entre CRC y BCC. El valor predeterminado es CRC.
Lmite de tiempo
sobrepasado ACK
El rango vlido es 265535 (en incrementos de 20 ms). El valor
Reintentos NAK El rango vlido es 0255. El valor predeterminado es 3.
Reintentos ENQ El rango vlido es 0255. El valor predeterminado es 3.
Lnea de control
Alterna entre Sin comunicacin y mdem de fullduplex El valor
predeterminado es Sin handshaking.
Respuestas
incorporadas
Alterna entre Habilitado y Deteccin automtica. El valor predeterminado
es Habilitado.
ID de fuente
Especifique la direccin del transmisor en este campo. El rango vlido es
0254. El valor predeterminado es 9.
1221
Protocolo DF1
Mdem
Mdem
Fullduplex (punto a punto)
SLC 5/03 CPU
(1747-L532)
Canal 0
RS-232
Canal 1
DH-485
Fullduplex (punto a punto)
Canal 0
RS-232
1747-CP3
Fullduplex
SLC 5/03 CPU
(1747-L532)
Canal 1
DH-485
Preface
1222
Mdem
Mdem
Fullduplex (red)
1747-AIC
Mdem
Computadora principal
con capacidad de llamar y
crear interface con una
red a la vez.
Mdem
Mdulo de interface
(1747-KE)
Acoplador de
vnculo
(1747-AIC)
Esta configuracin permite que la computadora principal llame a ms de una
red remota. Cada red remota puede tener un mximo de 31 nodos SLC.
SLC 5/03 CPU
(1747-L532)
Canal 0
RS-232
Canal 1
DH-485
SLC 5/03 CPU
(1747-L532)
1747-AIC
1223
Protocolo maestro/esclavo de halfduplex DF1
El protocolo maestro/esclavo de halfduplex DF1 proporciona una red de mltiples
conexiones de un solo maestro/esclavos mltiples. A diferencia del fullduplex
DF1, la comunicacin se realiza en una direccin a la vez. Puede usar canal 0 como
puerto de programacin o como puerto de dispositivos semejantes usando la
instruccin MSG.
El dispositivo maestro inicia toda la comunicacin encuestando cada dispositivo
esclavo. El dispositivo esclavo solamente puede transmitir paquetes de datos
cuando es encuestado por el maestro. Es la responsabilidad del maestro encuestar
cada esclavo de manera sistemtica y secuencial para recolectar datos. Durante una
secuencia de encuesta, el maestro encuesta un esclavo repetidamente hasta que el
esclavo indique que ya no tiene paquetes de transmitir. Luego el maestro transmite
los paquetes de datos por dicho esclavo.
Varios productos de Allen-Bradley tienen capacidad para el protocolo maestro de
halfduplex. Incluyen el mdulo 177-KGm (para controladores PLC-2) y los
procesadores PLC-5/11, -5/20, -5/30, -5/40, -5/40L, -5/60, -5/60L, -5/80, -5/20E,
-5/40E y -5/80E. El software ControlView y ControlView 300 tambin tiene
capacidad para el protocolo maestro de halfduplex con la opcin SCADA
(6190-SCA).
Tpicamente, el maestro tiene dos tablas separadas una para los esclavos en lnea y
otra para los esclavos fuera de lnea. Los esclavos en lnea son encuestados de
manera sistemtica. Los esclavos fuera de lnea son encuestados de vez en cuando
para verificar si uno ha entrado en lnea.
Un dispositivo maestro tiene capacidad para el encaminamiento de paquetes de
datos desde un esclavo al otro.
El halfduplex DF1 tiene capacidad hasta para 255 dispositivos esclavos (direccin
0 a 254) con direccin 255 reservada para multidifusiones maestras. Los tipos de
mdem de halfduplex o fullduplex se pueden usar para la red de half-duplex DF1.
El SLC 5/03 tiene capacidad para la recepcin de multidifusiones. El SLC 5/03 no
puede iniciar una multidifusin.
Preface
1224
Parmetros de configuracin de canal 0 del esclavo de halfduplex DF1
Cuando el modo de sistema es el esclavo de halfduplex DF1 para el canal 0, los
Parmetro Descripcin
Alterna entre la velocidad de comunicacin de 110, 300, 600,
1200, 2400, 4800, 9600 y 19200. El valor predeterminado es
1200.
Direccin de estacin El rango vlido es 0254 decimal. El valor predeterminado es 1.
Deteccin de paquete
Alterna entre Habilitada e Inhabilitada. El valor predeterminado es
Habilitada.
Retardo de desactivacin
RTS
Le permite seleccionar el valor de retardo de desactivacin RTS
en incrementos de 20 ms. El rango vlido es 065535. El valor
Retardo de transmisin RTS
Le permite seleccionar el valor de retardo de transmisin RTS en
incrementos de 20 ms. El rango vlido es 065535. El valor
Lmite de tiempo
sobrepasado de encuesta
Le permite seleccionar el valor de lmite de tiempo sobrepasado de
encuesta maestro en incrementos de 20 ms. El valor
predeterminado es 50. El rango vlido es 065535.
Retardo de tiempo de
transmisin previa
Le permite seleccionar el retardo de tiempo de transmisin previa
RTS en incrementos de 20 ms. El rango vlido es 065535.
Reintentos de mensaje
Le permite seleccionar el valor de reintentos de mensaje. El rango
Lnea de control
Alterna entre Ninguna comunicacin, halfduplex con portadora
continua yhalfduplex sin portadora continua. El valor
predeterminado es Ninguna comunicacin.
Supresin EOT Alterna entre S y No. El valor predeterminado es No.
1225
Parmetros de configuracin de canal 0 del maestro de halfduplex DF1
Cuando el variador del modo de sistema es el maestro de medio duplex DF1 para
canal 0, los parmetros siguientes se pueden cambiar:
Parmetro Descripcin
Alterna entre la velocidad de comunicacin de 110, 300, 600,
1200, 2400, 4800, 9600 y 19200.
Direccin de estacin El rango vlido es 0254 decimal. El valor predeterminado es 1.
Deteccin de paquete
duplicado
Alterna entre Habilitada e Inhabilitada. El valor predeterminado es
Habilitada.
Lmite de tiempo
sobrepasado ACK
El permite seleccionar el valor de lmite de tiempo sobrepasado
ACK en incrementos de 20 ms. El rango vlido es 065535.
Retardo de desactivacin
RTS
Le permite seleccionar el valor de retardo de desactivacin RTS
en incrementos de 20 ms. El rango vlido es 065535. El valor
Reintentos de mensaje
Le permite seleccionar el valor de reintentos de mensaje. El rango
Retardo de transmisin RTS
incrementos de 20 ms. El rango vlido es 065535. El valor
Retardo de tiempo de
transmisin previa
Le permite seleccionar el valor de retardo de tiempo de
transmisin previa RTS en incrementos de 20 ms. El rango vlido
es 065535.
Lnea de control
Alterna entre Ninguna comunicacin, Mdem de fullduplex y
halfduplex sin portadora continua.
Modo de encuesta
Alterna entre Basado en mensaje (no permite que el esclavo inicie
mensajes), Basado en mensaje (permite que el esclavo inicie
mensajes), Estndar (transferencia de un solo mensaje por escn
de nodo) y Estndar (transferencia de mensajes mltiples por
escn de nodo)
Encuesta de prioridad baja
Le permite seleccionar la direccin baja del rango de encuesta de
prioridad. El rango vlido es 0255.
Encuesta normal baja
Le permite seleccionar la direccin baja del rango de encuesta
normal. El rango vlido es 0255.
Encuesta de prioridad alta
Le permite seleccionar la direccin alta del rango de encuesta de
prioridad. El rango vlido es 0254.
Encuesta normal alta
Le permite seleccionar la direccin alta del rango de encuesta
normal. El rango vlido es 0254.
Tiempo de espera del
mensaje de respuesta
Le permite seleccionar el establecimiento del tiempo de espera del
mensaje de respuesta en incrementos de 20 ms. El rango vlido
es 065535.
Tamao del grupo de
encuesta normal
Le permite seleccionar el tamao del grupo de encuesta normal.
El rango vlido es 0255.
Preface
1226
Mdem
Mdem Mdem Mdem Mdem Mdem
RS-232
(protocolo DF1)
El controlador
modular del
procesador SLC 5/01
con mdulo de
interface 1747-KE
Controlador modular
del procesador
SLC 5/03
ControlView 300 software
de otros fabricantes
ejecutando el protocolo
DF1 (maestro)
El controlador
modular del
procesador SLC 5/02
con mdulo de
interface 1747-KE
Controlador modular
del procesador
SLC 5/03
Controlador de E/S
fijo SLC 500 con
mdulo de
interface 1747-KE
1227
Mdem
RS-232
(DF1 protocolo)
Controlador modular del
procesador SLC 5/01
ControlView 300
software de otros fabri-
cantes ejecutando el
protocolo DF1
(maestro)
procesador SLC 5/02 con
mdulo de interface
1747-KE
Mdulo de inter-
face 1747-KE
Acoplador de vnculo
1747AIC 1747AIC
Vnculo de mltiples
conexiones DH-485
1747-AIC
Mdem
Preface
1228
Mdem
Mdem Mdem
RS-232
(DF1 protocolo)
procesador SLC 5/03
ControlView 300 software
de otros fabricantes
ejecutando el
protocolo DF1 (maestro)
procesador SLC 5/03
Halfduplex DF1 con
encaminamiento de
esclavo a esclavo
Lnea arrendada
1229
Mdem
Mdem
RS-232
(DF1 protocolo)
ControlView 300
software de otros
fabricantes ejecutando
el protocolo DF1
(maestro)
Halfduplex DF1 con
DH-485 de punto a punto
DF1
1747AIC 1747AIC
Controlador modular
del procesador
SLC 5/01
procesador SLC 5/02 con
mdulo de interface
1747-KE (esclavo)
Controlador de E/S
compacto SLC 500
1747AIC
Mdulo de interface
1747-KE
Preface
1230
Consideraciones cuando comunica como esclavo DF1 en un vnculo de
mltiples conexiones
Cuando hay comunicacin entre su software de programacin y un procesador SLC
5/03 entre dos procesadores SLC 5/03 va una conexin de esclavo a esclavo en un
vnculo de mltiples conexiones, los dispositivos dependen de un maestro DF1 para
que les d a cada uno permiso de transmitir oportunamente. A medida que el
nmero de esclavos vaya incrementando en el vnculo (hasta 255) el tiempo entre
las encuestas de su software de programacin o el procesador SLC 5/03 tambin
incrementa. Este incremento de tiempo puede aumentar si usa velocidades en
baudios bajas.
A medida que estos perodos de tiempo aumentan, puede ser necesario cambiar los
valores siguientes para evitar la prdida de comunicacin:
software de programacin valores de lmite de tiempo de encuesta
sobrepasado y lmite de tiempo de respuesta sobrepasado
procesador SLC 5/03 valores de lmite de tiempo de encuesta sobrepasado y
lmite de tiempo sobrepasado de propietario de recurso/archivo de edicin
Si usa instrucciones MSG entre los procesadores SLC 5/03, tambin es posible que
el valor de lmite de tiempo sobrepasado MSG en el bloque de control tenga que ser
cambiado para comunicacin de esclavo a esclavo fiable en la red de mltiples
conexiones.
1231
Cmo usar mdems que tienen capacidad para
protocolos de comunicacin DF1
Los tipos de mdems que puede usar con el procesador SLC 5/03 incluyen mdems
de lnea telefnica, mdems de marcado DTR, controladores de lnea, mdems de
radio y mdems de vnculo por satlite.
Mdems de lnea telefnica
Lo siguiente explica cmo usar los mdems de lnea telefnica con protocolos de
comunicacin DF1.
Nota Los mdems de lnea telefnica tienen capacidad para la comunicacin
bidireccional simultnea requerida para el fullduplex DF1. Para la operacin
correcta con mdems de fullduplex DF1, siempre seleccione la comunicacin de
mdem de fullduplex. Para la operacin correcta con el esclavo DF1, seleccione
mdem de halfduplex con portadora continua a menos que no desee cortar la
comunicacin automticamente su usa lneas arrendadas. En tal caso, puede usar
el mdem de halfduplex sin portadora continua.
Mdems manuales
Estos son tpicamente mdems acoplados acsticamente. La conexin est
establecida por una persona en cada extremo de la lnea telefnica. Estas personas
insertan los auriculares en un acoplador acstico para finalizar la conexin.
Mdems de contestacin automtica
Estos mdems no atendidos se conectan directamente a las lneas telefnicas. Segn
la versatilidad del mdem, es posible que usted pueda programarlo bajo varias
condiciones. Sin embargo, el mdem tpicamente debe afirmar DSR para indicar
que est conectado al DTE y usted debe programarlo para que conteste solamente si
detecta DTR. Una vez que el mdem contesta una llamada y establece una seal de
portadora con el mdem remoto, es posible que active la seal DCD.
Preface
1232
Mdems de desconexin automtica
Tpicamente, los mdems que tienen capacidad para la contestacin automtica de
datos tambin tienen capacidad para la desconexin automtica donde el DTE puede
forzar que el mdem corte la conexin dejando caer el DTR por un momento.
Estos mdems generalment se cuelgan por s mismos si se pierde el vnculo de
portadora con un mdem de distancia. Sin embargo, si un mdem determinado no
se cuelga, el procesador SLC 5/03, si est configurado correctamente, forzar la
desconexin interrumpiendo el DTR si DCD se interrumpe (es decir, el vnculo de
portadora del mdem se pierde) durante ms de 10 segundos. Cuando use el
fullduplex DF1, seleccione la comunicacin de mdem de fullduplex. Cuando
use el halfduplex DF1, seleccione la comunicacin de mdem de halfduplex con
portadora continua para habilitar esta operacin.
Mdems de discado automtico
Los procesadores SLC 5/03 y SLC 5/04 tienen capacidad para la operacin de discado
automtico normal. El discado automtico ms comn se encuentra en el uso de los
mdems Hayes y los mdems compatibles con Hayes que aceptan cadenas en serie
especiales para su DTE local, que son parte del conjunto de comandos Hayes. Estas
cadenas tambin se pueden usar para iniciar el discado a un nmero telefnico
especificado adems de programar otros parmetros operacionales. Use la instruccin
de escritura ASCII para iniciar un marcado automtico de cadena de mdem. El bit de
archivo de estado S:5/14 permite que su programa detecte una conexin. Refirase a su
manual de usuario de software de programacin para obtener ms informacin acerca
de las instrucciones y bits de archivo de estado.
Mdems con lneas arrendadas
Tambin conocidos como conexiones de lnea privada, estos vnculos de
comunicacin usan una lnea de telfono dedicada arrendada de la compaa
telefnica. Pueden ser vnculos de punto a punto o maestro a esclavos mltiples (es
decir, multicadas).
Mdems con discado DTR
Estos mdems inician el discado de un nmero previamente programado cuando
DTR efecta una transicin de activado a desactivado. Para programar la cadena de
inicializacin y el nmero telefnico de mdem en la memoria interna del mdem,
use una terminal ficticia (o PC con software de emulacin de terminal tal como
Procomm, Windows Terminal o PBASE). A continuacin aparece un ejemplo de
cmo programar un mdem de discado DTR usando su software de programacin.
1233
Para programar un Multimodem V32 de MultiTech Systems, Inc., haga lo siguiente:
1. Establezca los valores en la memoria del mdem a los valores predeterminados.
Introduzca la cadena siguiente:
AT&W1Z
Secuencia de
cadena
Definida
AT Atencin
&W1Z
Establece los valores en la memoria del mdem a los valores
predeterminados.
2. Para inicializar el mdem, introduzca la cadena siguiente:
ATD4140000000TN0$BA0$SB1200$MB1200$D1&W0
Secuencia de cadena de
inicializacin
Definida
AT Atencin
D4140000000TN0
Almacena nmeros telefnicos en memoria (tono, no.
telefnico, 0).
$BA0 Ajuste de baudio desactivado
$SB1200 Establece el puerto en serie a 1200 Baud.
$MB1200 Establece el puerto de telfono a 1200 Baud.
$D1 Habilita el discado DTR.
&W0
Almacena de modo permanente estos comandos en
memoria de mdem.
Reemplaza

4140000000

con

el

nmero

telefnico

que

desea

discar.
3. Una vez que usted ha programado el mdem, active la seal DTR para que
disque el nmero o desactive la seal DTR para terminar la llamada (colgar).
Mdems controladores de lnea (corto alcance)
Tambin llamados mdems de corto alcance, estos dispositivos no modulan los
datos de serie. En cambio, acondicionan la seal para operar en un medio fisico
diferente (tal como RS-485) para que las longitudes de transmisin extensas
(generalmente de algunos kilmetros) tengan capacidad. Si un variador de lnea
tiene capacidad para un puerto compatible de RS232-DCE, usted probablemente
puede usarlo con el canal RS-232 de los procesadores SLC 5/03 y SLC 5/04.
Si los controladores de lnea se deben usar con el fullduplex DF1, es necesario que
tengan capacidad para un circuito de fullduplex (tambin conocido como circuito
de 4 cables).
Preface
1234
Los controladores de lnea con capacidad de fullduplex (circuito de 4 cables)
tambin son preferidos con el halfduplex DF1 porque el maestro puede tener su
propio canal dedicado para comunicarse con los esclavos.
Si un controlador de lnea slo tiene capacidad para circuitos de halfduplex
(circuito de 2 cables), el maestro as como los esclavos usan la comunicacin
RTS/CTS para realizar una transmisin. Esto introduce una demora cuando el
maestro realiza una transmisin.
Tpicamente, cuando configure el SLC 5/03 y SLC 5/04 para el esclavo de
halfduplex DF1, use el mdem de halfduplex sin portadora continua.
Mdems de radio
Tambin puede usar los procesadores SLC 5/03 y SLC 5/04 con un vnculo de radio
va mdems de radio. Esto establece un vnculo de mltiples conexiones dedicado.
Los vnculos de radio frecuentemente se usan en zonas donde no existe acceso a
lneas telefnicas o donde su uso es muy costoso.
Los mdems de radio se pueden comprar como unidad de radio/mdem integral o
configurados usando un mdem y radio comprados separadamente. Si se compra
separadamente, la radio necesita una seal de entrada para regular el transmisor. En
muchos casos, RTS se puede usar como dicha entrada.
El canal de serie SLC 5/03 y SLC 5/04, cuando est configurado para el esclavo de
halfduplex DF1, tiene un retardo ajustable entre el momento en que RTS se
enciende y cuando los datos son transmitidos. De este modo se pueden usar los
mdems de radio con una amplia gama de requisitos de temporizacin, hasta los
tipos que no proporcionan una seal CTS verdadera al DTE conectado a s mismos.
El mdem de radio que usted escoge para crear un interface con un mdulo de
comunicacin RS-232 de Allen-Bradley usando el protocolo de halfduplex debe
poseer las caractersticas siguientes. Debe:
tener capacidad para la comunicacin RS-232 estndar descrita anteriormente y
en el manual de mdulo de comunicacin RS-232 de Allen-Bradley
tener capacidad para la velocidad de transmisin a que opera su mdulo de
comunicacin RS-232 de Allen-Bradley
poder operar en un vnculo de radio de mltiples conexiones de halfduplex
poder crear un interface con un dispositivo de comunicacin asncrono
poder funcionar en un modo transparente, que permita que los datos pasen
sobre el vnculo sin ser modificados.
1235
Para optimizar el rendimiento, seleccione un mdem que tenga un retardo RTS-CTS
mnimo. Este retardo de tiempo es determinado generalmente por el tiempo
necesario para activar el mdem y estabilizar la portadora.
Mdems de vnculo por satlite
El interface con estos mdems es semejante a los interfaces de mdems de radio.
Operacin de lnea de control de mdem en los
procesadores SLC 5/03 y SLC 5/04
Lo siguiente explica la operacin de los procesadores SLC 5/03 y SLC 5/04 cuando
configura el canal RS232 para las aplicaciones siguientes.
Fullduplex DF1
Cuando configura los procesadores SLC 5/03 y SLC 5/04 para el fullduplex DF1,
la operacin de lnea de control siguiente se realiza:
Comunicacin no seleccionada El DTR siempre est activo y el RTS siempre
est inactivo. Las recepciones y transmisiones toman lugar a pesar de los estados de
entradas DSR, CTS o DCD. Esta seleccin solamente se debe hacer cuando los
procesadores SLC 5/03 y SLC 5/04 estn conectados directamente a otro dispositivo
DTE.
Mdem de fullduplex seleccionado El DTR y el RTS siempre estn activos
excepto durante los perodos siguientes. Si DSR se activa, DTR y RTS se
interrumpen durante 1 a 2 segundos y luego se reactivan. El bit de mdem perdido
(S:5/14) se activa inmediatamente. Mientras DSR est inactivo, no se hace caso del
estado de DCD. No se realizan recepciones ni transmisiones.
Si DCD se desactiva mientras DSR est activo, las recepciones no se permiten. Si
DCD permanece inactivo durante 9 a 10 segundos, DTR se establece activo hasta
que DSR se desactive. En este momento, el bit de mdem perdido tambin se
establece. Si DSR no se desactiva, DTR se vuelve a levantar dentro de 5 a 6
segundos.
La transmisin requiere que todas las tres salidas (CTS, DCD y DSR) estn activas.
Cuando DSR y DCD estn activos, el bit de mdem perdido se restablece.
Preface
1236
Halfduplex DF1
Cuando configura los procesadores SLC 5/03 y SLC 5/04 para el halfduplex DF1,
la operacin de lnea de control siguiente se realiza:
Handshaking no seleccionadol DTR siempre est activo y RTS siempre est
inactivo. Las recepciones y transmisiones toman lugar a pesar de los estados de
entradas DSR, CTS o DCD. Esta seleccin solamente se debe hacer cuando los
procesadores SLC 5/03 y SLC 5/04 estn conectados directamente a otro dispositivo
DTE.
Mdem de halfduplex con portadora continua seleccionado DTR siempre
est activo y RTS solamente est activo durante las transmisiones (y cualesquiera
retardos programados antes o despus de transmisiones). El manejo de DCD y DSR
es idntico al manejo del mdem de fullduplexl. Las transmisiones requieren que
CTS y DSR estn activos.
Mdem de halfduplex sin portadora continua seleccionado Esto es idntico
al mdem de halfduplex con portadora continua excepto que la monitorizacin de
CDC no se realiza. DCD todava es necesario para las recepciones pero no es
requerido para las transmisiones. Las transmisiones todava requieren CTS y DSR.
El bit de mdem perdido se establece solamente cuando DSR est inactivo.
1237
Parmetros de retardo de transmisin RTS y retardo de
desactivacin RTS
Por medio de su software de programacin, los parmetros de retardo de transmisin
RTS y retardo de desactivacin RTS le ofrecen la flexibilidad de seleccionar el
control de mdem durante transmisiones. Estos parmetros se aplican nicamente
cuando usted selecciona un mdem de halfduplex con o sin portadora continua.
Para uso con mdems de halfduplex que requieren tiempo suplementario para
regular su transmisor aun despus de activar CTS, el retardo de transmisin RTS
especifica, en incrementos de milisegundo, la cantidad de tiempo de retardo despus
de activar RTS que se debe esperar antes de verificar si CTS ha sido activado por el
mdem. Si CTS todava no est activo, RTS permanece activo y ocurrir la
transmisin siempre que CTS se active antes de transcurrido un segundo. Despus
de un segundo, si CTS todava no se ha activado, RTS se establece inactivo y la
transmisin se cancela.
Para los mdem que no proporcionan ninguna seal CTS, ligue RTS a CTS y use el
retardo ms breve posible sin perder la operacin segura.
Nota Si se selecciona un retardo de transmisin RTS de 0, la transmisin comienza
cuando CTS se activa. Si CTS no se activa en menos de 1 segundo despus del
levantamiento de RTS, RTS se establece inactivo y la transmisin se cancela.
Ciertos mdems interrumpen su vnculo de portadora cuando RTS se pierde, aun
cuando la transmisin todava no se ha terminado. El parmetro de retardo de
desactivacin RTS especifica, en incrementos de 20 milisegundos, el retardo entre el
momento en que el ltimo carcter en serie se enva al mdem y cuando RTS se
desactiva. Esto le proporciona al mdem tiempo suplementario para transmitir el
ltimo carcter de un paquete.
Preface
1238
Protocolo de comunicacin ASCII
Los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401 tienen
capacidad para protocolo ASCII definido por el usuario configurando RS-232 (canal
0) para el modo de usuario. En el modo de usuario, todos los datos recibidos se
colocan en un bfer. Para obtener acceso a los datos, use las instrucciones ASCII en
su programa de escalera. Vea el captulo 10 para obtener ms informacin acerca de
las instrucciones ASCII. Tambin puede enviar datos de cadena ASCII a la mayora
de los dispositivos aadidos que aceptan el protocolo ASCII.
Nota Solamente las instrucciones ASCII se pueden usar cuando el modo de usuario se
configura. Si usa una instruccin de mensaje (MSG) que hace referencia a canal 0,
ocurrir un error.
Configuracin de parmetro de canal 0 ASCII
Cuando el controlador de modo de usuario es ASCII genrico para canal 0, los
Parmetro Descripcin
Velocidad en
baudios
Alterna entre la velocidad de comunicacin de 110, 300, 600, 1200, 2400,
4800, 9600 y 19200. El valor predeterminado es 1200.
Paridad Alterna entre Ninguna, Impar y Par. El valor predeterminado es Ninguna.
Bits de datos Alterna entre 7 y 8. El valor predeterminado es 8.
Modo de eliminacin
Alterna entre Ignorar, CRT e impresora. El valor predeterminado es
Ignorar. Este parmetro depende de la habilitacin del parmetro Echo.
Echo
Alterna entre Habilitado e Inhabilitado. El valor predeterminado es
Inhabilitado.
Retardo de
desactivacin RTS
Le permite seleccionar el valor de retardo de desactivacin RTS en
incrementos de 20 ms. El rango vlido es 065535 (en incrementos de
20 ms). El valor predeterminado es 0.
Retardo de
transmisin RTS
incrementos de 20 ms. El rango vlido es 065535 (en incrementos de
20 ms). El valor predeterminado es 0.
Lnea de control
Alterna entre Ninguna comunicacin, halfduplex con portadora continua,
halfduplex sin portadora continua y Mdem de fullduplex. El valor
predeterminado es Ninguna comunicacin.
XON/XOFF
Alterna entre Habilitado e Inhabilitado. El valor predeterminado es
Inhabilitado.
Terminacin 1
Terminacin 2
Especifique FF para carcter sin terminacin.
Aadir 1
Aadir 2
Especifique FF para carcter no aadido.
1239
Cmo usar las caractersticas de transferencia
Hay tres tipos de transferencia disponibles en los procesadores SLC 5/03 y SLC
5/04. Su operacin y bits asociados se describen a continuacin.
Transferencia DH+ a DH-485 (Todos los procesadores SLC 5/04)
Este tipo permite que el SLC 5/04 sirva como puente entre una red DH+ y una red
DH-485. Cuando el bit S:34/0 se restablece, los paquetes de comunicacin que
entran en el canal 0 (configurado para DH-485), los cuales no estn destinados para
el procesador SLC 5/04, vuelven a ser enviados desde del canal 1 en la red DH+.
Adems, los paquetes de comunicacin que entran en el canal 1 (DH+), los cuales
no estn destinados para el procesador SLC 5/04, vuelven a ser enviados desde el
canal 0 en la red DH-485. Esta actividad tendr algn efecto en el tiempo de escn
del programa de escalera del procesador SLC 5/04, pero estos efectos no son
significativos ya que solamente un paquete de transferencia es encaminado
nuevamente durante cada escn.
Transferencia DF1 a DH+ (Procesadores SLC 5/04 OS401 y posteriores)
Este tipo le permite conectar una computadora al puerto en serie del procesador SLC
5/04 (canal 0 configurada para el fullduplex DF1) y acceder a cualquier nodo en la
red DH+ sin importar la velocidad en baudios de la red DH+. Tambin puede
conectar un mdem al puerto en serie para discar en cualquier nodo en la red DH+.
Transferencia de E/S remota (Procesadores SLC 5/03 OS302 y SLC 5/04
OS401)
Este tipo permite que el sistema SLC 5/04 sirva como puente entre la red DH+ y la
red de E/S remota compatible con el mdulo de E/S remotas 1747-SN. La
transferencia se habilita cuando el bit S:34/5 se establece. Esto permite que las
computadoras personales en la red DH+ carguen y descarguen aplicaciones a
dispositivos tales como PanelView 550, PanelView 900 Panel View 1200 y
DataLiners en la red de E/S remotas.
Preface
1240
Consideraciones cuando la transferencia DF1 a DH+ se habilita
Considere la siguiente informacin cuando use la transferencia DF1 a DH+.
Cmo entrar en lnea con un procesador SLC 5/04 usando el fullduplex DF1
Si desea entrar en lnea usando el fullduplex DF1, asegrese que la direccin
destino bajo la pantalla de configuracin en lnea de duplex total est establecida al
canal 1 de la direccin de nodo DH+ del procesador SLC 5/04 destino. Si la direc-
cin destino no se ha establecido y el procesador SLC 5/04 tiene la caracterstica de
transferencia de DF1 a DH+ habilitada, los paquetes de comando del software de
programacin puede ir a un procesador diferente del procesador SLC 5/04.
Cmo transmitir un mensaje usando el fullduplex DF1 hacia un procesador SLC 5/04 con
la transferencia DF1 a DH+ habilitada
Si el procesador SLC 5/04 receptor tiene la transferencia habilitada, asegrese que el
parmetro del nodo destino est establecido a la direccin DH+ canal 1 del
procesador SLC 5/04.
Cmo transmitir un mensaje usando el fullduplex DF1 desde un procesador SLC 5/04 con
la transferencia DF1 a DH+ habilitada
Si usa un procesador con la transferencia DF1 a DH+ habilitada para transmitir
mensajes desde el canal 0 (configurado para el fullduplex DF1), debe asegurarse
que la direccin del nodo DH+ del procesador SLC 5/04 aparezca en la direccin
fuente DF1 bajo la pantalla de configuracin de modo de sistema de canal 0. Si la
direccin no se establece correctamente, las respuestas retornando al procesador
SLC 5/04 pueden ser enviadas a otros nodos en la red DH+.
Cmo comunicar desde un procesador SLC 5/04 usando direccionamiento PLC-2
Si usa un procesador SLC 5/04 con la transferencia DF1 a DH+ habilitada y trata de
transmitir un mensaje desde el canal 0 usando las instrucciones de MENSAJE, no
use el tipo de mensaje 485 CIF. Use los tipos de mensaje 500CPU o PLC5. Si
intenta usar el tipo de mensaje 485 CIF, el procesador SLC 5/04 que transmite el
mensaje no recibir respuestas del nodo con el que est tratando de comunicarse.
Cmo localizar y corregir fallos
131
13 Cmo localizar y corregir fallos
Este captulo enumera los cdigos de fallo de errores mayores, indica las causas
posibles de los fallos y recomienda la accin correctiva. Este captulo tambin
explica los fallos de carga del sistema de operacin para los procesadores SLC 5/03
y SLC 5/04 y los controladores MicroLogix 1000.
Cmo borrar fallos automticamente
La seccin siguiente describe las maneras diferentes para borrar un fallo
automticamente usando su software de programacin.
Procesadores SLC
Establezca la anulacin de fallo al bit de encendido S:1/8 en el archivo de
estado para borrar el fallo cuando se desconecta y se vuelve a conectar la
alimentacin elctrica siempre que el programa de usuario no est alterado.
Establezca uno de los bits de carga automtica S:1/0, S:1/11 S:1/12 en el
archivo de estado del programa en un EEPROM para transferir
automticamente un programa nuevo sin fallo desde el mdulo de memoria
hacia el RAM cuando se desconecta y se vuelve a conectar la alimentacin
elctrica.
Refirase al apndice B en este manual para obtener ms informacin acerca de los
bits de estado S:1/13, S:1/8, S:1/10, S:1/11, S:1/12, S:5/07 y S:36/07.
Nota Usted puede declarar su propio fallo mayor especfico para la aplicacin
escribiendo su propio valor nico a S:6 y luego estableciendo el bit S:1/13.
Preface
132
Puede borrar un fallo automticamente cuando desconecta y vuelve a conectar la
alimentacin elctrica al controlador estableciendo uno o ambos de los bits de
estado siguientes en el archivo de estado:
Anulacin de fallo al bit de encendido (S:1/8)
Bit de marcha permanente (S:1/12)
El borrar un fallo usando el bit de marcha permanente (S:1/12) causa que el
controlador entre inmediatamente en el modo de marcha REM. Asegrese de
entender completamente el uso de este bit antes de integrarlo en su programa.
Refirase a la pgina A5 para obtener ms informacin. Tambin refirase al
captulo 3 para obtener informacin relativa a los datos retentivos.
Nota Usted puede declarar su propio fallo mayor especfico a la aplicacin escribiendo
su propio valor nico a S:6 y luego estableciendo el bit S:1/13 para evitar el uso
repetido de los cdigos definidos por el sistema. La gama de valores
recomendados para los fallos definidos por el usuario es FF00 a FFOF.
133
Cmo borrar fallos manualmente (procesadores SLC)
La seccin siguiente describe las maneras diferentes de borrar un fallo manualmente
cuando usa un procesador SLC.
Borre manualmente el bit de fallo mayor S:1/13 y los bits de error menor y
mayor S:5/07 en el archivo de estado usando un dispositivo de programacin o
un mdulo de acceso de la tabla de datos. Posicione el procesador en el modo
de programa REM. Corrija la condicin que causa el fallo, luego retorne el
procesador al modo de marcha REM o a uno de los mdos de prueba REM.
Especfico para SLC 5/03 y SLC 5/04 Alterne el interruptor de llave de
MARCHA a PROGrama y luego retorne a MARCHA.
Especfico para SLC 5/03 y SLC 5/04 El borrar estos bits con el interruptor de
llave en la posicin MARCHA causa que el procesador entre inmediatamente
en el modo de marcha.
Si usted est en lnea con un procesador SLC 5/03 SLC 5/04 con el
interruptor de llave en la posicin de MARCHA y presiona la tecla de funcin
de borrado de fallo mayor, se le advierte que el procesador entrar en el modo
de marcha un vez borrado el fallo.
Cmo usar la rutina de fallo
Procesadores SLC
Al designar un archivo de subrutina, la coincidencia de fallos de usuario
recuperables o no recuperables causa que la subrutina designada se ejecute durante
un escn. Si el fallo es recuperable, la subrutina se puede usar para corregir el
problema y poner a cero el bit de fallo S:1/13. Luego el procesador contina en el
modo de marcha. Si el fallo no es recuperable, la subrutina puede transmitir un
mensaje por medio de la instruccin de mensaje a otro nodo DH-485 con
informacin de cdigo de error y/o efecta una parada metdica del proceso.
La subrutina no se ejecuta para los fallos no atribuibles al usuario. La rutina de fallo
de usuario se trata en el captulo 11.
Preface
134
La ocurrencia de fallos de usuario recuperables y no recuperables causa que el
archivo 3 se ejecute. Si el fallo es recuperable, la subrutina se puede usar para
corregir el problema y poner a cero el bit de fallo S:1/13. Luego el controlador
contina en el modo de marcha REM. La subrutina no se ejecuta para los fallos no
atribuibles al usuario.
Mensajes de fallo
Esta seccin contiene mensajes de fallo que puede ocurrir durante la operacin de
los controladores MicroLogix 1000 y los procesadores SLC. Cada tabla enumera la
descripcin del cdigo de error, la causa probable y la accin correctiva
recomendada.
135
Fallos del controlador MicroLogix 1000
Los fallos de controlador se dividen en los tipos siguientes:
errores de encendido
errores ida a marcha
errores de marcha
errores de carga
Preface
136
Errores de encendido
Cdigo de
error (hex)
Mensaje de advertencia Descripcin Accin recomendada
0001 DEFAULT PROGRAM
LOADED
El programa predeterminado se
carga en la memoria del
controlador. Esto ocurre:
al momento de encendido si la
interrupcin de alimentacin
elctrica ocurri en medio de
una carga
si el programa de usuario est
alterado al momento de
encendido, el programa
predeterminado se carga.
Vuelva a cargar el programa y
entre en el modo de marcha
REM.
Comunquese con su
representante local de
Allen-Bradley si el error persiste.
0002 UNEXPECTED RESET El controlador se restableci ines-
peradamente debido a un entorno
ruidoso o un fallo de hardware inter-
no. Si el programa de usuario
cargado al controlador es vlido, los
datos iniciales cargados con el pro-
grama se usan. El bit de datos
retentivos perdidos (S:5/8) se esta-
blece. Si el programa de usuario es
no vlido, el programa predetermi-
nado se carga.
Refirase a las pautas de
conexin a tierra correspon-
dientes en el captulo 1.
Comunquese con su
0003 EEPROM MEMORY IS
CORRUPT
El programa de usuario est
alterado y el programa
Durante la desconexin y recone-
xin de la alimentacin elctrica.
es posible que ocurriera un pro-
blema de ruido. Trate de desco-
nectar y volver a conectar la
alimentacin elctrica. Su progra-
ma puede ser vlido, pero los
datos retentivos sern perdidos.
Comunquese con su
0005 RETENTIVE DATA HAS BEEN
LOST
Los archivos de datos (entrada,
salida, temporizador, contador,
entero, binario, control y estado)
estn alterados.
Desconecte y vuelva conectar la
alim. elctrica a su unidad.
Cargue su programa y vuelva a
inicializar los datos necesarios.
Encienda el sistema.
Comunquese con su
137
Errores de ida a marcha
Cdigo de
error (hex)
Mensaje de advertencia
Descripcin
Accin recomendada
0008 FATAL INTERNAL
SOFTWARE ERROR
El software del controlador ha
detectado una condicin invlida
dentro del hardware o software
despus de finalizar el proceso de
encendido (despus de los 2
primeros segundos de operacin).
alimentacin elctrica a su unidad.
Comunquese con su represen-
tante local de Allen-Bradley si el
error persiste.
0009 FATAL INTERNAL
HARDWARE ERROR
El software del controlador ha
detectado una condicin invlida
dentro del hardware durante el
proceso de encendido (dentro de
los 2 primeros segundos de
operacin).
alimentacin elctrica a su
unidad.
Comunquese con su
0010 INCOMPATIBLE PROCESSOR El programa cargado no ha sido
configurado para un
microcontrolador.
Si desea usar un microcontrolador
con el programa, vuelva a
configurar su controlador con MPS
o APS (seleccione Bol. 1761).
0016 STARTUP PROTECTION
AFTER POWERLOSS;
S:1/9 IS SET
El sistema se ha encendido en el
modo de marcha REM. El bit
S:1/13 est establecido y la rutina
de fallo de usuario se ejecuta
antes de comenzar el primer escn
del programa.
Restablezca el bit S:1/9 si es
coherente con los requisitos de
su aplicacin y retorne el modo
a marcha REM o
ponga a cero S:1/13, el bit de
fallo mayor.
0018 USER PROGRAM IS
INCOMPATIBLE WITH
OPERATING SYSTEM
Un programa no compatible se
carg. El programa no tiene el
nmero correcto de archivos o no
tiene los archivos de datos de
tamao correcto. El programa
Verifique la configuracin y
asegrese que el procesador
correcto haya sido
seleccionado.
Si desea usar un micro-
controlador con el programa,
vuelva a configurar su
controlador con MPS o APS
(seleccione Bol. 1761).
Preface
138
Errores de marcha
Cdigo de
error (hex)
Descripcin
Accin recomendada
0004 RUNTIME MEMORY
INTEGRITY ERROR
Mientras que el controlador estaba en
el modo de MARCHA o cualquier
modo de prueba, el ROM o RAM se
alter. Si el programa de usuario es
vlido, el programa y los datos inicia-
les cargados al controlador se usan y el
bit de datos retentivos perdidos (S:5/8)
se establece. Si el programa de
usuario es vlido, error 0003 ocurre.
Desconecte y vuelva a conectar
la alimentacin elctrica a su
unidad.
Comnquese con su
0020 MINOR ERROR AT END OF
SCAN, SEE S:5
Un bit de fallo menor (bits 07) en
S:5 se estableci al final de escn.
Entre en la pantalla de archivo de
estado, borre el fallo y retorne al
modo de marcha REM.
0022 WATCHDOG TIMER
EXPIRED, SEE S:3
El tiempo de escn de programa
excedi el valor del lmite de
tiempo sobrepasado del
temporizador de control
(watchdog) (S:3H).
Revise si el programa se ha
atrapado en un lazo y corrija el
problema.
Incremente el valor del lmite de
tiempo sobrepasado del tempo-
rizador de control (watchdog) en
el archivo de estado.
0024 INVALID STI INTERRUPT
SETPOINT, SEE S:30
Un intervalo STI invlido existe (no
entre 0 y 255).
Establezca el intervalo STI entre
los valores de 0 y 255.
0025 TOO MANY JSRs IN STI
SUBROUTINE
Hay ms de 3 subrutinas anidadas
en la subrutina STI (archivo 5).
Corrija el programa de usuario para
cumplir con los requisitos y
restricciones de la instruccin JSR, y
luego vuelva a cargar el programa y
entre en el modo de marcha REM.
0027 TOO MANY JSRs IN FAULT
SUBROUTINE
en la rutina de fallo (archivo 3).
002A INDEXED ADDRESS TOO
LARGE FOR FILE
El programa hace referencia a un
elemento ms all de un lmite de
archivo a travs del direcciona-
miento indexado.
Corrija el programa de usuario
para que no exceda los lmites de
archivo.
002B TOO MANY JSRs IN HSC Hay ms de 3 subrutinas anidadas
en la rutina del contador de alta
velocidad (archivo 4).
0030 SUBROUTINE NESTING
EXCEEDS LIMIT OF 8
en el archivo de programa principal
(archivo 2).
cumplir con los requisitos y restric-
ciones para el archivo de programa
principal, y luego vuelva a cargar el
programa y entre en el modo de
marcha REM.
139
Cdigo de
error (hex)
Accin recomendada
Descripcin
0031 UNSUPPORTED
INSTRUCTION DETECTED
El programa contiene una
instruccin(es) que no es
compatible con el
microcontrolador. Por ejemplo,
MSG, SVC o PID.
Modifique el programa para que
todas las instrucciones sean
respaldadas por el controlador, y
luego vuelva a cargar el programa
y entre en el modo de marcha
REM.
0032 SQO/SQC CROSSED DATA
FILE BOUNDARIES
Un parmetro de longitud/posicin
de instruccin del secuenciador
indica un punto ms all del final
de un archivo de datos.
Corrija el programa para asegurar
que los parmetros de longitud y
posicin no indiquen un punto ms
all del archivo de datos. Vuelva a
cargar el programa y entre en el
modo de marcha REM.
0033 BSL/BSR/FFL/FFU/LFL/LFU
CROSSED DATA FILE
BOUNDARIES
El parmetro de longitud de una
instruccin BSL, BSR, FFL, FFU,
LFL o LFU indica un punto ms
all del final de un archivo de
datos.
Corrija el programa para asegurar
que el parmetro de longitud no
indique un punto ms all del
archivo de datos. Vuelva a cargar
el programa y entre en el modo de
marcha REM.
0034 NEGATIVE VALUE IN TIMER
PRESET OR ACCUMULATOR
Un valor negativo se carg a un
valor preseleccionado de
temporizador o acumulador.
Si el programa transfiere valores a
la palabra acumulada o
preseleccionada de un
temporizador, asegrese que estos
valores no sean negativos. Corrija
el programa, vuelva a cargar y
0035 ILLEGAL INSTRUCTION
(TND) IN INTERRUPT FILE
El programa contiene una
instruccin de fin temporal (TND)
en archivo 3, 4 5 cuando se usa
como subrutina de interrupcin.
Corrija el programa, vuelva a
cargar y entre en el modo de
marcha REM.
0037 INVALID PRESETS LOADED
TO HIGHSPEED COUNTER
Un cero (0) o un valor preseleccio-
nado alto negativo se carg en el
contador (C5:0) cuando el HSC
era un contador progresivo o el
valor preseleccionado alto era ms
bajo o igual que el valor preselec-
cionado bajo cuando el HSC era
un contador bidireccional.
Verifique que los valores
preseleccionados sean vlidos.
marcha REM.
0038 SUBROUTINE RETURN
INSTRUCTION (RET) IN
PROGRAM FILE 2
Una instruccin RET se encuentra
en el archivo de programa principal
(archivo 2).
Elimine la instruccin RET, vuelva
a cargar el programa y entre en el
modo de marcha REM.
Preface
1310
Cdigo de
error (hex)
Descripcin
Accin recomendada
0040 OUTPUT VERIFY WRITE
FAILURE
Cuando las salidas fueron escritas
y ledas por el controlador, la
lectura fall. Es posible que fuera
causado por ruido.
Refirase a las pautas de
conexin a tierra correspon-
dientes en el captulo 1.
Comunquese con su
0041 EXTRA OUTPUT BIT(S)
TURNED ON
Un bit de salida adicional se
estableci cuando se restableci el
bit de seleccin de bit adicional
(S:0/8) en el archivo de estado.
Para los controladores de 16
puntos, esto incluye los bits 615.
Para los controladores de 32
puntos, esto incluye los bits 1215.
Establezca S:0/8 o cambie su
aplicacin para evitar que estos
bits se activen.
marcha REM.
Error de carga
Cdigo de
error (hex)
Descripcin
Accin recomendada
0018 USER PROGRAM IS
INCOMPATIBLE WITH
OPERATING SYSTEM
Un programa no compatible se
carg. El programa no tiene el
nmero correcto de archivos o no
tiene los archivos de datos de
tamao correcto. El programa
Verifique la configuracin y
asegrese que el procesador
correcto haya sido
seleccionado.
Si desea usar un microcontro-
lador con el programa, vuelva a
configurar su controlador con
MPS o APS (seleccione Bol.
1761).
1311
Fallos del procesador SLC
Los fallos del procesador se dividen en los tipos siguientes:
errores de ida a marcha
errores de marcha
errores de instruccin del programa de usuario
Cdigo de
error (hex)
Descripcin Causa probable Accin recomendada
0001 Error NVRAM. Ruido,
relmpago,
conexin incorrecta a tierra,
falta de supresin de
sobretensin en las salidas
con cargas inductivas o
fuente de alimentacin
elctrica insuficiente.
Prdida de batera o
condensador auxiliar.
Corrija el problema, vuelva a
cargar el programa y ejecute.
Puede usar la caracterstica de
carga automtica con un mdulo
de memoria para volver a cargar
automticamente el programa y
entrar en el modo de marcha.
0002 Lmite de tiempo sobrepasado
inesperado del control
(watchdog) de hardware
Ruido,
relmpago,
sobretensin en salidas con
cargas inductivas o
0003 Error de memoria del mdulo de
memoria. Este error tambin
puede ocurrir cuando se entra en
el modo de marcha REM.
El mdulo de memoria est
alterado.
Vuelva a programar el mdulo de
memoria. Si el error persiste,
reemplace el mdulo de
memoria.
0007 Fallo durante la transferencia del
mdulo de memoria.
El mdulo de memoria est
alterado.
Vuelva a programar el mdulo de
memoria. Si el error persiste,
reemplace el mdulo de
memoria.
Preface
1312
Cdigo de
error (hex)
0008 Error de software interno. Un error inesperado de software
ocurri debido a:
Ruido,
relmpago,
conexin a tierra incorrecta,
sobretensin en la salida con
cargas inductivas o
insuficiente.
entre en el modo de marcha.
Si el problema vuelve a ocurrir,
comnquese con su
representante RSI.
0009 Error de hardware interno. Un error inesperado de hardware
ocurri debido a:
Ruido,
relmpago,
sobretensin en la salida con
cargas inductivas o
entre en el modo de marcha.
Si el problema vuelve a ocurrir,
comunquese con su
representante AB.
Cdigo de
error (hex)
0010 El procesador no cumple con el
nivel de revisin requerido.
El nivel de revisin del procesador
no es compatible con el nivel de
revisin para el cual el programa
fue desarrollado.
Comunquese con su represen-
tante local de AB para adquirir
un juego de actualizacin para su
procesador.
0011 El archivo de programa
ejecutable nmero 2 est
ausente.
Est presente un programa no
compatible o alterado.
Vuelva a cargar el programa o
vuelva a programar con software
de programacin APS aprobado
por RSI.
0012 El programa de escalera tiene un
error de memoria.
Ruido,
relmpago,
falta de supresin de sobre-
tensin en las salidas con
cargas inductivas o
insuficiente.
cargar el programa y ejecute. Si
el error persiste, asegrese de
usar un softwae de programacin
APS aprobado por RSI para
desarrollar y cargar el programa.
0013 El mdulo de memoria
requerido est ausente o
S:1/10 S:1/11 no est
establecido segn lo requerido
por el programa.
Uno de estos bits de estado
est establecido en el programa
pero el mdulo de memoria
requerido est ausente o
el bit de estado S:1/10
S:1/11 no est establecido en
el programa almacenado en el
mdulo de memoria, sino
establecido en el programa en
la memoria del procesador.
Instale un mdulo de memoria
en el procesador o
cargue el programa desde el
procesador hacia el mdulo de
memoria.
1313
Cdigo de
error (hex)
0014 Error de archivo interno. Ruido,
relmpago,
cargas inductivas o
fuente de alim. elc. insuficiente
usar el software de programacin
0015 Error de archivo de
configuracin.
Ruido,
relmpago,
cargas inductivas o
usar el software de programacin
0016 Proteccin de encendido
despus de la prdida de
alimentacin elctrica. Existe
una condicin de error durante el
encendido cuando el bit S:1/9 se
establece y ocurre una interrup-
cin del suministro elctrico
durante el estado en marcha.
El bit de estado S:1/9 ha sido
establecido por el programa de
usuario. Refirase al captulo 1
para obtener detalles acerca de
la operacin del bit de estado
S:1/9.
Restablezca el bit S:1/9 si eso
es coherente con los
requisitos de aplicacin y
retorne el modo a marcha o
ponga a cero S:1/13, el bit de
fallo mayor, antes de que se
alcance el final del primer
escn de programa.
0017 Desigualdad del programa de
usuario del mdulo
NVRAM/memoria .
El bit S:2/9 es establecido y el
programa de usuario del mdulo
de memoria no corresponde al
programa de usuario NVRAM.
Transfiera el programa de
mdulo de memoria a NVRAM y
cambie al modo de marcha.
0018 Programa de usuario no compa-
tible. Desigualdad del tipo de
sistema de operacin. Este error
tambin puede aparecer durante
el encendido.
El programa de usuario es
demasiado avanzado y no se
puede ejecutar en el sistema de
operacin actual.
Comnquese con su representante
RSI para obtener informacin acer-
ca de sistemas de operacin dis-
ponibles para el procesador 5/03.
0019 Un nmero de etiqueta duplicado
se detect.
Una instruccin de etiqueta
duplicada o faltante se encontr
en una subrutina.
Quite la etiqueta duplicada o
aada una etiqueta.
Errores de marcha
Cdigo de
error (hex)
001F Un problema de integridad del
programa ocurri durante una
sesin de edicin en lnea.
Un ruido, prdida de comunicacin
o desconexin y reconexin de
alim. elc. ocurri durante una
Vuelva a cargar el programa y
vuelva a introducir los cambios.
0004 Un error de memoria ocurri
durante el modo de marcha.
Ruido,
relmpago,
conexin a tierra,
cargas inductivas o
el programa automticamente y
Preface
1314
Cdigo de
error (hex)
0020 Un bit de error menor se
establece al final del escn.
Refirase a los bits de error
menor S:5 (byte inferior
solamente).
Un overflow de instruccin
matemtica o FRD ha ocurrido,
un error de instruccin de
registro de desplazamiento o
secuenciador se detect,
un error mayor se detect
durante la ejecucin de una
rutina de fallo de usuario, o
las direcciones de archivo
M0M1 fueron indicadas en el
programa de usuario para una
ranura inhabilitada.
Corrija el problema de
programacin, vuelva a cargar el
programa y entre en el modo de
marcha. Vea tambin los bits de
error menor S:5 en el apndice B.
0021 Un fallo de alim. elc. remota de
un chasis de E/S de expansin
ha ocurrido.
Nota: Un sistema modular que
encuentra una condicin de
sobretensin o sobreintensidad
en cualquiera de sus fuentes de
alim. elc. puede provocar
cualquiera de los cdigos de
error de E/S indicados en las
pginas 1318 a 1321 (en vez
de cdigo 0021). La condicin
de sobretensin o sobreintensi-
dad se indica por un LED de
fuente de alim. elc. apagado.
Procesadores fijos y FRN 1
a 4 SLC 5/01 si el fallo de
alim. elc. remota ocurri
mientras que el procesa-
dor estaba en el modo de
marcha REM, error 0021
causar que el bit de error
mayor detenido (S:1/13) se
ponga a cero durante el
prximo encendido del
chasis local.
Procesador SLC 5/02 y
procesadores FRN 5 SLC
5/01 no es necesario
desconectar y volver a
conectar la alim. elc. para
reanudar el modo de
marcha REM. Una vez que
el chasis est reconectado
a la alim. elc., el CPU
vuelve a iniciar el sistema.
!
Procesadores compactos y FRN1
A 4 SLC 5/01: la alimentacin
elctrica se interrumpi o la
alimentacin elctrica se redujo
momentneamente bajo los
valores especificados para un
chasis de expansin.
Procesadores SLC 5/02 y
procesadores FRN 5 SLC 5/01:
Este cdigo de error est
presente solamente mientras la
alimentacin elctrica no se
aplica a un chasis de expansin.
Este es el nico cdigo que se
pone a cero automticamente. El
fallo se borrar cuando la
alimentacin elctrica se vuelva a
aplicar al chasis de expansin.
Procesadores fijos y FRN 1 a 4
SLC 5/01: Desconecte y vuelva
a conectar la alimentacin
elctrica al chasis local.
Procesadores SLC 5/02 y
procesadores FRN 5 SLC 5/01:
Vuelva a aplicar la alimentacin
elctrica al chasis de expansin.
1315
Cdigo de
error (hex)
0022 El tiempo de escn de control
(watchdog) de usuario ha sido
excedido.
El tiempo de control
(watchdog) se estableci
demasiado bajo para el
programa de usuario, o
el programa de usuario se
atrap en un lazo.
Incremente el lmite de tiempo
sobrepasado del control
(watchdog) en el archivo de
estado (S:3H), o
corrija el problema del
programa de usuario.
0023 Archivo de interrupcin STI
invlido o no existente.
Un nmero de archivo de
interrupcin STI fue asignado
en el archivo estado, pero el
archivo de subrutina no fue
creado, o
el nmero de archivo de
interrupcin STI asignado era
0, 1 2.
Inhabilite el punto de ajuste de
interrupcin STI (S:30) y el no.
de archivo (S:31) en el archivo
de estado, o
cree un archivo de subrutina de
interrupcin STI para el no. de
archivo asignado en el archivo
de estado (S:31). El no. de
archivo no debe ser 0, 1 2.
0024 Intervalo de interrupcin STI
invlido (mayor que 2550 ms o
negativo)
El punto de ajuste STI se
encuentra fuera de los lmites
(mayor que 2550 ms o negativo).
Inhabilite el punto de ajuste de
interrupcin STI (S:30) y el no.
de archivo (S:31) en el archivo
de estado, o
cree una rutina de interrupcin
STI para el no. de archivo
indicado en el archivo de
estado (S:31). El no. de
archivo no debe ser 0, 1 2.
0025 Exceso de profundidad de
pila/llamadas JSR para la rutina
STI.
Una instruccin JSR est
llamando un nmero de archivo
asignado a una rutina STI.
para cumplir con los requisitos y
restricciones para la instruccin
JSR, y luego vuelva a cargar el
programa y ejecute.
pila/llamadas JSR para una
rutina de interrupcin de E/S
asignado a una rutina de
interrupcin de E/S.
programa y ejecute.
pila/llamadas JSR para una
rutina de fallo de usuario.
asignado a una rutina de fallo de
usuario.
programa y ejecute.
0028 Valor de archivo de rutina de fallo
de proteccin de encendido no
vlido o no existente.
rutina de fallo se cre en el
archivo de estado, pero el
archivo de rutina de fallo no
fue creado fsicamente, o
el nmero de archivo creado
era 0, 1 2.
Inhabilite el nmero de archivo
de rutina de fallo (S:29) en el
archivo de estado, o
cree una rutina de fallo para el
nmero de archivo indicado en
el archivo de estado (S:29). El
no. de archivo no debe ser 0,
1 2.
Preface
1316
Cdigo de
error (hex)
0029 La referencia de la direccin
indexada est fuera de todo el
espacio de archivo de datos
(rango de B3:0 al ltimo
archivo).
!
El procesador SLC 5/02
usa un valor de ndice de
cero para la instruccin
con fallo siguiente a la
recuperacin de error.
El programa est haciendo
referencias a un elemento,a
travs del direccionamiento
indexado, el cual se encuentra
fuera de los lmites permitidos.
Los lmites son de B3:0 al ltimo
elemento del ltimo archivo de
datos creado por el usuario.
Corrija y vuelva a cargar el
programa de usuario. Este
problema no puede ser corregido
escribiendo a la palabra de
registro de ndice (S:24).
002A La referencia de direccin
indexada est fuera del archivo
de datos indicado especfico.
referencias a un elemento, a
travs del direccionamiento
indexado, el cual se encuentra
fuera del lmite de archivo.
Corrija el programa de usuario,
asigne ms espacio de datos
usando el mapa de memoria o
vuelva a guardar el programa
permitiendo el cruzado de lmites
de archivo. Vuelva a cargar el
programa de usuario. Este
problema no puede ser corregido
escribiendo a la palabra de
registro de ndice (S:24).
002B Existe un nmero de archivo no
vlido para una direccin
indirecta.
El nmero de archivo existe, pero
no es el tipo de archivo correcto
o el nmero de archivo no existe.
Verifique el tipo de archivo o cree
el nmero de archivo.
002C El elemento de direccin
indirecto indicado est fuera de
los lmites del archivo de datos.
El elemento indirectamente
indicado no existe, pero el tipo de
archivo es correcto y existe.
Cree el elemento indirectamente
indicado.
002D Existe un subelemento de
direccin indirecto indicado no
vlido.
Se hace referencia a un
subelemento incorrectamente o
una referencia indirecta ha sido
efectuada a un archivo M.
Corrija las referencias y reintente.
002E Ranura de entrada DII no vlida. La ranura indicada est vaca o
una tarjeta de E/S no discreta
est presente.
Cambie la ranura de entrada a
una tarjeta de E/S discreta.
002F Archivo de interrupcin DII no
vlido o no existente.
interrupcin DII fue asignado
al archivo de estado, pero el
archivo de subrutina no fue
creado, o
el nmero de archivo de
interrupcin DII asignado era
0, 1 2.
Inhabilite la funcin DII
escribiendo un cero a esta
ubicacin, o cambie el valor a un
archivo de escalera vlido
(3255).
1317
Errores de instruccin de programa de usuario
Cdigo de
error (hex)
0030 Se intent saltar un archivo de
subrutina anidado en exceso.
Este cdigo tambin puede
significar que un problema tiene
posibles rutinas recursivas.
Ms que el mximo de 4 (8 si
usa un procesador 5/02
5/03) niveles de subrutinas
anidadas es llamado en el
programa de usuario, o
la(s) subrutina(s) llama(n)
subrutina(s) de un nivel
anterior.
JSR y luego vuelva a cargar el
programa y ejecute.
0031 Se detect una referencia de
instruccin no compatible.
El tipo o nivel de serie del
procesador no tiene capacidad
para un instruccin que reside en
el programa de usuario, o usted
ha programado una constante
como el primer operando de una
instruccin de comparacin.
Reemplace el procesador con
uno que tenga capacidad para
el programa de usuario, o
modifique el programa de
usuario para que todas las
instrucciones sean respalda-
das por el procesador, y luego
vuelva a programar y ejecute.
0032 Un parmetro de longitud/
posicin de instruccin de
secuenciador indica ms all del
final de un archivo de datos.
referencia a un elemento fuera
del lmite de archivo establecido
por la instruccin de
secuenciador.
Corrija el programa de usuario o
asigne ms espacio de archivo
de datos usando el mapa de
memoria, y luego vuelva a cargar
y ejecute.
0033 El parmetro de longitud de una
instruccin LFU, LFL, FFU, FFL,
BSL o BSR indica ms all del
final de un archivo de datos.
referencia a un elemento fuera
del lmite de archivo establecido
por la instruccin.
Corrija el programa de usuario o
asigne ms espacio de archivo
de datos usando el mapa de
memoria, y luego vuelva a cargar
y ejecute.
0034 Un valor negativo para un
acumulador de temporizador o
valor preseleccionado fue
detectado.
Procesadores fijos con entrada
de 24 VCC solamente: un HSC
preseleccionado negativo o de
cero se detect en una
instruccin HSC.
El valor acumulador o preselec-
cionado de un temporizador en el
programa de usuario se detect
como negativo.
Si el programa de usuario
transfiere valores a la palabra
acumulada o preseleccionada de
un temporizador, asegrese que
estos valores no puedan ser
negativos. Corrija el programa
de usuario, vuelva a cargar y
ejecute.
0034
(relacionado con
la instruccin
fija 5/01 HSC)
Un HSC preseleccionado
negativo o de cero se detect en
una instruccin HSC.
El valor preseleccionado para la
instruccin HSC est fuera del
rango vlido. El rango vlido es
132767.
Si el programa de usuario
transfiere valores a la palabra
acumulada o preseleccionada de
un temporizador, asegrese que
estos valores no puedan ser
negativos. Corrija el programa
de usuario, vuelva a cargar y
ejecute.
0035 La instruccin TND, SV o REF se
llama dentro de una rutina de
interrupcin o fallo de usuario.
Una instruccin TND, SVC o REF
se usa en una rutina de
interrupcin o fallo de usuario.
Esto es ilegal.
vuelva a cargar y ejecute.
Preface
1318
Cdigo de
error (hex)
0036 Un valor no vlido se usa para un
parmetro de instruccin PID.
Un valor no vlido se carg en
una instruccin PID por el
programa de usuario o por el
usuario va la funcin de monitor
de datos para esta instruccin.
El cdigo 0036 se trata en el
captulo 9 de este manual.
0038 Una instruccin RET se detect
en un archivo que no es una
subrutina.
Una instruccin RET reside en el
programa principal.
xx3A Ocurri un intento de escribir a
un archivo de datos protegido.
Se intent escribir a una
direccin indirecta ubicada en un
archivo que tiene proteccin de
archivo de datos constante.
Elimine la proteccin y reintente
la funcin.
1f39 Una longitud de cadena no vlida
se detect en un archivo de
cadena.
La primera palabra de los datos
de cadena contiene un valor
negativo, de cero o mayor que 82.
Verifique la primera palabra de
los elementos de datos de
cadena en busca de valor
invlidos y corrija los datos de
usuario.
1319
CODIGOS DE ERROR: Los caracteres xx en
los cdigos siguientes representan el nmero
de ranura en hexadecimal. Si la ranura precisa
no se puede determinar, los caracteres xx se
convierten en 03 para los controladores fijos y
1F para los controladores modulares. Refirase
a la tabla a la derecha.
FALLOS DE E/S RECUPERABLES
(procesadores SLC 5/02, SLC 5/03 y SLC 5/04
solamente): Muchos de los fallos de E/S son
recuperables. Para recuperarlos, usted debe
inhabilitar la ranura xx especificada en la rutina
de fallo de usuario. Si no inhabilita la ranura xx,
el procesador estar con fallo al final del escn.
Nota: Una tarjeta de E/S muy daada puede
causar que el procesador indique la existencia
de un error en la ranura 1 aunque la tarjeta
daada fuera instalada en una ranura distinta
de 1.
Ran. xx
0 00
1 01
2 02
3 03**
4 04
5 05
6 06
7 07
Ran. xx
8 08
9 09
10 0A
11 0B
12 0C
13 0D
14 0E
15 0F
Ran. xx
16 10
17 11
18 12
19 13
20 14
21 15
22 16
23 17
Ran. xx
24 18
25 19
26 1A
27 1B
28 1C
29 1D
30 1E
1F*
NUMEROS DE RANURA (xx) EN HEXADECIMAL Errores de E/S
Cdigo de
error (hex)
xx50 Un error de datos de chasis se
detecta.
Ruido,
relmpago,
cargas inductivas, o
Corrija el problema, borre el fallo
y vuelva a entrar en el modo de
marcha.
xx51 Un error de tiempo de ejecucin
atascado se detecta en un
mdulo de E/S.
Si ste es un mdulo de E/S
discretas, se trata de un
problema de ruido. Si ste es un
mdulo de E/S especial, refirase
al manual de usuario correspon-
diente para obtener la causa
probable.
la alimentacin elctrica el
sistema. Si eso no corrige el
problema, reemplace el mdulo.
xx52 Un mdulo requerido para el
programa de usuario se detecta
como faltante o quitado.
Un mdulo de E/S configurado
para una ranura determinada
hace falta o ha sido eliminado.
Inhabilite la ranura en el
archivo de estado (S:11 y
S:12), o
inserte el mdulo requerido en
la ranura.
Preface
1320
Cdigo de
error (hex)
xx53 Cuando est de ida a marcha, un
programa declara una ranura
como no usada y se detecta que
dicha ranura tiene un mdulo de
E/S insertado. Este cdigo
tambin puede significar que un
mdulo de E/S se ha
restablecido.
La ranura de E/S no est
configurada para un mdulo,
pero hay un mdulo presente, o
el mdulo de E/S se ha
restablecido por s mismo.
Inhabilite la ranura en el
archivo de estado (S:11 y
S:12), borre el fallo y ejecute,
quite el mdulo, borre el fallo y
ejecute, o
modifique la configuracin de
E/S para que incluya el
mdem, y luego vuelva a
Si usted percibe que el
mdulo se ha restablecido,
borre el error mayor y ejecute.
Especfico para SLC 5/03 Se
intent entrar en el modo de
marcha o prueba con un chasis
vaco.
Un chasis sin mdulos de E/S. Inhabilite todas las ranuras en el
chasis vaco (vea S:11 y S:12).
xx54 Un mdulo requerido para el
programa de usuario se detecta
que es del tipo incorrecto.
Un mdulo de E/S en una ranura
determinada es de tipo diferente
que el configurado para dicha
ranura por el usuario.
Reemplace el mdulo con el
mdulo correcto, borre el fallo
y ejecute, o
cambie la configuracin de
E/S para la ranura, vuelva a
xx55 Un mdulo de E/S discreto
requerido para el programa de
usuario se detecta que tiene un
conteo incorrecto de E/S.
Este cdigo tambin puede
significar que un variador de
tarjeta especial es incorrecto.
discreto, el conteo de E/S es
diferente del conteo
seleccionado en la
configuracin de E/S.
especial, el controlador de
tarjeta es incorrecto.
discreto, reemplcelo con un
mdulo con el conteo de E/S
seleccionado. Luego, borre el
fallo y ejecute, o
cambie la configuracin de
E/S para que corresponda al
mdulo existente, luego
vuelva a cargar el programa y
ejecute.
especial, refirase al manual
de usuario para dicho mdulo.
xx56 La configuracin de chasis
especificada en el programa de
usuario se detecta como
incorrecta.
La configuracin de chasis
especificada por el usuario no
corresponde al hardware.
Corrija la configuracin de
chasis, vuelva a cargar el
programa y ejecute.
xx57 Un mdulo de E/S especial no ha
respondido a un comando de
memoria de bloque compartido
dentro del lmite de tiempo
requerido.
El mdulo de E/S especial no
responde al procesador dentro
del tiempo permitido.
la alim. elc. al chasis. Si esto
no corrige el problema, refirase
al manual de usuario del mdulo
de E/S especial. Puede ser
necesario reemplazar el mdulo.
xx58 Un mdulo de E/S especial ha
generado un fallo genrico. El bit
de fallo de tarjeta se establece
(1) en el byte de estado del
mdulo.
Refirase al manual de usuario
del mdulo de E/S especial.
de E/S especial. Puede ser
1321
Cdigo de
error (hex)
xx59 Un mdulo de E/S especial no ha
respondido a un comando como
finalizado dentro del lmite de
tiempo requerido.
Un mdulo de E/S especial no
finaliz un comando desde el
procesador dentro del tiempo
permitido.
Puede ser necesario reemplazar
el mdulo.
xx5A Problema de interrupcin de
hardware.
discreto, se trata de un problema
de ruido. Si ste es un mdulo
de E/S especial, refirase al
manual de usuario del mdulo.
la alim. elc. al chasis. Verifique
si hay un problema de ruido y
asegrese de usar las prcticas
de conexin a tierra adecuadas.
especial, refirase al manual de
usuario del mdulo. Puede ser
xx5B Error de configuracin de archivo
G el tamao del archivo G de
programa de usuario excede la
capacidad del mdulo.
El archivo G es incorrecto para el
mdulo en esta ranura.
Vuelva a configurar el archivo G
segn lo instruido en el manual, y
luego vuelva a cargar y ejecute.
xx5C Error de configuracin de archivo
M0M1 el tamao de archivo
M0M1 del programa de usuario
excede la capacidad del mdulo.
Los archivos M0M1 son
incorrectos para el mdulo en
esta ranura.
Refirase al manual de usuario del
mdulo de E/S especial. Vuelva a
configurar el archivo M0M1 segn
lo instruido en el manual, luego
xx5D El servicio de interrupcin
solicitado no es comptabile con el
procesador.
El mdulo especial de E/S ha
solicitado servicio y el procesador
no tiene capacidad para ello.
Refirase al manual de usuario del
mdulo de E/S especial para
determinar cules procesadores
tienen capacidad para el uso del
mdulo. Cambie el procesador a
uno que tenga capacidad para el
mdulo.
xx5E Error de controlador (software)
del procesador de E/S.
Software de controlador de E/S
de procesador alterado.
Vuelva a cargar el programa
usando software APS aprobado
por RSI.
xx60
a
xx6F
Identifica un error mayor
recuperable especfico para el
mdulo de E/S.

xx70
a
xx7F
Identifica un error mayor no
mdulo de E/S.

xx90 Problema de interrupcin en una
ranura inhabilitada.
Un mdulo especial de E/S
solicit servicio durante la
inhabilitacin de una ranura.
del mdulo especial de E/S.
Puede ser necesario reemplazar
el mdulo.
xx91 Una ranura inhabilitada ha
fallado.
Un mdulo especial de E/S en
una ranura inhabilitada ha
fallado.
especial de E/S. Puede ser
Preface
1322
Cdigo de
error (hex)
xx92 Archivo de subrutina de
interrupcin (ISR) de mdulo
invlido o no existente.
La informacin del archivo de
configuracin de E/S / ISR para
un mdulo de E/S especial no es
correcta.
Corrija la informacin de archivo
de configuracin de E/S / ISR
para el mdulo de E/S especial.
del mdulo para obtener la
informacin de archivo ISR
correcta. Luego, vuelva a cargar
el programa y ejecute.
xx93 Error mayor especfico para el
mdulo de E/S sin capacidad.
El procesador no reconoce el
cdigo de error de un mdulo de
E/S especial.
xx94 Un mdulo ha sido detectado
como insertado con la
alimentacin elctrica conectada
en el modo de marcha o prueba.
Esto tambin puede significar
que un mdulo de E/S se ha
restablecido.
El mdulo fue insertado en el
chasis conectado a la
alimentacin elctrica o el
mdulo se ha restablecido.
Nunca se debe insertar un
mdulo en un chasis conectado a
la alimentacin elctrica. Si eso
ocurre y el mdulo no sale
daado,
quite el mdulo, borre el fallo y
ejecute, o
aada el mdulo a la
configuracin de E/S, haga
referencia al mdulo en el
programa de usuario donde se
requiera, vuelva a cargar el
programa y ejecute.
1323
Cmo localizar y corregir fallos de los procesadores
SLC 5/03 y SLC 5/04
El nico modo de comunicacin entre usted y el procesador entre el momento en
que usted conecta la alimentacin elctrica al procesador SLC 5/03 SLC 5/04 y el
momento en que ste pueda establecer comunicacin con un dispositivo de
programacin conectado, es por medio de la pantalla LED.
Cmo encender la pantalla LED
Cuando se aplica la alimentacin elctrica, todos los LED parpadean
momentneamente y luego se apagan. Esta es parte de la secuencia de encendido
normal. Luego del autodiagnstico del procesador, todos los LED volvern a
parpadear momentneamente. Si el programa de usuario est en un estado de
marcha, el LED de MARCHA se ilumina. Si un fallo existe dentro del procesador,
el LED FLT se ilumina.
Cmo identificar errores del procesador durante la descarga de un sistema
de operacin
El proceso de descarga dura aproximadamente 45 segundos. Durante este perodo,
observe la pantalla LED para ver la informacin de estado. Durante el progreso de
la descarga, los LED de MARCHA y FLT permanece apagados. Los LED de
RS232, DH485 DH+, FORCE y BATT se iluminan en una secuencia previamente
definida. Si la descarga se realiza exitosamente, los LED anteriores se iluminan.
Si ocurre un error durante el proceso de descarga de un mdulo de memoria del tipo
sistema de operacin o durante el proceso de autodiagnstico de encendido normal,
el LED FLT se ilumina y los cuatro LED se parpadean intermitentemente a una
velocidad de 2 segundos.
Preface
1324
La tabla siguiente describe las posibles combinaciones LED que se muestran
alternadamente cada vez qie los LED se iluminen parpadeando.
Visualizacin de LED ILUMINADO Descripcin
FAULT, FORCE, DH485 DH+ Existe un error de hardware fatal.
FAULT, FORCE, RS232, DH485 DH+
Existe un lmite de tiempo sobrepasado de control
(watchdog) de hardware.
FAULT, BATT Existe un error NVRAM.
FAULT, BATT, RS232
El contenido del mdulo de memoria del sistema de
operacin est alterado.
FAULT, BATT, DH485 DH+
El sistema de operacin descargable no es compatible
con el hardware.
FAULT, BATT, RS232, DH485 DH+
Se intent descargar el sistema de operacin en la
memoria de escritura protegida.
FAULT, BATT, FORCE Fallo de Flash EEPROM.
FAULT, BATT, FORCE, RS232
Fallo durante la transmisin del sistema de operacin
descargable.
FAULT, BATT, FORCE, DH485 DH+
El sistema de operacin est ausente o ha sido
alterado.
Archivo de estado del controlador MicroLogix 1000
A1
A Archivo de estado del
controlador MicroLogix 1000
Este apndice enumera:
el archivo de estado del controlador MicroLogix 1000
los tiempos de ejecucin de instruccin y el uso de memoria de instruccin
Este apndice trata las funciones del archivo de estado de los controladores
MicroLogix 1000.
Preface
A2
Descripcin general del archivo de estado
El archivo de estado le permitir monitorizar cmo funciona el sistema de operacin
y le permite dirigirlo de la manera que usted desea que funcione. Esto se efecta
usando el archivo de estado para establecer bits de control y monitorizar los fallos
de hardware y software y otra informaciin de estado.
Nota No escriba a palabras reservadas en el archivo de estado. Si va a escribir a los
datos de archivo de estado, primero es imprescindible que entienda a fondo la
funcin.
El archivo de estado S: contiene las palabras siguientes:
Palabra Funcin Pgina
S:0 Indicadores aritmticos A3
S:1L (byte bajo) Estado/control del modo de controlador (bajo) A4
S:1H (byte alto) Estado/control del modo de controlador (alto) A4
S:2L (byte bajo) Estado/control del modo alterno de controlador (bajo) A7
S:2H (byte alto) Estado/control del modo alterno de controlador (alto) A7
S:3L (byte bajo) Tiempo de escn actual A9
S:3H (byte alto) Tiempo de escn de control (watchdog) A9
S:4 Base de tiempo A10
S:5 Bits de error menor A10
S:6 Cdigo de error mayor A12
S:7 Cdigo de suspensin A16
S:8 a S:12 Reservado A16
S:13, S:14 Registro matemtico A16
S:15L (byte bajo) Reservado A16
S:15H (byte alto) Velocidad en baudios A16
S:22 Tiempo de escn observado mximo A17
S:23 Reservado A17
S:24 Registro de ndice A17
S:30 Punto de ajuste STI A17
S:31 y S:32 Reservado A17
A3
Descripciones de archivo de estado
Las tablas siguientes describen las funciones del archivo de estado a partir de la
direccin S:0 hasta la direccin S:32.
Cada bit de estado se clasifica como uno de los siguientes:
Estado Use estas palabras, bytes o bits para monitorizar la operacin del
controlador o la informacin de estado del controlador. El programa de usuario
o el dispositivo de programacin raras veces escribe a la informacin (a menos
que usted desee restablecer o borrar una funcin tal como un bit de monitor).
Configuracin dinmica Use estas palabras, bytes o bits para seleccionar
opciones de controlador mientras est en lnea con el controlador.
Configuracin esttica Use estas palabras, bytes o bits para seleccionar
opciones de controlador mientras que est en el modo de programa fuera de
lnea antes de descargar el programar de usuario.
Direccin Bit Clasificacin Descripcin
S:0 Indicadores
aritmticos y
de estado de
escn
Los indicadores aritmticos son evaluados por
el controlador despus de la ejecucin de
determinadas instrucciones matemticas y de
manejo de datos. El estado de estos bits
permanece vlido hasta que se ejecuten
determinadas instrucciones matemticas y de
manejo de datos en el programa.
S:0/0 Acarreo Estado Este bit es establecido por el controlador si un
acarreo o prestado matemtico se genera. De
lo contrario, el bit permanece puesto a cero.
Este bit es evaluado como funcin matemtica
sin signo. Cuando una rutina STI, contador de
alta velocidad o fallo interrumpe la ejecucin
normal del programa, el valor original de S:0/0
se restaura cuando la ejecucin se reanuda.
S:0/1 Overflow Estado Este bit es establecido por el controlador
cuando el resultado de una operacin
matemtica no se adapta a su destino. De lo
contrario, el bit permanece puesto a cero.
Cuando el bit se establece, el bit de
interrupcin por overflow S:5/0 tambin se
establece, con la excepcin del bit ENC.
Refirase a S:5/0. Cuando una rutina STI,
contador de alta velocidad o fallo interrumpe la
ejecucin normal del programa, el valor
original de S:0/1 se restaura cuando la
ejecucin se reanuda.
Preface
A4
Direccin Descripcin Clasificacin Bit
S:0/2 Cero Estado Este bit es establecido por el controlador cuando
el resultado de una determinada operacin
matemtica o de manejo de datos es cero. De
lo contrario, el bit permanece puesto a cero.
Cuando una rutina STI, contador de alta
velocidad o fallo interrumpe la ejecucin normal
del programa, el valor original de S:0/2 se
restaura cuando la ejecucin se reanuda.
S:0/3 Signo Estado Este bit es establecido por el controlador cuando
el resultado de una determinada operacin
matemtica o de manejo de datos es negativo.
De lo contrario, el bit permanece puesto a cero.
del programa, el valor original de S:0/3 se
S:0/4 a
S:0/7
Reservado
S:0/8 Configuracin
de E/S de
extensin
Configuracin
esttica
Este bit debe ser establecido por el usuario
cuando se escribe a salidas no usadas. Si las
salidas restablecidas y no usadas se activan,
el controlador estar con fallo (41H).
S:0/9 a
S:0/15
Reservado
S:1/0 a
S:1/4
Estado/control
del modo de
Estado Los bits 04 funcionan as:
0 0000 = (0) Descarga remota en progreso
S:1/4 del modo de
controlador
0 0000 = (0) Descarga remota en progreso
0 0001 = (1) Modo de programa remoto
0 0011 = (3) Pausa de suspen. (operacin sido
detenida por la ejec. de instr. SUS)
0 0110 = (6) Modo de marcha remota
0 0111 = (7) Modo continuo de prueba remota 0 0111 = (7) Modo continuo de prueba remota
0 1000 = (8) Modo de un solo escn de
prueba remota
S:1/5 Forzados
habilitados
Estado Este bit es establecido por el controlador (1) para
indicar que los forzados siempre son habilitados.
S:1/6 Forzados
instalados
Estado Este bit es establecido por el controlador para
indicar que los forzados han sido establecidos
por el usuario.
S:1/7 Comms
activos
Estado Este bit es establecido por el controlador
cuando el controlador recibe datos vlidos de
su canal RS-223. Si el controlador no recibe
datos vlidos durante 10 segundos a travs de
este canal, el bit se restablece.
S:1/8 Anulacin de
fallo al
encendido
Configuracin
esttica
Una vez establecido, este bit causa que el
controlador ponga a cero el bit de error mayor
detenido S:1/13 y los bits de error menor S:5/0 a
S:5/7 al momento de encendido si el procesador
haba estado anteriormente en el modo de
marcha REM y haba estado con fallo. Luego, el
controlador intenta entrar en el modo de marcha
REM. Establezca este bit usando la funcin de
monitor de datos fuera de lnea nicamente.
A5
S:1/9 Fallo de
proteccin de
encendido
Configuracin
esttica
Cuando este bit se establece y la alimentacin
elctrica se desconecta y se vuelve a conectar
mientras el controlador est en el modo de
marcha REM, el controlador ejecuta la rutina
de fallo de usuario antes de la ejecucin del
primer escn del programa. Usted tiene la
opcin de poner a cero el bit de error mayor
detenido (S:1/13 para reanudar la operacin
en el modo de marcha REM. Si la rutina de
fallo de usuario no restablece el bit S:1/13,
resultar el modo de fallo.
Programe la lgica de rutina de fallo de
usuario en la debida forma. Cuando ejecuta la
rutina de fallo de proteccin de encendido, S:6
(cdigo de fallo de error mayor) contiene el
valor 0016H.
S:1/10 a
S:1/11
Reservado
S:1/12 Marcha
permanente
Configuracin
esttica
Una vez establecido, este bit causa que el
controlador ponga a cero S:1/13 y S:5/07
antes de intentar entrar en el modo de
MARCHA cuando la alimentacin elctrica se
aplica u ocurre si un restablecimiento
inesperado. Si este bit no se establece, el
controlador se enciende en el modo anterior
en el que se encontraba antes de haber
perdido la alimentacin elctrica, a menos que
el controlador estuviera en el modo de prueba
REM. Si el controlador estaba en el modo de
prueba REM cuando se interrumpi la
alimentacin elctrica, el controlador entra en
el modo de programa REM cuando se aplica la
Este bit anula los fallos existentes al momento
de apagar.
El establecer el bit de marcha
permanente causa que el controlador
entre en el modo de marcha REM si
un restablecimiento inesperado
ocurre, independientemente del
modo en que el controlador estaba
antes de ocurrir el restablecimiento.
Los restablecimientos inesperados
pueden ocurrir debido a ruido
electromagntico, conexin
incorrecta a tierra o un fallo de
hardware interno del controlador.
Asegrese que su aplicacin haya
sido diseada para manejar esta
situacin de manera segura.
!
Preface
A6
S:1/13 Error mayor
detenido
Configuracin
dinmica
Este bit es establecido por el controlador
cuando se encuentra un error mayor. El
controlador entra en una condicin de fallo. La
palabra S:6, el cdigo de fallo, contendr un
cdigo que se puede usar para diagnosticar la
condicin de fallo. Cuando el bit S:1/13 se
establece, el controlador:
coloca todas las salidas en un estado
seguro (las salidas estn desactivadas) y
activa el LED de fallo,
o entra en la rutina de fallo de usuario con
las salidas activas (si est en el modo de
marcha REM), permitiendo as que la lgica de
escalera de la rutina de fallo intente una
recuperacin de la condicin de fallo. Si la
rutina de fallo de usuario determina que la
recuperacin es necesaria, ponga a cero
S:1/13 usando la lgica de escalera antes de
salir de la rutina de fallo. Si la lgica de
escalera de la rutina de fallo no entiende el
cdigo de fallo, o si la rutina determina que no
es preferible continuar la operacin, el
controlador sale de la rutina de fallo con el bit
S:1/13 establecido. Las salidas se colocan en
un estado seguro y el LED de FALLO se
activa.
Cuando usted pone a cero el bit S:1/13 usando
un dispositivo de programacin, el modo de
controlador cambia de fallo a programa
remoto. Puede mover un valor a S:6, luego
establezca S:1/13 en el programa de escalera
para generar un error mayor especfico para la
aplicacin. Todos los fallos generados por la
aplicacin son recuperables
independientemente del valor usado.
Nota: Una vez que existe un estado de fallo
mayor, usted debe corregir la condicin que
caus el fallo y tambin debe poner a cero
este bit a fin de que el controlador acepte un
intento de cambio de modo (en marcha REM o
prueba REM). Adems ponga a cero S:6 para
evitar tener un codigo de error sin condicin de
fallo.
Nota: No vuelva a usar cdigos de error que
sean definidos ms adelante en este apndice
como cdigos de error especficos para la
aplicacin. En cambio, cree sus propios
cdigos nicos. Esto evita que usted confunda
los errores de aplicacin con los errores de
sistema. Recomendamos usar los cdigos de
error FFOO a FFOF para indicador los errores
mayores especficos para la aplicacin.
A7
S:1/14 Bloqueo OEM Configuracin
esttica
Con este bit usted puede controlar el acceso a
un archivo de controlador. esttica
Para programar esta caracterstica, seleccione
Acceso futuro no permitido cuando guarde el
programa.
Una vez que este bit se pone a cero, indica
que todo dispositivo de programacin
compatible puede acceder al programa de
escalera (siempre que las condiciones de
contrasea se cumplan).
S:1/15 Primer paso Estado Use este bit para inicializar el programa segn
lo requiera la aplicacin. Cuando este bit es
establecido por el controlador, indica que el
primer escn del programa de usuario est en
progreso (despus del encendido en el modo
de MARCHA o luego de entrar en un modo de
marcha REM o prueba REM). El controlador
pone a cero este bit luego del primer escn.
Este bit se establece durante la ejecucin de la
rutina de fallo de proteccin. Refirase a S:1/9
para obtener ms informacin.
S:2/0 STI pendiente Estado Una vez establecido, este bit indica que el
temporizaodr STI ha sobrepasado el lmite de
tiempo y que la rutina STI est esperando la
ejecucin. El bit se pone a cero cuando
comienza la rutina STI, programa de escalera,
salida del modo de marcha REM o prueba, o
ejecucin de una instruccin STS verdadera.
S:2/1 STI habilitado Estado y
configuracin
esttica
Este bit puede ser establecido o restablecido
usando la instruccin STS, STE o STD. Si es
establecido, permite la ejecucin de la STI si el
punto de ajuste STI S:30 es distinto de cero.
Si est puesto a cero, cuando una interrupcin
ocurre, la subrutina STI no se ejcuta y el bit de
STI pendiente se establece. El temporizador
STI contina funcionando cuando este bit se
inhabilita. La instruccin STD pone a cero este
bit.
Si este bit es establecido o restablecido
editando el archivo de estado en lnea, la STI
no es afectada. Si este bit se establece, el bit
permite la ejecucin de la STI. Si este bit se
restablece editando el archivo de estado fuera
de lnea, el bit no permite la ejecucin de la STI.
S:2/2 Ejecucin de
STI
Estado Una vez establecido, este bit indica que el
temporizador STI ha sobrepasado el lmite de
tiempo y que la subrutina STI se est
ejecutando. Este bit se pone a cero cuando se
finaliza la rutina STI, progorama de escalera o
modo de marcha REM o prueba.
S:2/3 a
S:2/13
Reservado
Preface
A8
S:2/14 Seleccin de
overflow
matemtico
Configuracin
dinmica
Establezca este bit cuando vaya a usar las
instrucciones de adicin y resta de 32 bits.
Cuando S:2/14 es establecido y el resultado
de una instruccin ADD, SUB, MUL o DIV no
se puede representar en la direccin de
destino (underflow u overflow),
el bit de overflow S:0/1 se establece,
el bit de interrupcin por overflow S:5/0 se
establece,
y la direccin de destino contiene los 16
bits sin signo truncados y menos
significativos del resultado.
La condicin de fallo de S:2/14 se restablece
(0). Cuando S:2/14 es restablecido y el
resultado de una instruccin ADD, SUB, MUL
o DIV no se puede representar en la direccin
de destino (underflow u overflow),
el bit de interrupcin por overflow S:5/0
se establece,
y la direccin de destino contiene 32767 si
el resultado es positivo o 32768 si el
Nota: el estado del bit S:2/14 no afecta la
instruccin DDV. Adems, no afecta el
contenido del registro matemtico cuando se
usan las instrucciones MUL y DIV.
Para programar esta caracterstica, use la
funcin de monitor de datos para establecer o
poner a cero este bit. Para proporcionar
proteccin contra modificaciones accidentales
del monitor de datos de su seleccin,
programe una instruccin OTL incondicional a
la direccin S:2/14 para asegurar la nueva
operacin de overflow matemtico. Programe
una instruccin incondicional OTU a la
direccin S:2/14 para asegurar la operacin
original de overflow matemtico.
S:2/15 Reservado
A9
S:3L Tiempo de
escn actual
Estado El valor de este byte le informa cunto tiempo
transcurre durante un ciclo de programa. Un
ciclo de programa incluye:
el escn del programa de escalera,
actividades de mantenimienbto
el escn de las E/S
el servicio para el canal de comunicacin.
El valor de byte es puesto a cero por el
controlador durante cada escn
inmediatamente antes de la ejecucin de
rengln 0 del archivo de programa 2 (archivo
de programa principal). Desde ese punto en
adelante, el byte es incrementado cada 10 ms
e indica, en incrementos de 10 ms, la cantidad
de tiempo transcurrida en cada escn. Si este
valor es igual al valor en el control (watchdog)
S:3H, se declarar un error mayor del control
(watchdog) de usuario (cdigo 0022).
La resolucin del valor de tiempo de escn es +0
a 90 ms (10 ms). Ejemplo: el valor 9 indica que
8090 ms han transcurrido desde el inicio del ciclo
de programa.
S:3H Tiempo de
escn de
control
(watchdog)
Configuracin
dinmica
Este valor de byte contiene el nmero de tics
de 10 ms que se permite ocurrir durante un
ciclo de programa. El valor predeterminado es
10 (100 ms), pero usted puede incrementarlo a
255 (2.55 segundos) o disminuirlo a 1, segn
lo requiera la aplicacin. Si el valor de escn
de programa S:3L es igual al valor de control
(watchdog), se declarar un error mayor de
control (watchdog).
Preface
A10
S:4 Base de
tiempo
Estado
Todos los 16 bits de esta palabra son
evaluadas por el controlador. El valor de esta
palabra es puesto a cero al momento de
encendido en el modo de marcha REM o
cuando se entra en el modo de marcha REM o
prueba REM. Desde ese punto en adelante,
se incrementa cada 10 ms.
Nota de aplicacin: Usted puede escribir
cualquier valor a S:4. Comenzar a
incrementarse a partir de dicho valor.
Usted puede usar cualquier bit individual de
esta palabra en el programa de usuario como
bit de reloj de ciclo de trabajo de 50%. Las
velocidades de reloj para S:4/0 a S:4/15 son:
20, 40, 80, 160, 320, 640, 1280, 2560, 5120,
10240, 20480, 40960, 81920, 163840, 327680 y
655360 ms.
La aplicacin que usa el bit debe ser evaluada
a una velocidad dos veces ms rpida que la
velocidad de reloj del bit. En el ejemplo
siguiente, el bit S:4/3 alterna cada 80 ms, lo
cual produce una velocidad de reloj de 160
ms. Para mantener la exactitud de este bit en
su aplicacin, la instruccin que usa el bit
S:4/3 (O:1/0 en este caso) debe ser evaluada
por lo menos una vez cada 79.999 ms
160 ms
ciclo de S:4/3
S:4/3 y la salida
O:1/0 alternan cada
80 ms. O:1/0 debe
ser evaluado por lo
menos una vez cada
79.999 ms.
] [
S:4
3
( )
O:1
0
en 160 ms
S:5 Bits de error
menor
Los bits de esta palabra son establecidos por
el controlador para indicar que ha ocurrido un
error menor en el programa de escalera. Los
errores menores, bits 0 a 7, retornan al error
mayor 0020H si un bit se detecta como
establecido al final del escn. Estos bits se
ponen a cero automticamente durante una
desconexin y reconexin de la alimentacin
elctrica.
A11
S:5/0 Interrupcin
por overflow
Configuracin
dinmica
Cuando este bit es establecido por el controlador,
indica que un overflow matemtico ha ocurrido
en el programa de escalera. Vea S:0/1 para
obtener ms informacin.
Si este bit se establece al ejecutar la
instruccin END o TND, se declarar el error
mayor (0020). Para evitar la ocurrencia de
este tipo de error mayor, examine el estado de
este bit despus de una instruccin
matemtica (ADD, SUB, MUL, DIV, DDV, NEG,
SCL, TOD o FRD), tome la accin ms
indicada y luego ponga a cero el bit S:5/0
usando una instruccin OTU con S:5/0.
S:5/1 Reservado
S:5/2 Error de
registro de
control
Configuracin
dinmica
Las instrucciones LFU, LFL, FFU, FFL, BSL,
BSR, SQO, SQC y SQL pueden generar este
error. Cuando el bit S:5/2 es establecido, indica
que el bit de error de una palabra de control
usada por la instruccin ha sido establecido.
Si este bit se establece al ejecutarse la
instruccin END o TND, se declarar el error
mayor (002). Para evitar la coincidencia de
este tipo de error mayor, examine el estado de
este bit despus de una instruccin de registro
de control, tome la accin ms indicada y
luego ponga a cero el bit S:5/02 usando una
instruccin OTU con S:5/2.
S:5/3 Error mayor
detectado
durante la
ejecucin de la
rutina de fallo
de usuario
Configuracin
dinmica
Una vez establecido, este cdigo de error
mayor (S:6) representa el error mayor que
ocurri durante el procesamiento de la rutina
de fallo debido a otro error mayor.
S:5/4 a
S:5/7
Reservado
S:5/8 Datos
retentivos
perdidos
Estado Este bit es establecido cuando los datos
retentivos se pierden. Este bit permanece
establecido hasta que usted lo ponga a cero.
Mientras sea establecido, este bit causa que el
controlador falle antes del primer escn
verdadero del programa.
S:5/9 Reservado
S:5/10 STI perdido Estado Este bit es establecido cuando el temporizador
STI caduca mientras que la rutina STI se est
ejecutando o sea inhabilitada y el bit pendiente
(S:2/0) ya es establecido.
S:5/11 a
S:5/12
Reservado
S:5/13 Selec. de filtro
de entrada
modificada
Estado Este bit es establecido cuando la seleccin de
filtro de entrada en el controlador se hace
compatible con el hardware.
Preface
A12
S:5/14 a
S:5/15
Reservado
S:6 Cdigo de
error mayor
Estado El controlador introduce un cdigo
hexadecimal en esta palabra cuando se
declara el error mayor. Refirase a S:1/13. El
cdigo define el tipo de fallo, segn lo indicado
en las pginas siguientes. Esta palabra no es
borrada por el controlador.
Los cdigos de error son presentados,
almacenados y mostrados en pantalla en
formato hexadecimal.
Si usted introduce un cdigo de fallo como
parmetro en una instruccin en el programa
de escalera, debe convertir el cdigo en
decimal.
Nota de aplicacin: Puede declarar su
proprio fallo mayor especfico para la
aplicacin escribiendo un valor nico a S:6 y,
luego, estableciendo el bit S:1/13.
Interrogue el valor de S:6 en la rutina de fallo
de usuario para determinar el tipo de fallo que
ha ocurrido.
Clasificaciones de fallo: Los fallos se
clasifican como no atribuibles al usuario, no
recuperables y recuperables.
Las descripciones y clasificaciones de cdigo
de error se enumeran en las pginas
siguientes. Las categoras son:
errores de marcha
errores de descarga
Cada fallo se clasifica como uno de los siguientes:
No atribuible al usuario Un fallo causado por varias condiciones que
detienen la ejecucin del programa de escalera. La rutina de fallo de usuario no
se ejecuta cuando este fallo ocurre.
No recuperable Un fallo causado por el usuario que se puede recuperar. La
rutina de fallo de usuario se ejecuta cuando este fallo ocurre. Sin embargo, el
fallo no se puede borrar.
Recuperable Un fallo causado por el usuario que se puede recuperar en la
rutina de fallo de usuario restableciendo el bit de error mayor detenido (S:1/13).
La rutina de fallo de usuario se ejecuta cuando este fallo ocurre.
A13
Clasificacin de fallo
Usuario
Direc-
cin
Cdigo
de error
(hex)
No
usuario
No
recuperable
Recuperable
S:6 0001
El programa predeterminado
se carg.
X
0002
Un restablecimiento
inesperado ocurri.
X
0003
La memoria EEPROM est
alterada.
X
0008
Un error fatal interno de
software ocurri.
X
0009
Un error fatal interno de
hardware ocurri.
X
Usuario
Direc-
cin
Cdigo
de error
(hex)
(GTR)
No
usuario
No
recuperable
Recuperable
S:6 0005
Los datos retentivos se
pierden.
X
0010
El programa de descarga no
es un programa de
controlador.
X
0016
Se establece la proteccin
de encendido despus de
una prdida de alimentacin
elctrica, S:1/9, se
establece. El usuario debe
verificar en busca de una
condicin de prdida de
datos retentivos si la rutina
de fallo de usuario se
ejecut con la proteccin de
encendido.
X
Los errores de ida a marcha ocurren cuando el controlador va de cualquier modo al modo de marcha REM o de
cualquier modo de no marcha (PRG, SUS) al modo de prueba.
Preface
A14
Clasificacin de error
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de marcha
No
usuario
No
recuperable
Recuperable
S:6 0004
Un error de integridad de memoria de
tiempo de ejecucin ocurri.
X
0020
Un error menor al final del escn.
Refirase a S:5.
X
0022
El temporizador de control (watchdog)
caduc. Refirase a S:3H.
X
0024
Punto de ajuste de interrupcin STI no
vlido. Refirase a S:30.
X
0025
Hay un exceso de JSR en la subrutina
STI (archivo 5).
X
0027
de fallo (archivo 3).
X
002A
La direccin indexada es demasiado
grande para el archivo.
X
002B
del contador de alta velocidad (archivo
4).
X
0030
El anidamiento de subrutina excede un
lmite de 8 (archivo 2).
X
0031
Una instruccin sin capacidad se
detect.
X
0032
Una instruccin SQO/SCQ cruz los
lmites de archivo de datos.
X
0033
La instruccin LFU, LFL, FFU, FFL, BSL
o BSE cruz los lmites de archivo de
datos.
X
0034
Un valor negativo para un acumulador
de temporizador o valor
preseleccionado se detect.
X
0035
Una instruccin ilegal (TND) ocurri en
el archivo de interrupcin.
X
0037
Valores preseleccionados invlidos se
cargaron en el contador de alta
velocidad.
X
0038
Una instruccin RET se detect en el
archivo de programa 2.
X
A15
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de marcha
No
usuario
No
recuperable
Recuperable
0040
Una escritura de verificacin de salida
ocurri.
X
0041
Bit(s) de salida adicional(es) se
activaron.
X
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de descarga
No
usuario
No
recuperable
Recuperable
S:6 0018
El programa de usuario no es
compatible con el sistema de operacin.
X
Preface
A16
Direccin Bit Clasificacin Descripcin
S:7 Cdigo de
suspensin
Estado Cuando un valor distino de cero aparece en S:7,
indica que la instruccin SUS identificada por
este valor ha sido evaluada como verdadera y
que el modo de pausa de suspensin est
vigente. Esto precisa las condiciones en la
aplicacin que casuaron el modo de pausa de
suspensin. Este valor no es borrado por el
controlador.
Use la instruccin SUS con la localizacin y
correccin de fallos de encendido o como
diagnstico de tiempo de ejecucin para la
deteccin de errores de sistema.
S:8 a S:12 Reservado
S:13 a S:14 Registro
matemtico
Estado Use este registro doble para producir operaciones
de divisin y multiplicacin con signo de 32 bits,
operaciones de divisin de precisin o divisin
doble y conversiones BCD de 5 dgitos.
Estas dos palabras se usan conjuntamente con
las instrucciones matemticas MUL, DIV, DDV,
FRD y TOD. El valor de registro matemtico es
evaluado a la ejecucin de la instruccin y
permanece vlido hasta la ejecucin de la
prxima instruccin MUL, DIV, DDV, FRD o TOD
en el programa de usuario.
Una explicacin de cmo funciona el registro
matemtico se incluye con las definiciones de
instruccin.
Si usted almacena valores de datos con signo de
32 bits, debe manejar este tipo de datos sin
ayuda de un tipo de datos de 32 bits asignado.
Por ejemplo, combine B3:0 y B3:1 para crear un
valor de datos con signo de 32 bits.
Recomendamos que comience todos los valores
de 32 bits en lmite de palabra par o impar para
facilitar la aplicacin y visualizacin. Adems,
recomendamos que disee, documente y vea el
contenido de los datos con signo de 32 bits en la
raz hexadecimal o binaria.
Cuando una rutina STI, contador de alta velocidad
o fallo interrumpe la ejecucin normal del programa,
el valor original del registro matemtico se restaura
cuando la ejecucin se reanuda.
S:15L Reservado
S:15H Velocidad
en baudios
Estado Indica la vel. en baudios actual del controlador:
300
600
1200
2400
9600 (predeterminado)
19200
A17
S:22 Tiempo de
escn
observado
Configuracin
dinmica
Esta palabra indica el intervalo observado
mximo entre los ciclos de programa
consecutivos.
observado
mximo
Este valor indica, en incrementos de 10 ms, el
tiempo transcurrido en el ciclo de programa ms
extenso del controlador. Refirase a S:3L para
obtener ms informacin acerca del ciclo de
programa. El controlador compara el valor de
cada ltimo escn al valor contenido en S:22. Si
el controlador determina que el valor del ltimo
escn es mayor que el valor almacenado en
S:22, el valor del ltimo escn se escribe a S:22.
La resolucin del valor de tiempo de escn
observado es +0 a 10 ms. Por ejemplo, el valor
9 indica que 8090 ms fueron observados como
el ciclo de programa ms largo.
Interrogue este valor usando la funcin de
monitor de datos si necesita determinar o
verificar el tiempo de escn ms extenso del
programa.
S:23 Reservado
S:24 Registro de
ndice
Estado Esta palabra indinca el offset de elemento usado
en el direccionamiento indexado. ndice
del programa, el valor original de este registro se
S:25 to
S:29
Reservado
S:30 Punto de
ajuste STI
Configuracin
dinmica
Usted introduce la base de tiempo que se va a
usar en la interrupcin temporizada seleccionable
(STI). El tiempo puede tener un lmite de 10 a
2550 ms. (Esto es en incrementos de 10 ms, por
lo tanto los valores vlidos son de 0255.) Su
rutina STI ejecuta al valor que introdujo. Escriba
un valor de cero para inhabilitar la STI.
Para proporcionar proteccin contra modificaciones
accidentales de monitor de datos de su seleccin,
programe una instruccin MOV incondicional que
contenga el valor del punto de ajuste de su STI a
S:30, o programe una instruccin CLR a S:30 para
evitar la operacin STI.
Si la STI se inicia mientras est en el modo de
marcha REM cargando los registros de estado, la
interrupcin comienza a temporizar a partir del
final del escn de programa en que los registros
de estado se cargaron.
Preface
A18
Archivo de estado SLC
B1
B Archivo de estado SLC
Este apndice enumera:
el archivo de estado del procesador SLC
los tiempos de ejecucin de instruccin y uso de memoria de instruccin
Este apndice trata las funciones de archivo de estado de los procesadores fijos,
SLC 5/01, SLC 5/02, SLC 5/03 y SLC 5/04. Los procesadores SLC 5/02, SLC 5/03
y SLC 5/04 funcionan como los procesadores compactos y SLC 5/01. Tambin
disponen de funciones adicionales enumeradas en la tabla de la pgina B3. Los
procesadores SLC 5/03 y SLC 5/04 disponen de funciones adicionales enumeradas
en las tablas de las pginas B3 y B4.
Preface
B2
Descripcin general del archivo de estado
El archivo de estado le permite monitorizar cmo funciona su sistema de operacin
y le permite dirigir cmo desea que funcione. Esto se realiza usando el archivo de
estado para configurar interrupciones, cargar programas de mdulo de memoria y
monitorizar los fallos de hardware y software.
Nota No escriba a los datos de archivo de estado a menos que la palabra o bit se
enumera como configuracin dinmica/esttica en las descripciones siguientes. Si
usted va a escribir a los datos de archivo de estado, es imprescindible que primero
entienda a fondo la funcin.
El archivo de estado S: contiene las palabras siguientes:
Palabra
Funcin (se aplica a todos los
procesadores)
Pgina
S:0 Indicadores aritmticos B-6
S:1 Estado/control del modo de procesador B-8
S:2 Bits STI/comms. DH485 B-17
S:3L Tiempo de escn actual/ltimo B-24
S:3H Tiempo de escn de control (watchdog) B-26
S:4 Reloj de marcha libre B-26
S:5 Bits de error menor B-27
S:6 Cdigo de erro mayor B-33
S:7, S:8 Cdigo de suspensin/archivo de suspensin B-44
S:9, S:10 Nodos activos (DH-485) B-44
S:11, S;12 Habilitaciones de ranura de E/S B-45
S:13, S:14 Registro matemtico B-47
S:15L Direccin de nodo B48
S:15H Velocidad en baudios B49
B3
Palabra
Funcin (se aplica a los procesadores
SLC 5/02, SLC 5/03 y SLC 504)
Pgina
S:16, S:17
Prueba de un paso Inicio del paso en
Rengln/archivo
B
S:18, S:19
Prueba de un paso Punto de interrupcin
Rengln/archivo
B-51
S:20, S:21 Prueba Fallo/parada Rengln/archivo B-52
S:22 Tiempo de escn observado mximo B-53
S:23 Tiempo de escn promedio B-54
S:24 Registro de ndice B-54
S:25, S:26 Interrupcin de E/S pendiente B-55
S:27, S28 Interrupcin de E/S habilitada B-56
S:29 No. de archivo de rutina de fallo de usuario B-56
S:30
Punto de ajuste de interrupcin temporizada
seleccionable
B-57
S:31
No. de archivo de interrupcin temporizada
seleccionable
B-57
S:32 Ejecucin de interrupcin E/O B-58
Palabra
SLC 5/03 y SLC 5/04)
Pgina
S:33 Estado de proc.extendido y palabra de control B-58
S:34
Transferencia inhabilitada (SLC 5/04
solamente)
B65
S:35 Tiempo del ltimo escn de 1 ms B-66
S:36 Bits de error menor extendidos B-67
S:37 Reloj/ao de calendario B-68
S:38 Reloj/mes de calendario B-68
S:39 Reloj/da de calendario B-68
S:40 Reloj/horas de calendario B-68
S:41 Reloj/minutos de calendario B-68
S:42 Reloj/segundos de calendario B-68
S:43
Tiempo de interrupcin STI (SLC 5/03 y SLC
5/04)
B69
S:44
Tiempo de interrupcin de evento (SLC 5/03 y
SLC 5/04)
B69
S:45 Tiempo de interr. DII (SLC 5/03 y SLC 5/04) B69
S:46 Interr. de entrada discreta No. de archivo B-69
S:47 Interr. de entrada discreta No. de ranura B-70
S:48 Interr. de entrada discreta Mscara de bit B-70
Preface
B4
Palabra
SLC 5/03 y SLC 5/04)
Pgina
S:49
Interr. de entrada discreta Valor de
comparacin
B-71
S:50
Interr. de entrada discreta Valor
preseleccionado
B-71
S:51
Interr. de entrada discreta Mscara de
retorno
B-72
S:52 Interr. de entrada discreta Acumulador B-72
S:53 y S:54 Reservado B72
S:55 Tiempo del ltimo escn DII B-72
S:56 Tiempo de escn DII mximo observado B-72
S:57 Nmero de catlogo del sistema de operacin B-73
S:58 Serie del sistema de operacin B-73
S:59 FRN del sistema de operacin B-73
S:60 Nmero de catlogo del procesador B-73
S:61 Serie del procesador B-73
S:62 Revisin del procesador B-73
S:63 Tipo de programa de usuario B-73
S:64
Indice de funcionabilidad del programa de
usuario
B-73
S:65 Tamao de RAM de usuario B-73
S:66 Tamao de EEPROM rpido B-73
S:67 y S:68 Nodos activos de canal 0 B74
Palabra
Funcin (se aplica a los
procesadores SLC 5/04)
Pgina
S:69 a S:82 Reservado B74
S:83 a S:86
Nodos activos DH+ (procesador SLC 5/04 de
canal 1 solamente)
B74
S:87 a S:98 Reservado B74
S:99 Palabra de estado global B-74
S:100 a S:163 Archivo de estado global B-74
B5
Convenciones usadas en las pantallas
Las tablas siguientes describen las funciones del archivo de estado, a partir de la
direccin S:0 hasta la direccin S:163. Una vieta () indica que la funcin se
aplica al procesador especificado.
Las clasificaciones siguientes se usan:
Estado Use estas palabras, bytes o bits para monitorizar las opciones del
procesador o informacin de estado del procesador. La informacin se escribe
raras veces al programa de usuario o a los dispositivos de programacin (a
menos que usted desee restablecer o borrar una funcin tal como un bit de error
menor).
Configuracin dinmica Use estas palabras, bytes o bits para seleccionar
opciones del procesador durante el modo de MARCHA.
Configuracin esttica Use estas palabras, bytes o bits para seleccionar
opciones del procesador antes de entrar en el modo de MARCHA. Note que
algunas opciones se deben seleccionar en el modo de programa fuera de lnea
antes de restaurar el programa de usuario.
Preface
B6
Direccin Clasificacin Descripcin
Comp.,
5/01
5/02 5/03 5/04
S:0 Indicadores aritmticos
Los indicadores aritmticos son evaluados por
el procesador despus de la ejecucin de
cualquier instruccin matemtica, lgica o de
transferencia. El estado de estos bits
permanece vigente hasta que la prxima
instruccin matemtica, lgica o de
transferencia en el programa se ejecute.

S:0/0 Estado Bit de acarreo
Este bit es establecido por el procesador si un
acarreo o prestado matemtico se genera. De
lo contrario, el bit remanece puesto a cero.
Este bit es evaluado como funcin matemtica
sin signo.

Cuando una rutina STI, ranura de E/S o fallo
interrumpe la ejecucin normal del programa,
el valor original de S:0/1 se restaura cuando la

Cuando una DII interrumpe la ejecucin
normal de su programa, el valor original de
S:0/0 se restaura cuando la ejecucin se
reanuda.

S:0/1 Estado Bit de overflow
Este bit es establecido por el procesador
cuando el resultado de una operacin
matemtica no se adapta al destino. De lo
contrario, el bit permance puesto a cero.
Cuando este bit se establece, el bit de
interrupcin por overflow S:5/0 tambin se
establece. Refirase a S:5/0.



B7
Fijo,
5/01
5/02 5/03 5/04
S:0/2 Estado Bit de cero
cuando el resultado de una instruccin
matemtica, lgica o de transferencia es cero.
De lo contrario, el bit permanece puesto a
cero.



S:0/3 Estado Bit de signo
Este bit es establecido por el procesador cuando
el resultado de una instruccin matemtica,
lgica o de transferencia es negativo. De lo
contrario, el bit permanece puesto a cero.



S:0/4 a
S:0/15
NA Reservado

Preface
B8
Fijo,
5/01
5/02 5/03 5/04
S:1/0
a
S:1/4
Estado Modo/estado/control de procesador
Los bits 04 funcionan as:
0 0000 = (0) Descarga remota en
progreso
0 0001 = (1) Modo de programa remoto
(el modo de fallo existe
cuando el bit S:1/13 se
establece con el modo
0 0001)
0 0011 = (3) Modo de fallo de pausa de
suspensin (la operacin ha
sido detenida por la ejecu-
cin de una instruccin
SUS) existe cuando el bit
S:1/13 se establece con el
modo 0 0011
0 0110 = (6) Modo de marcha remota
0 0111 = (7) Modo continuo de prueba
remota
0 1000 = (8) Modo de un solo escn de
prueba remota

0 1001 = (9) Un solo paso de prueba
remota (paso hasta)
Nota: Todos los modos en los procesadores com-
pactos, SLC 5/01 y SLC 5/02 se consideran como
remotos porque no tienen un interruptor de llave.
1 0000 = (16) Descarga en progreso
(interruptor de
llave=PROGrama)
1 0001 = (17) Modo de PROGrama el
modo de fallo existe cuando
el bit S:1/13 se establece
con el modo 1 0001
1 1011 = (27) Pausa de suspensin el
modo de fallo existe cuando
el bit S:1/13 se establece con
el modo 1 1011 (interruptor
de llave=MARCHA)
1 1110 = (30) MARCHA el modo de fallo
existe cuando el bit S:1/13
se establece con el modo
1 1110 (interruptor de
llave=MARCHA)
Todos los otros valores para los bits 04 estn
reservados.

B9
Fijo,
5/01
5/02 5/03 5/04
S:1/5 Estado Bit de forzados habilitados
Este bit es establecido por el procesador si
usted ha habilitado forzados en un programa
de escalera. De lo contrarior, el bit permance
puesto a cero. El LED de forzado de E/S del
procesador se ilumina continuamente cuando
los forzados se habilitan.

S:1/6 Estado Bit de forzados instalados
Este bit es establecido por el procesador si
usted ha instalado forzados en un programa
de escalera. Los forzados pueden estar o no
estar habilitados. De los contrario, el bit
permanece puesto a cero. El LED de forzado
de E/S del procesador parpadea cuando los
forzados son instalados, pero no habilitados.

S:1/7 Estado Bit de comunicacin activa (canal 1)
cuando hay por lo menos otro nodo presente
en la red aadido al canal 1. De lo contrarior,
el bit permanece puesto a cero. Cuando el
nodo est activo, es un participante recono-
cido en una red de paso de testigo DH-485.

S:1/8 Configuracin
dinmica
Bit de anulacin de fallo al encendido
Cuando es establecido, este bit causa que el
procesador ponga a cero el bit de error mayor
detenido S:1/13 y los bits de error menor S:5/0 a
S:5/7 al momento de encendido; si el procesa-
dor haba estado en el modo de marcha REM y
haba estado con fallo. Luego, el procesador
intenta entrar en el modo de marcha REM.
Cuando este bit permanece puesto a cero (valor
predeterminado), el procesador permanece en un
estado de fallo mayor al momento de encendido.
Para programar esta caracterstica, esta-blezca
este bit usando la funcin de monitor de datos.

S:1/9 Configuracin
dinmica
Bit de fallo de proteccin de encendido
Cuando este bit se establece y la alim. elc.
se desconecta y reconecta mientras el
procesador est en el modo de marcha REM,
el procesador ejecuta la rutina de fallo antes
de la ejecucin del primer escn del programa.
Entonces usted tiene la opcin de poner a
cero el bit de error mayor detenido S:1/13 para
reanudar la operacin en el modo de marcha
REM. Si la rutina de fallo no restablece el bit
S:1/13, resultar el modo de fallo.
Para programar esta caracterstica, use la funcin
de monitor de datos y programe la lgica de ruti-na
de fallo en debida forma. Al ejecutar la rutina de
fallo de proteccin de encendido, S:6 (el cdigo de
fallo de error mayor) contrendr el valor 0016H.

Preface
B10
Fijo,
5/01
5/02 5/03 5/04
S:1/10 Configuracin
esttica
Bit de carga de mdulo de memoria al
momento de ocurrir un error de memoria
Usted puede usar este bit para transferir un
programa de mdulo de memoria al
procesador en caso de que un error de
memoria de procesador se detecte al
momento del encendido. Un error de memoria
significa que el procesador no puede ejecutar
el programa en el RAM porque el programa ha
sido alterado segn fue detectado por un error
de paridad o suma de comprobacin. Este
tipo de error es causado por el drenado de la
batera o del condensador, ruido o un
problema de alimentacin elctrica.
Usted debe establecer S:1/10 en el archivo de
estado del programa en el mdulo de
memoria. Cuando un mdulo de memoria se
instala que tenga el bit S:1/10 establecido, un
error de memoria de procesador detectado al
momento de encendio causa que el programa
de mdulo de memoria se transfiera al
procesador y que se entre en el modo de
marcha REM.
Cuando S:1/10 est puesto a cero en el
mdulo de memoria, el procesador permanece
en una condicin de fallo mayor si un error de
memoria se detecta al momento de
encendido, independientemente de la
existencia de un mdulo de memoria.
Cuando S:1/10 es establecido en el archivo de
estado del programa de usuario en memoria
RAM, el mdulo de memoria siempre debe ser
instalado para entrar en los modos de marcha
REM y prueba REM.
Para programar esta caracterstica, establezca
este bit usando la funcin de monitor de datos.
Luego, almacene el programa en el mdulo de
memoria.

B11
Fijo,
5/01
5/02 5/03 5/04
S:1/11 Configuracin
esttica
Bit de siempre cargar mdulo de memoria
Cuando este bit es establecido, usted puede
sobrescribir un programa de procesador con un
programa de mdulo de memoria desactivando
y volviendo a activar la alimentacin elctrica al
procesador. Un dispositivo de programacin
no es necesario. A continuacin se muestra el
modo de procesador despus del encendido
para un procesador SLC 5/02, SLC 5/03 y SLC
5/04.
Programa/prueba
REM
Marcha REM
Fallo despus de
programa/prueba
REM
Fallo despus de
marcha REM
Pausa REM
Descarga REM
Programa REM
Marcha REM
Programa REM
Marcha REM
Programa REM
Programa REM
Modo despus
del encendido
Modo antes
de la parada
Marcha
Programa
Pausa
Fallo despus de
marcha
Fallo despus de
fallo
MARCHA
PROGrama
MARCHA
MARCHA
PROGrama
Modo despus del
encendido (misma
posicin de
interruptor de llave
Modo antes
de la parada

Preface
B12
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:1/11
Nota: Todos los modos en los procesadores
compactos, SLC 5/01 y SLC 5/02 se
consideran como remotos porque no tienen un
interruptor de llave.
El mdulo de memoria que usted instala en el
procesador debe tener el bit de archivo de
estado S:1/11 establecido. La carga se realiza
si la contrasea principal y/o la contrasea en
el mdulo de procesador y memoria se
corresponden. La carga tambin se puede
realizar si el procesador no tiene ni contrasea
ni contrasea maestra.
Cuando S:1/11 tambin es establecido en el
archivo de estado del programa de usuario en
REM o prueba REM.
El proceso de sobrescritura,
incluyendo las tablas de datos, se
repite cada vez que usted
desconecta y vuelve a conectar la
!
Para programar esta caracterstica,
establezca este bit usando la funcin de
monitor de datos. Luego, almacene el
programa en el mdulo de memoria.

Usted puede elegir no sobrescribir los archivos
de datos por archivo.

B13
Fijo,
5/01
5/02 5/03 5/04
S:1/12 Configuracin
esttica
Bit de carga de mdulo de memoria y marcha
Con este bit, usted puede sobrescribir un progra-
ma de procesador con un programa de mdulo
de memoria desconectando y volviendo a conec-
tar la alim. elc. al procesador. Un dispositivo de
programacin no es necesario. El procesador
intentar entrar en el modo de marcha REM, in-
dependientemente del modo que estaba vigente
antes de la desconexin y reconexin de la alim.
elc.
Prueba REM/prog rem
Marcha REM/fallo rem
Pausa REM/desc. rem
Marcha REM
Marcha REM
Marcha REM
Modo despus
del encendido
Modo antes
de la parada
Marcha
Pausa
Programa/descarga
Fallo despus
de marcha
Fallo despus
de programa
MARCHA
Marcha
PROGrama
MARCHA
PROGrama
Modo despus del en-
cendido (misma posi-
cin de interr. de llave
Modo antes
de la parada

Preface
B14
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:1/12
Nota: Todos los modos en los procesadores
fijos, SLC 5/01 y SLC 5/02 se consideran
como remotos porque no tienen un interruptor
de llave.
El mdulo de memoria que usted instala en el
procesador debe tener el bit de archivo de
estado S:1/12 establecido. La carga se realiza
si la contrasea principal y/o la contrasea en
el mdulo de procesador y memoria se
corresponden. La carga tambin se puede
realizar si el procesador no tiene contrasea ni
contrasea maestra.
Cuando S:1/12 tambin es establecido en el
archivo de estado del programa de usuario en
REM o prueba REM.
Ejemplo de aplicacin: Establezca S:1/11 y
S:1/12 para que se carguen automticamente
y se ejecuten durante cada desconexin y
reconexin de alimentacin elctrica adems
de que exijan la presencia del mdulo de
memoria para entrar en los modos de marcha
REM o prueba REM.
Si usted deja el mdulo de memoria
instalado, el proceso de sobrescri-
tura, incluyendo las tablas de datos,
se repite cada vez que desconecta y
vuelve a conectar la alimentacin
elctrica. El modo se cambia a
marcha REM durante cada
desconexin y reconexin de la
!
Para programar esta caracterstica,
establezca este bit usando la funcin de
monitor de datos. Luego, almacene el
programa en el mdulo de memoria. Esta
caracterstica es especialmente til
cuando usted localiza y corrige fallos de
hardware con repuestos (mdulos de
repuesto). Use esta caracterstica para
facilitar las actualizaciones de lgica de
aplicacin en el campo sin dispositivo de
programacin.

Usted puede elegir no sobrescribir los archivos
de datos por archivo.

B15
Fijo,
5/01
5/02 5/03 5/04
S:1/13 Configuracin
dinmica
Bit de error mayor detenido
cuando se encuentra un error mayor. El
procesador entra en una condicin de fallo.
La palabra S:6, cdigo de fallo, contendr un
cdigo que se puede usar para diagnosticar la
condicin de fallo. Cuando el bit S:1/13 se
establece, el procesador:
coloca todas las salidas en un estado
seguro y activa el LED de fallo, o

entra en la rutina de fallo de usuario con
salidas activas, permitiendo as que la
lgica de escalera de la rutina de fallo
intente recuperarse de la condicin de
fallo. Si la rutina de fallo determina que la
recuperacin es necesaria, ponga a cero
S:1/13 usando la lgica de escalera antes
de salir de la rutina de fallo. Si la lgica de
escalera de la rutina de fallo no entiende el
cdigo de fallo o si la rutina determina que
es preferible no continuar la operacin,
salga de la rutina de fallo con el bit S:1/13
establecido. Las salidas se colocarn en
un estado seguro y el LED de fallo se
activar.

Cuando usted pone a cero el bit S:1/13
usando un dispositivo de programacin, el
modo de procesador cambia de fallo a
programa remoto o suspensin de pausa
remota, segn el modo anterior del
procesador. Usted puede mover un valor a
S:6 y establecer S:1/13 en el programa de
escalera para generar un error mayor
especfico para la aplicacin.
Nota: Una vez que existe un estado de fallo
mayor, usted debe corregir la condicin que
causa el fallo y tambin debe poner a cero
este bit para que el procesador acepte un
intento de cambio de modo (a programa REM,
marcha REM o prueba REM). Adems, ponga
a cero S:6 para evitar tener un cdigo de error
sin condicin de fallo.
Nota: No vuelva a usar los cdigos de error
definidos en la lista de cdigos de error SLC
en el captulo 16 como cdigos de error
especficos para la aplicacin. En cambio,
cree sus propios cdigos nicos. Esto evita
que usted confunda los errores de aplicacin
con errores de sistema. Recomendamos el
uso de los cdigos de error FFOO a FFOF
para indicar los errores mayores especficos
para la aplicacin.

Preface
B16
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:1/13
Cuando usted pone a cero el bit S:1/13
usando un dispositivo de programacin, el
modo de procesador cambia de fallo a
programa, marcha o suspensin de pausa
segn el modo anterior del procesador. Puede
mover un valor a S:6 y establecer S:1/13 en el
programa de escalera para generar un error
mayor especfico para la aplicacin.
Puede borrar los fallos S:1/13 y S:6
desconectando y volviendo a conectar el
interruptor de llave PROGrama y luego a
MARCHA.
Si usted pone a cero este bit con el
interruptor de llave en MARCHA, el
procesador entra inmediatamente en
el modo de MARCHA.
!

S:1/14 Estado Bit de acceso negado (bloqueo OEM)
Usted puede permitir o negar el acceso futuro
a un archivo de procesador. Establezca este
bit para negar el acceso. Esto indica que un
dispositivo de programacin debe disponer de
una copia correspondiente al archivo de
procesador en memoria para monitorizar el
programa de escalera. Se negar el acceso a
un dispositivo de programacin que no
disponga de una copia correspondiente del
archivo de procesador.
Para programar esta caracterstica, seleccione
Acceso futuro no permitido al guardar el
programa. Para proporcionar proteccin
contra modificaciones accidentales de monitor
de datos de la seleccin, programe una
instruccin OTL incondicional en la direccin
S:1/14 para negar el acceso futuro. Programe
una instruccin OTU incondicional en la
direccin S:1/14 para permitir el acceso futuro.
Cuando este bit se pone a cero, indica que
todo dispositivo de programacin compatible
puede acceder al programa de escalera
(siempre que las condiciones de contrasea
se cumplan).

Cuando el acceso se niega, el dispositivo de
programacin (APS o HHT) puede no acceder
al programa de escalera. Las funciones tales
como cambio de modo, borrado de memoria,
restauracin de programa y transferencia de
mdulo de memoria se permiten indepen-
dientemente de esta seleccin. Esta funcin
no afecta un dispositivo como DTAM.
B17
Fijo,
5/01
5/02 5/03 5/04
S:1/15 Estado Bit de primer paso
Use este bit para inicializar su programa
segn lo requiera la aplicacin. Cuando este
bit es establecido por el procesador, indica
que el primer escn del programa de usuario
est en progreso (despus del encendido en
el modo de MARCHA o la entrada en el modo
de marcha REM o prueba REM). El
procesador pone a cero este bit despus del
primer escn.
Cuando este bit se pone a cero, indica que el
programa no est en el primer escn de un
modo de prueba REM o marcha REM.

Este bit se establece durante la ejecucin de
la rutina de fallo de proteccin de encendido.
Refirase a S:1/9 para obtener ms
informacin.

S:2/0 Estado Bit de STI (interrupcin temporizada
seleccionable) pendiente
Cuando es establecido, este bit indica que el
temporizador STI ha sobrepasado el lmite de
tiempo y que la rutina STI espera la ejecucin.
Este bit se pone a cero cuando comienza la
rutina STI, encendido, salida del modo de
marcha REM o ejecucin de una instruccin
STS verdadera.

El bit de STI pendiente no se establece si el
temporizador STI caduca durante la ejecucin
de la rutina de fallo.
Este bit se establece si el temporizador STI

caduca durante la ejecucin de la subrutina
DII o rutina de fallo.

Preface
B18
Fijo,
5/01
5/02 5/03 5/04
S:2/1 Configuracin
esttica
Bit de STI (interrupcin temporizada
seleccionable) habilitada
Este bit se establece en su condicin predeter-
minada o cuando es establecido por la instruc-
cin STE o STS. Si es establecido, permite la
ejecucin de la STI si el archivo STI (S:31) y el
punto de ajuste STI (S:30) son distintos de cero.
Si est puesto a cero, cuando ocurre una inte-
rrupcin, la subrutina STI no se ejecuta y el bit
de STI pendiente se establece. El temporizador
STI contina funcionando cuando est inhabili-
tado. La instruccin STD pone a cero este bit.

Configuracin
dinmica
Use la funcin del monitor de datos para estable-
cer y poner a cero este bit o direccione este bit
con su programa de lgica de escalera. Este bit
se establece en su condicin predeterminada o
cuando es establecido por la instruccin STE o
STS. Si es establecido, permite la ejecucin de
la STI si el archivo STI (palabra 31) y velocidad
STI (palabra 30) son distintos de cero. Si est
puesto a cero, la subrutina STI no se ejecuta y el
bit de STI pendiente se establece. El
temporizador contina funcionando. La
instruccin STD pone a cero este bit.

S:2/2 Estdo Bit de ejecucin STI (interrupcin
temporizada seleccionable)
temporizador ha sobrepasado el lmite de
tiempo y que la subrutina STI se est ejecut-
ando actualmente. Este bit se pone a cero
cuando se termina la rutina STI, encendido o a
la entrada en el modo de marcha REM.
Ejemplo de ejecucin: Usted puede
examinar este bit en su rutina de fallo para
determinar si su STI se estaba ejecutando
cuando ocurri el fallo.

S:2/3 Configuracin
esttica
Bit de lmite de archivo de direccin. de ndice
Cuando est puesto a cero, el registro de ndi-
ce puede indexar solamente dentro del mismo
archivo de datos de la direccin de base espe-
cificada. Cuando es establecido, el registro de
ndice puede indexar en todas partes desde el
archivo de datos B3:0 al final del ltimo
archivo de datos declarado. Este bit se
seleccionado cuando se guarda el programa.

Los procesadores SLC 5/03 y SLC 5/04 le
permiten indexar desde 0:0 al ltimo archivo de
datos.
Nota: Recomendamos cambiar este bit en el
modo fuera de lnea solamente. Guarde el
programar despus de cambiar el bit.

B19
Fijo,
5/01
5/02 5/03 5/04
S:2/4 Configuracin
esttica
Bit de guardado con prueba de un solo paso
habilitado
Cuando se borra, la funcin de modo de una
prueba de un solo paso no est disponible. El
borrado tambin indica que los registros de
depuracin S:16 a 2:21 no funcionan. Cuando
se establece, el programa puede funcionar en
el modo de prueba de un solo paso. Vea las
descripciones de S:16 a S:21. Cuando es
establecido, su programa requiere 0.375
palabras de instruccin (3 bytes) por rengln
de memoria adicional. Este bit se selecciona
al guardar el programar.

Nota: Este bit no se aplica a los procesadores
SLC 5/03 y SLC 5/04 ya que su funciona-
bilidad siempre est disponible y no requiere
seleccin de tiempo de compilacin especial.

S:2/5 Estado Bit de comando entrante pendiente (canal 1)
Este bit se establece cuando el procesador
determina que otro nodo en la red ha
solicitado informacin o le ha proporcionado
un comando. Este bit se puede establecer en
todo momento. Este bit se pone a cero
cuando el procesador le da servicio a la
peticin (o comando).
Use este bit como condicin de una
instruccin SVC para mejorar la capacidad de
comunicacion del procesador.

S:2/6 Estado Bit de respuesta de mensaje pendiente
(canal 1)
Este bit se establece cuando otro nodo en la
red ha proporcionado la informacin que usted
solicit en la instruccin MSG del procesador.
Este bit se pone a cero cuando el procesador
almacena la informacin y actualiza la
instruccin MSG.
comunicacin del procesador.

Preface
B20
Fijo,
5/01
5/02 5/03 5/04
S:2/7 Status Bit de comando de mensaje de salida
pendiente (canal 1)
Este bit se establece cuando hay uno o ms
mensajes habilitados y de espera en el
programa, pero no se transmite un mensaje. En
cuanto comienza la transmisin de un mensaje,
el bit se pone a cero. Despus de la
transmisin, el bit se vuelve a establecer si hay
otros mensajes de espera. Permanece puesto a
cero si no hay ms mensajes de espera.
Use este bit como condicin de una instruccin
SVC para mejorar la comunicacin del
procesador.

S:2/8 Configuracin
dinmica
Modo de direccionamiento CIF (archivo de
interface comn)
Se aplica a los procesadores SLC 5/02, SLC
5/03 y SLC 5/04.
Este bit controla el modo usado por los procesa-
dores SLC 5/02, SLC 5/03 y SLC 5/04 para
direccionar elementos en el archivo CIF (archivo
de datos 9) cuando se procesa una peticin de
comunicacin.
Modo de direccin de palabra vigente cuando
el bit se pone a cero (0): Este es el modo
predeterminado compatible con otros dispositivos
SLC 500 en la red DH-485.
Modo de direccin de byte vigente cuando el
bit se establece (1): Este modo se usa cuando
los procesadores SLC 5/02, SLC 5/03 y SLC
5/04 reciben un mensaje desde un dispositivo en
la red, posiblemente por un puente o gateway.
Este establecimiento es compatible con la
comunicacin de interprocesador PLC de
Allen-Bradley.

S:2/9 Configuracin
esttica
Comparacin de programa de mdulo de
memoria
Cuando este bit es establecido dentro de un
programa vlido contenido en un mdulo de
memoria, no se permite la modificacin de los
archivos de programa de usuario NVRAM. Esto
incluye los comandos de edicin en lnea,
descarga de programa y borrado de memoria.
Use esta caracterstica para evitar que un
dispositivo de programacin modifique el
programa NVRAM desde el programa contenido
en el mdulo de memoria. Si un mdulo de
memoria se instala con este bit establecido y un
programa de usuario NVRAM diferente es
contenido en NVRAM, el procesador no entra en
el modo de marcha. Usted debe transferir el
programa de mdulo de memoria a NVRAM
para entrar en el modo de marcha.

B21
Fijo,
5/01
5/02 5/03 5/04
S:2/10 Configuracin
esttica
Bit de seleccin de resolucin STI
(1 ms 10 ms)
Este bit est puesto a cero predeterminada-
mente. Cuando est puesto a cero, este bit usa
una base de tiempo de 10 ms para el valor del
punto de ajuste STI (S:30). Por ejemplo, el valor
4 usa un punto de ajuste STI de 40 ms.
Cuando es establecido, este bit usa una base de
tiempo de 1 ms para el punto de ajuste STI
(S:30). Por ejemplo el valor 4 usa un punto de
ajuste STI de 4 ms. Para programar esta
caracterstica, use la funcin de monitor de datos
para establecer, poner a cero o direccionar este
bit con el programa de escalera.

S:2/11 Estado Bit de interrupcin de entrada discreta
pendiente
acumulador DII (S:52) es igual al valor DII
predeterminado (S:50) y que el nmero de
archivo de escalera especificado por el
nmero de archivo DII (S:46) espera su
ejecucin. Se pone a cero cuando el nmero
de archivo DII 9S:46) comienza a ejecutarse o
cuando sale del modo de marcha REM o
prueba REM.

S:2/12 Configuracin
dinmica
Bit de interrupcin de entrada discreta
habilitada
funcin de monitor de datos para establecer,
poner a cero o direccionar este bit con el
programa de escalera. Este bit se establece
en su condicin predeterminada. Si es
establecido, permite la ejecucin de la
subrutina DII si el archivo DII (S:46) es distino
de cero. Si est puesto a cero, cuando ocurre
la interrupcin, la subrutina DII no se ejecuta y
el bit de DII pendiente se pierde. La funcin
DII contina funcionando cuando el archivo DII
(S:46) es distinto de cero. Si el bit pendiente
se establece, el bit de habilitacin se examina
al prximo final de escn.

S:2/13 Estado Bit de ejec. de interrupcin de entrada discreta
Cuando es establecido, este bit indica que la
interrupcin DII ha ocurrido y que la subrutina DII
se est ejecutando. Este bit se pone a cero
cuando se termina la rutina DII, durante el
encendido o a la entrada en el modo de marcha
REM.
Ejemplo de aplicacin: Usted puede
examinar este bit en la rutina de fallo para
determinar si la DII estaba ejecutndose
cuando ocurri el fallo.

Preface
B22
Fijo,
5/01
5/02 5/03 5/04
S:2/14 Configuracin
dinmica
Bit de seleccin de overflow matemtico
Se aplica a los procesadores SLC 502, SLC
5/03 y SLC 5/04.
Establezca este bit cuando usted vaya a a
usar la adicin o resta de 32 bits. Cuando
S:2/14 es establecido y el resultado de una
instruccin ADD, SUB, MUL o DIV no se
puede representar en la direccin de destino
(underflow u overflow),
establece, y
la direccin de destino contiene los 16 bits
sin signo truncados y menos significativos
del resultado.
La condicin predeterminada de S:2/14 se
restablece (0). Cuando S:2/14 se restablece y
el resultado de una instruccin ADD, SUB,
MUL o DIV no se puede representar en la
direccin de destino (underflow u overflow),
establece, y
la direccin de destino contiene 32767 si el
resultado es positivo o 32768 si el
Nota: El estado de bit S:2/14 no afecta la
instruccin DDV. Adems, no afecta el
contenido del registro matemtico cuando se
usan instrucciones MUL y DIV.
pone a cero este bit. Para proporcionar
proteccin contra la modificacin accidental de
monitor de datos de su seleccin, programe
una instruccin OTL incondicional en la
direccin S:2/14 para asegurar la operacin de
overflow matemtico nuevo. Programe una
instruccin incondicional OTU en la direccin
S:2/14 para asegurar la operacin de overflow
matemtico original.
Vea el captulo 3 de este manual para obtener
un ejemplo de matemtica de 32 bits con
signo .

B23
Fijo,
5/01
5/02 5/03 5/04
S:2/15 Configuracin
dinmica
Bit de seleccin de servicio de
comunicaciones (canal 1 de DH+ para SLC
5/04) (canal 1 DH485 para SLC 5/03)

Cuando este bit es establecido, solamente una
peticin/comando de comunicacin puede recibir
servicio por END, TND, REF o SVC. Cuando se
pone a cero, todas las peticiones/comandos de
comunicacin de entrada o salida pueden recibir
servicio segn END, TND, REF o SVC. Cuando
se pone a cero, la transferencia de comunicacin
se incrementa. Sin embargo, el tiempo de escn
se incrementa si varias peticiones/comandos de
comunicacin se reciben en el mismo escn.
Una peticin/comando de comunicacin consiste
en un comando de entrada, una respuesta de
mensaje o un comando de mensaje de salida.
Vea S:2/5, S:2/6 y S:2/7 y S:33/7 (procesadores
SLC 5/03 y SLC 5/04).
proteccin contra la modificacin accidental del
monitor de datos de su seleccin, programe una
instruccin OTL incondicional en la direccin
S:2/15 para asegurar la operacin de una
peticin/comando o programe una instruccin
OTU incondicional en la direccin S:2/15 para
asegurar la operacin de peticiones/comandos
mltiples. Como alternativa, su programa puede
cambiar el estado de este bit usando la lgica de
escalera si la aplicacin requiere la seleccin
dinmica de esta funcin.
Ejemplo de aplicacin: Digamos que usted
tiene un sistema que consiste en un
procesador SLC 5/02, SLC 5/03 SLC 5/04,
un programador APS y un DTAM. El tiempo
de escn del programa para el programa de
usuario es sumamente extenso. Por eso, el
dispositivo de programacin o DTAM tarda
muchsimo tiempo para actualizar la pantalla.
Usted puede mejorar este tiempo de
actualizacin poniendo a cero S:2/15.
En tal caso, el tiempo adicional tomado por el
procesador para dar servicio a toda la
comunicacin al final del escn es de
insignificante en comparacin con el tiempo
requerido para finalizar un escn. Usted
podra incrementar la transferencia de
comunicacin aun ms usando una instruccin
SVC. Vea el captulo 8 en este manual para
obtener ms informacin.
Preface
B24
Fijo,
5/01
5/02 5/03 5/04
S:3L Estado Tiempo de escn de 10 ms actual/ltimo
El valor de este byte le informa cunto tiempo
transcurre durante un ciclo de programa. Un
ciclo de programa incluye:
el escn del programa de escalera,
la limpieza,
el escn de E/S, y
el servicio para el puerto de comunicacin.
El valor de byte se pone a cero por el
procesador durante cada escn justo antes de
la ejecucin de rengln 0 del archivo de
programa 2 (archivo de programa principal) o
cuando retorna de la instruccin REF. Desde
ese punto en adelante, el byte se incrementa
cada 10 ms, la cantidad de tiempo
transcurrido en cada ciclo de programa. Si
este valor es igual al valor en el control
(watchdog) S:3H, se declara un error mayor
de control (watchdog) de usuario (cdigo
0022).
La resolucin del valor de tiempo de escn es
+0 a 10 ms. Ejemplo: El valor 9 indica que
8090 ms han transcurrido desde el inicio del
ciclo de programa.
Nota: Cuando las instrucciones SVC o REF
son contenidos en el programa, este valor
parecer ser irregular cuando usted lo
monitoriza con un dispositivo de
programacin. Esto se debe a que las
instrucciones SVC o REF permiten que este
valor se lea en medio del escn mientras
todava se est incrementando.

B25
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:3L
(JMP)
]LBL[
1
1
LES
LESS THAN
Source A N7:0
Source B 5
MOV
MOVE
Source S:3
Dest N7:0
AND
BITWISE AND
Source A 255
Source B N7:0
Dest N7:0
Ejemplo de aplicacin: Su aplicacin
requiere que cada escn de programa se
ejecute dentro del mismo lapso de tiempo.
Usted mide los tiempos de escn mximo y
mnimo y descubre que son 40 ms y 20 ms.
Puede hacer que cada escn sea
exactamente igual a 50 ms programando los
renglones siguientes como los ltimos
renglones del programa.
Este ejemplo asume que el escn de E/S y el
servicio para la comunicacin toman menos
de 10 ms. Si excede 10 ms, la resolucin del
tic de +0 a 1 (10 ms) se debe aadir al
tiempo de escn.
Preface
B26
Fijo,
5/01
5/02 5/03 5/04
S:3H Configuracin
dinmica
Byte de tiempo de escn de control
(watchdog)
Este valor de byte contiene el nmero de tics
de 10 ms que se permite que ocurran durante
un ciclo de programa. El valor predeterminado
es 10 (100 ms), pero usted puede incremen-
tarlo a 250 (2.5 segundos) o disminuirlo a 2,
segn lo requiera la aplicacin. Si el valor de
escn de programa S:3L es igual al valor de
control (watchdog), un error mayor de control
(watchdog) se realiza (cdigo 0022). Este
valor se aplica a cada END, TND o REF.

S:4 Estado Reloj de marcha libre
Solamente los 8 primeros bytes (valor de byte)
de esta palabra son evaluados por el
procesador. Este valor se pone a cero al
momento de encendido en el modo de marcha
REM.
Usted puede usar cualquier bit individual de
este byte en el programa de usuario como bit
de reloj de ciclo de trabajo de 50%. Las
20, 40, 80, 160, 320, 640, 1280 y 2560 ms
La aplicacin que usa el bit se debe evaluar a
una velocidad dos veces ms rpida que la
velocidad de reloj del bit. Esto se ilustra en el
ejemplo siguiente para los procesadores
SLC 5/02, SLC 5/03 y SLC 5/04.

B27
Continuacin Clasificacin Descripcin
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:4
Configuracin
dinmica
Todos los 16 bits de esta palabra son
evaluados por el procesador. El valor de esta
palabra se pone a cero al momento de
encendido en el modo de marcha REM o
cuando entra en el modo de marcha REM o
prueba REM. A partir de entonces, se
incrementa cada 10 ms.

( )
] [
Nota de aplicacin: Usted puede escribir
cualquier valor a S:4. Comenzar a
incrementarse a partir de este valor.
Puede usar cualquier bit individual de esta
palabra en el programa de usuario como bit
de reloj de ciclo de trabajo de 50%. Las
20, 40, 80, 160, 320, 640, 1280, 2560,
5120, 10240, 20480, 40960, 81920,
163840, 327680 y 655360 ms
La aplicacin que usa el bit se debe evaluar a
una velocidad dos veces ms rpida que la
velocidad de reloj del bit. En el ejemplo
siguiente, el bit S:4/3 alterna cada 80 ms, lo
cual produce una velocidad de reloj de
160 ms. Para mantener la exactitud de este
bit en la aplicacin, la instruccin que usa el
bit S:4/3 (en este caso O:1/0) se debe evaluar
por lo menos una vez cada 79.999 ms.
160 ms
ciclo de S:4/3: 160 ms
El S:4/3 y la salida
O:1/0 alternan cada
80 ms. O:1/0 se debe
evaluar por lo menos
una vez cada
79.999 ms.
S:4
3
O:1
0
S:5 Bit de error menor
Los bits de esta palabra son establecidos por
el procesador para indicar que un error menor
ha ocurrido en el programa de escalera. Los
errores menores, bits 0 a 7, vuelve a ser el
error mayor 0020H si un bit se detecta como
establecido al final del escn. Al usuario HHT:
Si el procesador est con fallo con el cdigo
de error 0020H, debe poner a cero los bits de
error menor S:5/07 junto con S:1/13 para
intentar una recuperacin de error.

Preface
B28
Fijo,
5/01
5/02 5/03 5/04
S:5/0 Configuracin
dinmica
Bit de interrupcin por overflow
Cuando este bit es establecido por el
procesador, indica que un overflow
matemtico ha ocurrido en el programa de
escalera. Vea S:0/1 para obtener ms
informacin.
Si este bit se establece cuando se ejecuta la
instruccin END, TND o REF, un error mayor
(0020) se realiza. Para evitar la coincidencia
de este tipo de error mayor, examine el estado
de este bit despus de una instruccin
matemtica (ADD, SUB, MUL, DDV, NEG,
SCL, TOD o FRD), tome la accin ms
adecuada y, luego, ponga a cero el bit S:5/0
usando una instruccin OTU con S:5/0 una
instruccin CLR con S:5.

S:5/1 NA Reservado

S:5/2 Configuracin
dinmica
Bit de error de registro de control
Las instrucciones LFU, LFL, FFU, FFL, BSL,
BSR, SQO, SQC y SQL son capaces de
generar este error. Cuando el bit S:5/2 se
establece, indica que el bit de error de la
instruccin de control ha sido establecido.
instruccin END, TND o REF, el error mayor
de este bit a continuacin de una instruccin
de registro de control, tome la accin ms
instruccin con S:5.

B29
Fijo,
5/01
5/02 5/03 5/04
S:5/3 Configuracin
dinmica
Bit de error mayor detectado durante la
ejecucin de rutina de fallo de usuario
Cuando es establecido este bit, el cdigo de
error mayor (S:6) representa el error mayor
que ocurri durante el procesamiento de la
rutina de fallo debido a otro error mayor.
de este bit dentro de la rutina de fallo, tome la
accin ms adecuada y, luego, ponga a cero
el bit S:5/3 usando una instruccin OTU con
S:5/3 una instruccin CLR con S:5.
Ejemplo de aplicacin: Supongamos que
usted ejecuta una rutina de fallo para el cdigo
de fallo 0016H de proteccin de encendido.
En el rengln 3 dentro de esta rutina de fallo,
un TON que contiene un valor
preseleccionado negativo se ejecuta. Cuando
el rengln 4 se ejecuta, el cdigo de fallo
0016H se sobrescribe para indicar el cdigo
0034H y S:5/3 se establece.
Si su rutina de fallo no determin que S:5/3 se
estableci, el error mayor 0020H se realizara
al final del primer escn. Para evitar este
problema, examine S:5/3, seguido por S:6,
antes de retornar de la rutina de fallo. Si S:5/3
se establece, tome la accin ms adecuada
para remediar el fallo y, luego, ponga a cero
S:5/3.

S:5/4 Configuracin
dinmica
Bit de M0M1 indicados en ranura
inhabilitada
Este bit se establece cuando una instruccin
hace referencia a un elemento de archivo de
mdulo M0 M1 para una ranura que se
inhabilit (va el bit de habilitacin de ranura
de E/S). Cuando es establecido, el bit indica
que una instruccin no se pudo ejecutar
correctamente debido a la falta de
disponibilidad de los datos M0 M1
direccionados.
de este bit despus de una instruccin de
M0M1 referenciada, tome la accin ms
instruccin CLR con S:5.

Preface
B30
Fijo,
5/01
5/02 5/03 5/04
S:5/5 a
S:5/7
NA Reservado
Reservado para los errores menores que
vuelven a ser errores mayores al final del
escn.

S:5/8 Estado Bit de arranque del mdulo de memoria
Cuando este bit es establecido por el
procesador, indica que un programa de mdulo
de memoria ha sido transferido al procesador.
Este bit no es puesto a cero por el procesador.
El programa puede examinar el estado de este
bit cuando entra en el modo de marcha REM
para determinar si el contenido del mdulo de
memoria ha sido transferido. El bit S:1/15 se
establece para indicar la entrada en el modo de
marcha REM. Esta informacin es til cuando
usted tiene una aplicacin que contiene datos
retentivos y un mdulo de memoria con
solamente el bit S:1/10 establecido (mdulo de
memoria de carga en el error de memoria). Use
este bit para indicar que los datos retentivos se
han perdidos. Este bit tambin es til cuando se
usan los bits S:1/11 (mdulo de memoria de
carga permanente) o S:1/12 (mdulo de
memoria de carga permanente y marcha) para
diferenciar una entrada en el modo de marcha
REM al momento de encendido de una entrada
en el modo de programa REM (o prueba REM)
a modo de marcha REM.

S:5/9 Estado Bit de correspondencia incorrecta de
contraseas de mdulo de memoria
Este bit se establece cuando se entra en el
modo de marcha REM cuando la carga desde
el mdulo de memoria es especificada
(palabra 1, bits 11 112) y el programa de
usuario del procesador tiene proteccin con
contrasea y el programa de mdulo de
memoria no corresponde a dicha contrasea.
Use este bit para indicarle al programa de
aplicacin que un mdulo de memoria de
carga automtica se encuentra instalado pero
no se carg debido a una desigualdad de
contraseas.

S:5/10 Estado Bit de overflow STI (interr. temporizada
seleccionable)
Este bit es establecido cuando el temporizador
STI caduca durante la ejecucin o inhabilit. de la
rutina STI y el bit pendiente ya es establecido.

S:5/11 Estado Bit de batera baja
Este bit se establece cuando el LED de
batera baja se ilumina. El bit se pone a cero
cuando el LED de batera baja se apaga.

B31
Fijo,
5/01
5/02 5/03 5/04
S:5/12 Estado Bit de overflow de interrupcin de entrada
discreta
Este bit se establece cuando ocurre la
interrupcin DII dudrante la ejecucin de la
subrutina DII o cuando la interrupcin DII
ocurre durante el estado pendiente o
inhabilitado.

S:5/13 Configuracin
dinmica
Se intent carga sin xito del sistema de
operacin
Este bit se establece cuando se intenta cargar
el mdulo de memoria del sistema operativo y
sa resulta sin xito. Las cargas sin xito
pueden ocurrir cuando falta el puente de
proteccin o est en la posicin protegida, o si
el mdulo de memoria del sistema de
operacin no es compatible con la plataforma
de hardware de los procesadores SLC 5/03
SLC 5/04. Examine el estado de este bit con
su programa de usuario para diagnosticar la
condicin.

Preface
B32
Fijo,
5/01
5/02 5/03 5/04
S:5/14 Estado Mdem de canal 0 perdido
Este bit indica el estado del mdem conectado
al canal 0 (puerto en serie RS232). El estado
de este bit es determinado por:
el protocolo para el cual el canal 0
ha sido configurado
la lnea de control seleccionada
los estados de DCD (deteccin de portador
de datos) y DSR (conjunto de datos
listo)
Si el bit es establecido, el mdem no est bien
conectado al canal 0 est en un estado
donde pueden ocurrir cambios de
comunicacin no confiables va el canal 0.
Las condiciones siguientes se aplican:
Si el canal 0 se inhabilita o se configura
para DH485, el bit siempre se pone a cero.
Si el canal 0 se configura para uno de los
protocolos DF1 en el modo de sistema o modo
de usuario de ASCII genrico, la seleccin de
la lnea de control determina cmo DCD y
DSR afectan el estado de mdem:
Si la lnea de control = NINGUNA
COMUNICACION: El bit siempre es
establecido.
Si la lnea de control = FULL DUPLEX o
HALF DUPLEX SIN ACARREO CONSTANTE:
El bit se restablece si DSR est inactivo y
puesto a cero cuando DSR se activa. (En este
caso, DCD no afecta el estado de mdem.)

S:5/15 Estado Manejo de la cadena ASCII
Este bit se aplica a los procesadores SLC 5/03
con OS301, OS302 y SLC 5/04 con OS400,
OS401.
Este bit se establece a 1 cuando se intenta
procesar una cadena usando una instruccin
ASCII que exceda la longitud de 82
caracteres.

B33
Fijo
5/01
5/02 5/03 5/04
S:6 Estado Cdigo de fallo de error mayor
Un cdigo hexadecimal se introduce en esta
palabra por el procesador cuando un error
mayor se realiza. Refirase a S:1/13. El
cdigo define el tipo de fallo segn lo indicado
en las pginas siguientes. Esta palabra no es
borrada por el procesador.
Los cdigos de error son presentados,
almacenados y mostrados en formato
hexadecimal. Refirase al apndice A para
obtener ms informacin acerca del sistema
de numeracin hexadecimal.

Si usted introduce un cdigo de fallo como
parmetro en una instruccin del programa de
escalera, debe convertir el cdigo en decimal.
Por ejemplo, si programa una instruccin EQU
que se haga verdadera cuando ocurra un error
0016, introduzca S:6 como fuente A y 22, el
equivalente decimal de 0016H, como fuente B.
EQU
EQUAL
Source A S:6
Source B 22

Preface
B34
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:6
Fallo de usuario
no recuuperable
La rutina de fallo
se ejecuta durante
1 paso. (Usted
puede iniciar una
instruccin MSG a
otro nodo para
identificar la
condicin de fallo
del procesador.)
Fallo no
atribuible
al usuario
La rutina
de fallo
no se
ejecuta.
Las descripciones y clasificaciones del
cdigo de error aparecen en las pginas
B35 a B43. Las categoras son:
errores de tiempo de ejecucin
errorres de instruccin del programa
de usuario
errores de E/S
Vea el captulo 12 de este manual para
obtener informacin acerca de la causa y
recuperacin de fallos.
Ejemplo de aplicacin: Usted puede
declarar su propio fallo mayor especfico
para la aplicacin escribiendo un valor nico
a S:6 y, luego, estableciendo el bit S:1/13.
Al usuario del procesador SLC 5/02:
Interrogue el valor de S:6 en la rutina de
fallo para determinar el tipo de fallo que
ocurri. Si el programa se guard con la
prueba de un solo paso habilitada, tambin
puede interrogar S:20 y S:21 para precisar
el rengln exacto que se ejecut cuando
ocurri el fallo.
Clasificaciones de fallo: Los fallos se
clasifican como no atribuibles al usuario, no
recuperables y recuperables.
Fallo de
usuario
recuperable
La rutina de
fallo puede
borrar el
fallo
poniendo a
cero el bit
S:1/13.

B35
Clasificacin de fallo Procesador
Usuario
Direc-
cin
Cdigo
de error
(hex)
No
usuario
No
recuperable
Recu-
perable
Fijo
5/01
5/02 5/03 5/04
S:6 0001 Error NVRAM. X
0002
Lmite de tiempo
sobrepasado de control
(watchdog) de hardware
inesperado
X
0003
Error de memoria del mdulo
de memoria: Este error
tambin puede ocurrir
cuando se entra en el modo
de marcha REM.
X
0005 Reservado X

0006 Reservado X

0007
Fallo durante la transferencia
de mdulo de memoria.
X
0008 Error de software interno. X
0009 Error de hardware interno. X
Preface
B36
Usuario
Direc-
cin
Cdigo
de error
(hex)
No
usuario
No
recuperable
Recup.
Fijo
5/01
5/02 5/03 5/04
S:6 0010
El procesador no cumple con
el nivel de revisin requerido.
X
0011
El archivo de programa
ejecutable no. 2 est austente.
X
0012
El programa de escalera
tiene un error de memoria.
X
0013
El mdulo de memoria
requerido est ausente, o
S:1/10 S:1/11 no es
establecido como lo
requiere el programa.
X
0014 Error de archivo interno. X
0015
Error de archivo de
configuracin.
X
0016
Proteccin de encendido
despus de la prdida de
alim. elc. Condicin de error
existe al momento de
encendido cuando el bit S:1/9
se establece y la interrupcin
ocurri durante la ejecucin.
X
0017
Desigualdad del programa
de usuario de mdulo de
memoria/NVRAM
X
0018
Programa de usuario no
compatible Desigualdad de
tipo de sistema operativo.
Este error tambin puede
ocurrir durante el encendido.
X
0019
Se detect etiqueta faltante
o duplicada.
X
001F
Un problema de integridad
de programa durante una
X
0004
Error de memoria ocurri en
el modo de marcha.
X
0020
Un bit de error menor se
establece al final del escn.
Refirase a los bits S:5 de
error menor.
X
B37
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de tiempo de
ejecucin
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 0021 Fallo de alim. elc. remota
de un chasis de expansin
de E/S ocurri.
Nota: Un sistema modular
que encuentra una condicin
de sobretensin o sobreco-
rriente en las fuentes de alim.
elc. pueden producir cual-
quiera de los cdigos de error
de E/S listados en las pginas
B42 y B43 (en vez de
cdigo 0021). La condicin
de sobretensin o sobreco-
rriente se indica por el LED de
fuente de alim. elc. apagado.
Procesadores com-
pactos y SLC 5/01
FRN 1 a 4 si el fallo
de alim. elc. remota
ocurri mientras que
el procesador estu-
viera en el modo de
marcha REM, el error
0021 causar que el
bit de error mayor
detenido (S:1/13) se
ponga a cero durante
el prximo encendido
del chasis local.
Procesadores SLC
5/02 y SLC 5/01 FRN
5 No es necesario
desconectar y volver
a conectar la alim.
elc. al chasis local
para reanudar el
modo de marcha
REM. Una vez que el
chasis remoto se
reactiva, la CPU
vuelve a iniciar el
sistema.
!
X
0022
El tiempo de escn de control
(watchdog) de usuario ha sido
sobrepasado.
X
0023
Archivo de interrupcin STI
invlida o no existente.
X
Preface
B38
Usuario
Direc-
cin
Cdigo
de error
(hex)
ejecucin
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 0024
Intervalo de interrupcin STI
no vlido (mayor que 2550
ms o negativo).
X
0025
Exceso de profundidad de
pila/llamadas JSR para la
rutina STI.
X
0026
rutina de interrupcin de E/S.
X
0027
rutina de fallo de usuario.
X
0028
Valor de archivo de rutina de
fallo de proteccin de
encendido invlido o no
existente.
X
Referencia de direccin
indexada fuera de todo el
espacio de archivo de datos
(lmite de B3:0 al ltimo
archivo).
X
0029
!
El procesador
SLC 5/02 usa un
valor de ndice
de cero para la
instruccin con
fallo despus de
la recuperacin
de error.
X
002A
La referencia de direccin
indexada se encuentra fuera
de los lmites del archivo de
datos referenciado
especfico.
X
002B
El nmero de archivo existe,
pero no es el tipo de archivo
correcto o el nmero de
archivo no existe.
X
B39
Usuario
Direc-
cin
Cdigo
de error
(hex)
ejecucin
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 002C
El elemento con referencia
indirecta no existe, pero el
tipo de archivo es correcto y
existe. Por ejemplo
T4:[N7:0] N7:0=10, pero T4
solamente va hasta T4:9.
X
002D
Un subelemento tiene una
referencia incorrecta o se ha
realizado una referencia
indirecta a un archivo M.
X
002E
Ranura de entrada DII no
vlida.
X
002F
Archivo de interrupcin DII
no vlida o no existente.
X
Preface
B40
CODIGOS DE ERROR: Los caracteres xx en los cdigos
siguientes representan el nmero de ranura en hexadecimal.
Si la ranura exacta no se puede determinar, los caracteres xx
se convierten en 1F.
FALLOS RECUPERABLES (Procesadores SLC 5/02, SLC
5/03 y SLC 5/04): Muchos fallos de E/S son recuperables.
Para recuperalos, usted debe inhabilitar la ranura
especificada, xx, en la rutina de fallo de usuario. Si no
inhabilita la ranura xx, el procesador estar con fallo al final
del escn.
Nota: Una tarjeta de E/S que est muy daada, puede
causar que el procesador indique la existencia de un error en
el rengln 1 aunque la tarjeta daada se encuentre
instalada en un rengln distinto de 1.
Ran. xx
0 00
1 01
2 02
** 3 03
4 04
5 05
6 06
7 07
Ran. xx
8 08
9 09
10 0A
11 0B
12 0C
13 0D
14 0E
15 0F
Ran. xx
16 10
17 11
18 12
19 13
20 14
21 15
22 16
23 17
Ran. xx
24 18
25 19
26 1A
27 1B
28 1C
29 1D
30 1E
* 1F
NUMEROS DE RANURA (xx) EN HEXADECIMAL
Errores de E/S
* Este valor indica que la ranura no se encontr (procesadores
SLC 501, SLC 5/02, SLC 5/03 y SLC 5/04).
** Este valor indica que la ranura no se encontr (controlador
fijo 500).
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de instruccin del
programa de usuario
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 0030
Se intent saltar a un archivo
de subrutina anidado en
exceso de uno. Este cdigo
tambin puede significar que
un programa tiene rutinas
posiblemente recursivas.
X
0031
Se detect una referencia de
instruccin no soportada.
X
0032
Una parmetro de longitud/
posicin de secuenciador
indica ms all del final de
un archivo de datos.
X
0033
La longitud de una
instruccin LFU, LFL, FFU,
FFL, BSL o BSR indica ms
all del final de un archivo de
datos.
X
B41
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de instruccin del
programa de usuario
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 0034
Se detect un valor negativo
para un acumulador de
temporizador o valor
preseleccionado.
X
Los procesadores fijos con
entradas dd 24 VCC
solamente: Se detect un
HSC preseleccionado
negativo o de cero en una
instruccin HSC.
X
0035
Instruccin TND, SVC o REF
se llama dentro de una rutina
de interrupcin o fallo de
usuario.
X
0036
Un valor no vlido se usa
para un parmetro de
instruccin PID.
X
0038
Una instruccin RET se
detect en un archivo que no
es una subrutina.
X
xx3A
Se intent escribir una
direccin indirecta ubicada
en un archivo que tiene la
proteccin constante de
archivo de datos.
X
1f39
Una longitud de cadena no
vlida se detect en un
archivo de cadena.
X
xx50
Un error de chasis de datos
se detecta.
X
xx51
Un error de tiempo de
ejecucin atascado se
detecta en un mdulo de
E/S.
X
xx52
Un mdulo requerido para el
programa de usuario se
detecta como faltante o
eliminado.
X
Preface
B42
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de E/S
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 xx53
Cuando est en ida a marcha,
un programa de usuario
declara una ranura como no
usada y dicha ranura se
detecta como si tuviera un
mdulo de E/S insertado.
Esto tambin puede significar
que un mdulo de E/S se ha
restablecido.
X
Se intent entrar en el modo
de marcha o prueba con un
chasis vaco.
X
xx54
Un mdulo requerido para el
programa de usuario se de-
tecta como el tipo incorrecto.
X
xx55
Un mdulo de E/S discretas
requerido para el programa
de usuario se detecta como
si tuviera el conteo de E/S
incorrecto. Este cdigo
tambin puede significar que
un variador de tarjeta
especial es errneo.
X
xx56
La configuracin de chasis
especificado en el programa
de usuario se detecta como
errnea.
X
xx57
Un mdulo de E/S especial no
ha respondido a un comando
de memoria compartida de
bloqueo dentro del lmite de
tiempo requerido.
X
xx58
Un mdulo de E/S especial
ha generado un fallo
genrico. El bit de fallo de
tarjeta se establece (1) en el
byte de estado del mdulo.
X
xx59
Un mdulo de E/S especial
no ha respondido a un
comando como finalizado
dentro del lmite de tiempo
requerido.
X
xx5A
Problema de interrupcin de
hardware.
X
B43
Usuario
Direc-
cin
Cdigo
de error
(hex)
Errores de E/S
No
usuario
No
recuperable
Recup.
Fijo,
5/01
5/02 5/03 5/04
S:6 xx5B
Error de configuracin de
archivo G el tamao de
archivo G de programa de
usuario excede la capacidad
del mdulo.
X
xx5C
Error de configuracin de
archivo M0M1 el tamao
de archivo de programa
M0M1 excede la capacidad
del mdulo.
X
xx5D
El procesador no tiene
capacidad para el servicio de
interrupcin solicitado.
X
xx5E
Error de variador de E/S del
procesador (software).
X
xx60
a
xx6F
Identifica un error mayor
mdulo de E/S. Refirase al
manual de usuario proporcio-
nado con el mdulo especial.
X
xx70
a
xx7F
Identifica un error mayor no
mdulo de E/S. Refirase al
manual de usuario proporcio-
nado con el mdulo especial.
X
xx90
Problema de interrupcin en
una ranura inhabilitada.
X
xx91
Una ranura inhabilitada est
con fallo.
X
xx92
Un archivo de subrutina de
interrupcin 9ISR) de mdu-
lo no vlido o no existente.
X
xx93
Error de mayor especfico
para el mdulo de E/S no
soportado.
X
xx94
En el modo de marcha REM
o prueba REM, un mdulo
ha sido detectado como
insertado con la alim. elc.
conectada. Tambin puede
significar que un mdulo de
E/S se ha restablecido.
X
Preface
B44
Fijo,
5/01
5/02 5/03 5/04
S:7
y
S:8
Estado
] [ ] [
Cdigo de suspensin/archivo de suspensin
Cuando un valor distinto de cero aparece en
S:7, indica que la instruccin SUS identificada
por este valor ha sido evaluada como verdadera
y que el modo de pausa de suspensin es
vigente. Esto describe precisamentelas
condiciones en la aplicacin que causaron el
modo de pausa de suspensin. Este valor no
se borrado por el procesador.
La palabra S:8 contiene el nmero de archivo
de programa en que se ubica una instruccin
SUS verdadera. Este valor no es borrado por
el procesador.
Use la instruccin SUS con la localizacin y
correccin de fallos de encendido o como
diagnsticos de tiempo de ejecucin para la
deteccin de errores del sistema.
Ejemplo de aplicacin: Usted considera que
los interruptores de final de carrera conecta-
dos a I:1/0 e I:1/1 no se pueden activar
simultneamente, pero el programa de
aplicacin se comporta como si eso fuera
posible. Para determinar la existencia de un
problema del interruptor de final de carrera o
problema de lgica de escalera, aada el
rengln siguiente al programa:
Si el programa entra en el modo de pausa de
SUS para el cdigo 1 cuando usted ejecuta el
programa, tiene un problema del interruptor de
final de carrera; si el modo de pausa de SUS
para el cdigo 1 no ocurre, tiene un problema
de lgica de escalera.
SUS
SUSPEND
Suspend ID 1
I:1.0
0
I:1.0
1

S:9
y
S:10
Estado Nodos activos (canal 1procesadores
SLC 5/03)
Estas dos palabras son mapeadas en bits para
representar los 32 nodos posibles en una red
DH-485. S:9/0 a S:10/15 representan las
direcciones de nodo 031. Estos bits son
establecidos por el procesador cuando un nodo
existe en la red DH-485 al cual est conectado
el procesador. Los bits son borrados cuando un
nodo no est presente en la red.

B45
Fijo,
5/01
5/02 5/03 5/04
S:11
y
S:12
Configuracin
dinmica
Habilitaciones de ranuras de E/S
Estas dos palabras son mapeadas con bits
para representar las 30 ranuras posibles de
E/S en un sistema SLC 500. S:11/0
representa la ranura 0 de E/S para los
sistemas de E/S fijas. (La ranura 0 se usa
para la computadora en sistemas modulares.)
S:11/1 a S:12/14 representan las ranuras de
E/S 130. S:12/15 no se usa.
Cuando un bit se establece (condicin
predeterminada), permite que el mdulo de
E/S contenido en la ranura referida se
actualice en el escn de E/S del ciclo de
operacin del procesador.
Cuando se pone a cero el bit, se ignora el
mdulo de E/S en la ranura referida. Es decir,
un valor de habilitacin de ranura de E/S de 0
causa que los datos de imagen de entrada de
un mdulo de entrada se inmovilicen en su
ltimo valor. Adems, las salidas de un
mdulo de salida se inmovilizarn, indepen-
dientemente de los valores contenidos en la
imagen de salida. Las salidas permanecen
inmovilizadas hasta que:
la alim. elc. se desconecte,
se salga del modo de marcha REM, o
un fallo mayor ocurra.
En ese momento las salidas se ponen a cero
hasta que la ranura se vuelva a habilitar
(establecer).
Las ranuras inhabilitadas no deben
armonizarse con la configuracin de programa
de usuario.
Asegrese de haber examinado
bien a fondo los efectos de
inhabilitar (poner a cero) un bit de
habilitacin de ranura antes de
hacerlo en la aplicacin.
!

Nota: Los procesadores SLC 5/02, SLC 5/03
y SLC 5/04 informan a cada mdulo de E/S
especial que se ha habilitado/inhabilitado.
Algunos mdulos de E/S pueden efectuar
otras acciones cuando se inhabilitan o vuelven
a habilitarse. Refirase a la informacin para
el usuario proporcionada con el mdulo de E/S
especial para ver las posibles diferencias de
las descripciones anteriores.

Preface
B46
Fijo,
5/01
5/02 5/03 5/04
continuacin
de S:11 y S:12
La instruccin DII no hace caso del
estado de habilitacin/inhabilitacin de
ranura. No ejecute la DII en una ranura
con fallo. Si aplica la DII en una ranura
inhabilitada, la interrupcin ocurrir.
Sin embargo, la imagen de entrada no
reflejar el estado actual de la tarjeta.
!
Este bit se aplica al momento de
deteccin de un bit de
reconfiguracin DII, cada salida de
ISR DII y al final de cada escn
(END, TND o REF).

B47
Fijo,
5/01
5/02 5/03 5/04
S:13
y
S:14
Configuracin
de estado y
dinmica
Registro matemtico
Use este registro doble para producir
operaciones de 32 bits de divisin y
multiplicacin con signo, operaciones de
divisin precisa o divisin doble y
conversiones BCD de 5 dgitos.
Estas dos palabras se usan conjuntamente
con las instrucciones matemticas MUL, DIV,
DDV, FRD y TOD. El valor de registro
matemtico es evaluado al momento de
ejecucin de la instruccin y permanece vlido
hasta que la prxima instruccin MUL, DIV,
DDV, FRD o TOD se ejecute en el programa
de usuario.
Una explicacin de cmo funciona el registro
matemtico se incluye con las definiciones de
instruccin.
Si usted almacena valores de datos de 32 bits
con signo (ejemplo en la pgina 39), debe
manejar este tipo de datos sin ayuda de un
tipo de datos de 32 bits asignados. Por
ejemplo, combine B10:0 y B10:1 para crear un
valor de datos con signo de 32 bits.
Recomendamos que mantenga todos los
datos con signo de 32 bits en un archivo de
datos nico y que comience todos los valores
de 32 bits en un lmite de palabra par o impar
para facilitar la aplicacin y la visualizacin.
Adems, recomendamos que disee,
documente y vea el contenido de datos de 32
bits con signo en la raz hexadecimal o binaria.
Vea el captulo 3 para obtener ms
informacin acerca de cmo cada instruccin
afecta el registro matemtico.

Cuando una rutina de fallo STI, ranura de E/S
o fallo interrumpe la ejecucin normal del
programa, el valor original del registro
matemtico se restaura cuando la ejecucin
se reanuda. Note que S:13 y S:14 no se usan
cuando la fuente o destino se define como
datos de punto (coma) flotante.

normal del programa, el valor original del
registro matemtico se restaura cuando la

Preface
B48
Fijo,
5/01
5/02 5/03 5/04
S:15L Configuracin
esttica
Direccin de nodo
Este valor de byte contiene la direccin de
nodo del procesador en la red DH-485 DH+.
Cada dispositivo en la red DH-485 debe tener
una direccin nica entre los valores
decimales de 031. Cada dispositivo en la red
DH+ debe tener una direccin nica entre los
valores decimales de 0163. Para cambiar la
direccin de nodo de un procesador, escriba
un valor entre 131 para DH-485 y 163 para
DH+ usando el monitor de datos o la funcin
de nodo del programador, luego desconecte y
vuelva a conectar la alimentacin elctrica al
procesador..
La direccin de nodo predeterminada de un
procesador es 1. La direccin de nodo
predeterminada de APS y el programador
HHT es 0. Para proporcionar proteccin de
tiempo de ejecucin contra la modificacin
accidental del monitor de datos de su
seleccin, programe este valor usando una
instruccin MVM incondicional. Use la
instruccin MOV en lugar de MVM si tambin
desea proteger la velocidad en baudios. El
ejemplo siguiente muestra la proteccin de
tiempo de ejecucin de la direccin de nodo 3.
MVM
MASKED MOVE
Source N7:100
Mask 00FF
Dest S:15
MOV
MOVE
Source 3
Dest N7:100

Cuando un comando de canal de
configuracin se recibe para el canal 1, la
direccin de nodo se sobrescribe con el valor
contenido en la configuracin de canal.

B49
Fijo,
5/01
5/02 5/03 5/04
S:15H Configuracin
estatica
Este valor de byte contiene un cdigo usado
para seleccionar la velocidad en baudios del
procesador en la red DH-485.
Los procesadores SLC 5/01 y fijos
proporcionan una velocidad en baudios de
19200 9600 solamente.
Los procesadores SLC 5/02 proporcionan
una velocidad en baudios de 19200, 9600,
2400 1200.
Los procesadores SLC 5/04 OS401
proporcionan una velocidad en baudios de
57.6, 115.2 y 230.4.
Para cambiar la velocidad en baudios del
valor predeterminado de 19200, use el
monitor de datos o la funcin de baudios del
programador. El procesador usa el cdigo 1
para 1200 baudios, cdigo 2 para 2400
baudios, cdigo 3 para 9600 baudios,
cdigo 4 para 19200 baudios, cdigo 11
para 57.6 baudios, cdigo 12 para 115.2
baudios y cdigo 13 para 230.4 baudios.
Ejemplo que muestra la proteccin de
tiempo de ejecucin de velocidad en
baudios de 19200 (cdigo 4):
S:15H es igual a 4
= 1024 decimal = 0400 hex
= 0000 0100 0000 0000 binario
MVM
MASKED MOVE
Source N7:100
Mask FF00
Dest S:15
MOV
MOVE
Source 1024
Dest N7:100

Preface
B50
Fijo,
5/01
5/02 5/03 5/04
S:15H
(cont.)
Ejemplo que muestra la proteccin de tiempo
de ejecucin para la velocidad en baudios de
19200 (cdigo 4) y la direccin de nodo 3:
S:15H es igual a 4 y S:15L es igual a 3
= 1027 decimal = 0403 hex = 0000 0100 0000
0011 bario
MOV
MOVE
Source 1027
Dest S:15
Cuando un comando de canal de
configuracin se recibe para el canal 1, la
velocidad en baudios se sobrescribe con el
valor contenido en la configuracin de canal.

S:16
y
S:17
Estado Prueba de un solo paso Inicie el paso en
Rengln/archivo
Estos registros indican el nmero de rengln
(palabra S:16) y archivo (palabra S:17)
ejecutable que el procesador ejecutar
prximamente cuando funcione en el modo de
prueba de un solo paso. Para habilitar esta
caracterstica, usted debe seleccionar la
opcin de prueba de un solo paso al momento
en que guarda el programa.
Estos valores se actualizan a la finalizacin de
cada rengln. Refirase a la palabra S:2/4
para obtener ms informacin. El dispositivo
de programacin interroga este valor y
proporcionar informacin de lnea de estado
de inicie el paso en archivo x, rengln y. No
existe ningn uso conocido para esta
caracterstica cuando es direccionada por el

Esta caracterstica se incorpora en los
procesadores SLC 5/03 y SLC 5/04. La
seleccin no es necesaria.

B51
Fijo,
5/01
5/02 5/03 5/04
S:18
y
S:19
Configuracin
de estado y
dinmica
Prueba de un solo paso Punto de
interrupcin Rengln/archivo
ejecutable delante del cual el procesador se
debe detener al ejecutar el modo de prueba de
un solo paso. Para habilitar esta
caracterstica, usted debe seleccionar la
opcin de prueba de un solo paso al momento
de guardar el programa.
Si los nmeros de rengln y archivo son 0, el
procesador pasar al prximo rengln
solamente; si no, el procesador continuar
hasta encontrar un rengln/archivo que sea
igual al valor S:18/S:19.
El procesador se detiene y pone a cero S:18 y
S:19 cuando encuentra una correspondencia
durante su permanencia en el modo de prueba
de un solo paso. El procesador funcionar
indefinidamente si no encuentra el final de
rengln/archivo que usted ha introducido.
Funciona hasta encontrar una igualdad, recibir
un cambio de modo o apagarse. Vea S:2/4.
El dispositivo de programacin interroga este
valor cuando proporcionar la informacin de
lnea de estado de termine el paso antes del
archivo x, rengln y. Tambin el dispositivo
de progamacin escribe este valor cuando le
da el comando establezca el rengln final.
No existe ningn uso conocido para esta
caracterstica cuando es direccionada por el

procesadores SLC 5/03 y SLC 5/04. La
seleccin no es necesaria.

Preface
B52
Fijo,
5/01
5/02 5/03 5/04
S:20
y
S:21
Estado Prueba Fallo/apagado Rengln/archivo
ejecutable que el procesador ejecut
ltimamente antes de ocurrir un error mayor o
apagado. Para habilitar esta caracterstica,
usted debe seleccionar la opcin de prueba de
un solo paso al momento de guardar el
programa. Puede usar estos registros para
describir con precisin el punto de ejecucin
del procesador a la ltima entrada en la rutina
de apagado o fallo. Esta funcin tambin est
activa en el modo de marcha REM. Vea S:2/4.
Ejemplo de aplicacin: Supongamos que el
programa contiene varias instrucciones TON.
TON T4:6 en el archivo 2, rengln 25, a veces
obtienen un valor preseleccionado negativo.
La recuperacin del fallo preseleccionado
negativo es posible colocando el valor
preseleccionado a 100 y volviendo a
establecer el temporizador.
Coloque el rengln siguiente en la rutina de
fallo para realizar lo anterior. El bit B3/0 est
enclavado como evidencia de que una
recuperacin de aplicacin ha sido iniciada.

procesadores SLC 5/03 y SLC 5/04. No es
necesiario seleccionarla.

MOV
MOVE
Source 100
Dest T4:6.PRE
EQU
EQUAL
Source A S:6
Source B 52
(RET)
(RES)
T4:6
(L)
B3
0
(U)
S:1
13
No. de archivo
El valor 52 es igual a 0034
hex. Este es el cdigo de
error para un valor
preseleccionado negativo del
temporizador.
EQU
EQUAL
Source A S:20
Source B 25
EQU
EQUAL
Source A S:21
Source B 2
No. de rengln
B53
Fijo,
5/01
5/02 5/03 5/04
S:22 Estado Tiempo de escn mximo observado
Esta palabra indica el intervalo mximo
observado entre escanes consecutivos.
Los escanes consecutivos se definen como
intervalos entre el archivo 2/rengln 0 y la
instruccin END, TND o REF. Este valor
indica, en incrementos de 10 ms, el tiempo
transcurrido en el ciclo de programa ms largo
del procesador. El procesador compara cada
valor del ltimo escn con el valor contenido
en S:22. Si el procesador determina que el
valor del ltimo escn es mayor que el valor
almacenado en S:22, el valor del ltimo escn
se escribe a S:22.
mximo observado es +0 a 10 ms. Por
ejemplo, el valor 9 indica que 8090 ms fueron
observados como el ciclo de programa ms
largo.
Interrogue este valor usando la funcin del
monitor de datos si usted tiene que determinar
o verificar el tiempo de escn ms largo del
ciclo de programa.
Nota: El escn de E/S, overhead del
procesador y servicio de comunicacin no se
incluyen en esta medicin.

El bit de seleccin del tiempo de escn
(S:33/13) determina la base de tiempo usada
para los tiempos de escn promedios y
mximos. Cuando se pone a cero, la
operacin es como se describe anteriormente.
Cuando se establece, la base de tiempo se
expresa en incrementos de 1 ms (en vez de
incrementos de 10 ms). Cuando S:33/13 se
establece, el valor de la resolucin del tiempo
de escn mximo observado es +0 a 1 ms.
Por ejemplo, el valor 9 indica que 8 a 9 ms
fueron observados como el ciclo de programa
ms largo.

Preface
B54
Fijo,
5/01
5/02 5/03 5/04
S:23 Estado Tiempo de escn promedio
Esta palabra indica un tiempo promedio
ponderado de ejecucin. El valor indica, en
incrementos de 10 ms, el tiempo transcurrido
en el ciclo de programa promedio del
procesador. Para cada escn t
:
Prom. = (prom. * 7) + escn
t

8
promedio es +0 a 10 ms. Por ejemplo, el
valor 2 indica que 10 a 20 ms fueron
calculados como el ciclo de programa
promedio.
Nota: El escn de E/S, overhead del
procesador y servicio de comunicacin no se
incluyen en esta medicin.

El bit de seleccin de tiempo de escn S:33/13
determina la base de tiempo usada para el
tiempo de escn promedio. Cuando se pone a
cero, la operacin es como se describe
anteriormente. Cuando se establece, la base
de tiempo se expresa en incrementos de 1 ms
(en vez de incrementos de 10 ms). Cuando
S:33/13 se establece, la resolucin del valor
de tiempo de escn promedio es +0 1 ms.
Por ejemplo, el valor 2 indica que 1 a 2 ms
fueron calculados como el ciclo de programa
promedio.

S:24 Configuracin
dinmica
Registro de ndice
Esta palabra indica el offset de elemento
usado en el direccionamiento indexado.
el valor original de este registro se restaura
cuando la ejecucin se reanuda.

normal del programa, el valor original de este
registro se restaura cuando la ejecucin se
reanuda.

B55
Fijo,
5/01
5/02 5/03 5/04
S:25
y
S:26
Estado Interrupcin de E/S pendiente
Estas dos palabras son mapeadas en bits a
las 30 ranuras de E/S. Los bits S:25/1 a
S:26/14 hacen referencia a las ranuras 130.
Los bits S:25/0 y S:26/14 estn reservadas.
El bit pendiente asociado con una ranura de
interrupcin se establece cuando el bit de
habilitacin de interrupcin de ranura de E/S
correspondiente se pone a cero al momento
de una peticin de interrupcin. Se pone a
cero cuando el bit de habilitacin de interrup-
cin de evento de E/S se establece o cuando
una instruccin RPI asociada se ejecuta.
El bit pendiente para la ejecucin de una
subrutina de interrupcin de E/S permanece
puesto a cero cuando la ISR es interrumpida
por una STI o rutina de fallo. De manera
semejante, el bit pendiente permanece puesto
a cero si el servicio de interrupcin se solicita
al momento en que una interrupcin de
prioridad mayor o igual se est ejecutando
(rutina de fallo, STI u otra ISR).
Las interrupciones de E/S se tratan en el

El bit pendiente asociado con una ranura de
interrupcin se establece cuando el bit de
habilitacin de interrupcin de ranura de E/S
se pone a cero al momento de una peticin de
interrupcin. Se pone a cero cuando el bit de
habilitacin de interrupcin de evento de E/S
correspondiente se establece o cuando una
instruccin RPI asociada se ejecuta. El bit
pendiente siempre ser establecido cuando el
servicio de interrupcin se solicita y el
procesador est ejecutando una interrupcin
de prioridad igual o mayor. La prioridad de
interrupcin no afecta el establecimiento de
estos bits.
Por ejemplo, durante la ejecucin de una
subrutina STI, la ranura 5 solicita una
interrupcin de evento de E/S. La STI la
ejecutar hasta el final; sin embargo, el bit de
ranura 6 pendiente (S:25/6) no se establecer
dentro de la ejecucin de la STI. Examine el
estado de estos bits dentro de las subrutinas
de interrupcin si la aplicacin requiere esta
informacin.

Preface
B56
Fijo,
5/01
5/02 5/03 5/04
S:27
y
S:28
Estado Interrupcin de E/S habilitada
Estas dos palabras son mapeadas con bits a
las 30 ranuras de E/S. Los bits S:27/1 a
S:28/14 corresponden a las ranuras 130.
Los bits S:27/0 y S:28/15 estn reservadas.
El valor predeterminado de cada bit es 1
(establecido). El bit de habilitacin asociado
con una ranura de interrupcin se debe
establecer cuando la interrupcin ocurre para
permitir que la ISR correspondiente se
ejecute. De lo contrario, la ISR no se
ejecutar y el bit de interrupcin de ranura de
E/S pendiente asociado no se establecer.
Los cambios efectuados a estos bits usando la
funcin del monitor de datos o instrucciones
de escalera que son distintas de IID o IIE
entran en vigencia en el siguiente final de
escn.

Configuracin
dinmica
Estos bits pueden ser
establecidos/restablecidos por el programa de
usuario, comms. o con la instruccin IIE o IID.
Los cambios efectuados a estos bits cuando la
funcin del monitor de datos de la terminal de
programacin o toda instruccin de escalera
entrarn en vigencia inmediatamente.

S:29 Configuracin
dinmica
Nmero de archivo de rutina de fallo de
usuario
Usted introduce un nmero de archivo de
programa (3255) que se debe usar en todos
los errores mayores recuperables y no
recuperables. Programe la lgica de escalera
de la rutina de fallo en el archivo que ha
especificado. Escriba un valor de 0 para
inhabilitar la rutina de fallo.
Para proporcionar proteccin contra la
modificacin accidental del monitor de datos
de la seleccin, programe una instruccin
MOV incondicional que contenga el nmero de
archivo de programa de la rutina de fallo a
S:29 o programe una instruccin CLR en S:29
para evitar la operacin de la rutina de fallo.
La rutina de fallo se trata en el captulo 11 de
este manual.

B57
Fijo,
5/01
5/02 5/03 5/04
S:30 Configuracin
dinmica
Interrupcin temporizada seleccionable
Punto de ajuste
Usted introduce la base de tiempo, en
dcimos de milisegundos, que se debe usar
en la interrupcin temporizada seleccionable.
La rutina STI se ejecuta segn el valor que
introduce. Escriba un valor de cero para
inhabilitar la STI.
MOV incondicional que contiene el valor de
punto de ajuste de la STI en S:30 o programe
una instruccin CLR en S:30 para evitar la
operacin STI.
Si la STI se inicia durante el modo de marcha
REM cargando los registros de estado, la
interrupcin comienza a temporizar a partir del
final del escn de programa en que los
registros de estado se cargaron.
Las interrupciones temporizadas
seleccionables se tratan en el captulo 11 de
este manual.

La base de tiempo del punto de ajuste STI
puede ser 10 ms 1 ms segn el valor del bit
de seleccin de punto de ajuste STI S:2/10.
Cuando se pone a cero, la operacin es como
se describe anteriormente. Cuando se
establece, la base de tiempo se expresa en
incrementos de 1 ms. La STE habilita la
instruccin STI y la STD la inhabilita.

S:31 Configuracin
dinmica
Nmero de archivo
programa (3255) que se debe usar como la
subrutina de interrupcin temporizada
seleccionable. Escriba un valor de 0 para
inhabilitar la STI.
MOV incondicional que contenga el valor de
nmero de archivo de la STI en S:31
programe una instruccin CLR en S:31 para
evitar la operacin STI.
Las interrupciones temporizadas
seleccionables se tratan en el captulo 11 de
este manual.

Preface
B58
Comp.,
5/01
5/02 5/03 5/04
S:32 Estado Ejecucin de interrupcin de E/S
Esta palabra indica el nmero de ranura del
mdulo de E/S especial que gener la
ejecucin actual de ISR. Este valor se borra
cuando la entrada en el modo ISR, marcha
REM se finaliza o al momento de encendido.
Usted puede interrogar esta palabra dentro de
la subrutina STRI o rutina de fallo si desea
saber si estas interrupciones de prioridad
mayor han interrumpido la ejecucin de una
ISR. Tambin puede usar este valor para
diferenciar la identidad de la ranura de
interrupcin al multiplexar dos o ms
interrupciones de mdulo de E/S especial a la
misma ISR.

Usted puede interrogar esta palabra dentro de
la subrutina DII si desea saber si estas
interrupciones de prioridad mayor han
interrumpido la ejecucin de ISR. Tambin
puede usar este valor para diferenciar la
identidad de la ranura de interrupcin al
multiplexar dos o ms interrupciones de
mdulo de E/S especial es a la misma ISR.

S:33/0 Estado Comando de entrada pendiente (canal 0)
Este bit se establece cuando el procesador
determina que otro nodo en la red de canal 0
ha solicitado informacin o ha proporcionado
un comando a dicho bit. Este bit puede ser
establecido en todo momento. Este bit se
pone a cero cuando el procesador da servicio
a la peticin (o comando).

S:33/1 Estado Respuesta de mensaje pendiente (canal 0)
Este bit se establece cuando otro nodo en la
red de canal 0 ha proporcionado la
informacin que usted ha solicitado en la
instruccin MSG del procesador. Este bit se
pone a cero cuando el procesador almacena
la informacin y actualiza la instruccin MSG.

B59
Comp.,
5/01
5/02 5/03 5/04
S:33/2 Estado Comando de mensaje saliente pendiente
(canal 0)
Este bit se establece cuando uno o ms
mensajes de canal 0 en el programa se
habilitan y esperan, pero no se transmite
ningn mensaje en ese momento. En cuanto
comienza la transmisin de un mensaje, el bit
se pone a cero. Despus de la transmisin, el
bit se vuelve a establecer si hay ms
mensajes esperando o permanece puesto a
cero si no hay ms mensajes esperando.

S:33/3 Estado Estado de seleccin (canal 0)
Cuando se restablece, este bit indica que el
puerto de comunicacin de canal 0 est en el
modo de sistema (modo DF1). Cuando es
establecido, este bit indica que el canal 0 est
en el modo de usuario (modo ASCII). Use la
utilidad de configuracin de canal de los
dispositivos de programacin para cambiar
esta seleccin.

S:33/4 Estado Comunicaciones activas (canal 0)
cuando por lo menos un nodo ms est activo
en el canal 0. De lo contrario, el bit
permanece puesto a cero.

Preface
B60
Fijo,
5/01
5/02 5/03 5/04
S:33/5 Configuracin
dinmica
Seleccin de servicio de comunicaciones
(canal 0)
Cuando es establecido, solamente una
peticin/comando de comunicacin de canal 0
recibe servicio segn la instruccin END, TND,
REF o SVC. Cuando se pone a cero, todas
las peticiones/comandos de comunicacin
entrantes o salientes, que pueden recibir
servicio, lo reciben segn la instruccin END,
TND REF o SVC.
Una peticin/comando de comunicacin
consiste en un comando entrante de canal 0,
respuesta de mensaje de canal 0 comando
de mensaje saliente de canal 0. Refirase a
las palabras S:33/0, S:33/1, S:33/2 y S:33/6
para obtener ms informacin.
Nota: Cuando se pone a cero, la
transferencia de comunicacin se incrementa.
El tiempo de escn tambin se incrementa si
varios comandos/peticiones de comunicacin
se reciben en el mismo escn.
funcin del monitor de datos para establecer y
proteccin contra la modificacin accidental
del monitor de datos de la seleccin, programe
una instruccin OTL incondicional en la
direccin S:33/5 para asegurar la operacin de
una peticin/comando o programe una
instruccin OTU incondicional en la direccin
S:33/5 para asegurar la operacin de
peticiones/comandos mltiples. Como
alternativa, el programa puede cambiar el
estado de este bit usando la lgica de esclera
si la aplicacin requiere la seleccin dinmica
de esta funcin.

S:33/6 Configuracin
dinmica
Seleccin de servicio de mensaje (canal 0)
Este bit solamente es vlido cuando la
seleccin de servicio de comunicaciones
(S:33/5) del canal 0 se borran (lo cual
selecciona todos los comandos de servicio).
Cuando S:33/6 se establece y S:33/5 se pone
a cero, todas las instrucciones MSG salientes
de canal 0 reciben servicio segn la
instruccin END, TND, SVC o REF. De lo
contrarior, solamente un comando o respuesta
MSG saliente de canal 0 recibir servicio
segn la instruccin END, TND, SVC o REF.

B61
Comp.,
5/01
5/02 5/03 5/04
S:33/7 Configuracin
dinmica
Seleccin de servicio de mensaje (canal 1)
Este bit solamente es vlido cuando el bit de
seleccin de servicio de comunicaciones (S:2/15)
del canal 1 se pone a cero (el cual selecciona los
comandos de servicio total). Cuando S:33/7 es
establecido y S:2/15 est puesto a cero, todas las
instrucciones MSG de canal 1 salientes reciben
servicio segn la instruccin END, TND, SVC o
REF. De lo contrario, solamente un comando o
respuesta MSG de canal 1 saliente recibe servi-
cio segn la instruccin END, TND, SVC o REF.

S:33/8 Configuracin
esttica
Bit de control de latencia de interrupcin
Cuando se establece, la latencia de interrupcin
ocurre para interrupciones de usuario (DII, STI y
evento de E/S). Esto significa que cuando
ocurre una interrupcin, se le garantiza estar en
el rengln 0 de la subrutina de interrupcin
dentro del perodo de latencia de interrupcin
declarado (siempre que una interrupcin de
prioridad igual o mayor se est ejecutando).
Usted debe seleccionarlo al guardar el
programa. Refirase al apndice B en el Manual
de usuario de software de programacin
avanzada, publicacin 1747-6.4ES para obtener
informacin acerca de cmo calcular la latencia
de interrupcin.
Cuando se pone a cero, las interrupciones de
usuario solamente pueden interrumpir el
procesador a puntos predefinidos de ejecucin
en el ciclo de programa de usuario. La
latencia de interrupcin se define como el
perodo de tiempo ms largo que puede
transcurrir entre dos puntos predefinidos.
Cuando S:33/8 se pone a cero, usted debe
analizar cada programa de usuario. El bit se
pone a cero predeterminadamente.
Los puntos siguientes son los nicos puntos
en que se permite que las subrutinas de
interrupcin de usuario se ejecuten cuando
S:33/8 se pone a cero:
al inicio de cada rengln
despus de dar servicio a la comunicacin
entre ranuras durante la actualizacin de la
imagen de entrada o salida o cualquier
tarjeta de E/S especial

S:33/9 Estado Bit de alternador de escn
Este bit se pone a cero al momento de entrar
en el modo de MARCHA. Este bit cambia de
estado durante cada ejecucin de una
instruccin END, TND o REF. Use este bit en
el programa de usuario para aplicaciones tal
como la ejeucin de subrutina de multiplex.

Preface
B62
Comp.,
5/01
5/02 5/03 5/04
S:33/10 Configuracin
dinmica
Bit de reconfiguracin de interrupcin de
entrada discreta
Establezca este bit con el programa de
usuario o la terminal de programacin para
causar que la funcin DII se reconfigure en la
prxima ocurrencia de interrupcin o al final de
cada escn (END, TND o REF). Este bit se
aplica a la salida de DII ISR, rutina de fallo,
STI ISR o ISR de evento.
Lo siguiente ocurre cuando la DII se
reconfigura:
1. El acumulador DII se borra (S:52).
2. Los parmetros DII ubicados en las
palabras S:46 a S:50 se aplican.
3. El bit de reconfiguracin DII est puesto a
cero por el procesador.
Por ejemplo, use la estructura de escalera
siguiente para provocar una reconfiguracin
DII desde el archivo de escalera principal cada
vez que la entrada 0 se desconecte y se
vuelva a conectar.
[OSR]
B3/0
] [
I:1/0
(L)
S:33/10
Use la estructura de escalera siguiente para
provocar una reconfiguracin DII desde una
subrutina basada en evento. La subrutina se
ejecuta solamente una vez, cada vez que es
posible la reconfiguracin DII.
] [
I:1/0
(L)
S:33/10

B63
Comp.,
5/01
5/02 5/03 5/04
S:33/11 y
S:33/12
Estado Estado de edicin en lnea
Estos dos bits representan los cuatro estados
de edicin en lnea posibles:
Bit 12 Bit 11 Estado de
edicin
en lnea
0 0 No existen
ediciones en
lnea
0 1 La edicin
en lnea
inhabilitada
1 1 Prueba de
ediciones
en lnea
1 0 no usado
Examine el estado de estos bits con el
programa de usuario para contar el nmero
de sesiones de edicin en lnea, indicar una
alarma o colocar la aplicacin en un estado
especial diseado para sesiones de edicin
en lnea.

esttica
Seleccin de base de tiempo del tiempo de
escn
Este bit determina la base de tiempo usada para
promediar el tiempo de escn (S:23) y el tiempo
de escn mximo (S:22). Cuando se pone a
cero, el valor contenido en los tiempos de escn
promedio y mximo representan el nmero de
incrementos de 10 ms que han ocurrido.
Cuando se establece, el valor contenido en los
tiempos de escn promedio y mximo represen-
tan el nmero de incrementos de 1 ms que han
ocurrido. Este valor se borra predetermina-
damente (base de tiempo de 10 ms).

Preface
B64
Comp.,
5/01
5/02 5/03 5/04
dinmica
Bit de control DTR (canal 0)
Este bit se usa para habilitar el discado DTR.
Cuando se pone a cero, la seal DTR de canal
0 (pin 4) es controlada directamente por el
variador de comunicacin estndar. Cuando
se establece, se puede efectuar el discado
DTR escribiendo a S:33/15, bit de forzados
DTR.
El bit S:33/14 se examina y se aplica al final
de cada escn (END, TND o REF). Cuando
est en el modo de programa, suspensin o
fallo, DTR est habilitado y permanece
habilitado hasta que una secuencia de
desconexin automtica sea detectada por el
controlador de comunicacin.
Una desconexin automtica ocurre si el
controlador de comunicacin detecta que la
seal CD de canal 0 (pin 1) ha estado ausente
durante ms de 10 segundos o si la seal
DSR de canal 0 (pin 6) se ha inhabilitado.
Refirase al bit de mdem perdido de canal 0
S:5/14 para obtener ms informacin.
Durante una desconexin automtica, el
variador de comunicacin estndar mantiene
el DTR inhabilitado hasta que se habilite la
seal DSR de canal 0 transcurran 5
segundos.
Notea Cuando el canal 0 est configurado
para DH485, S;33/14 se debe poner a cero
para un funcionamiento adecuado.

dinmica
Bit de forzados DTR (canal 0)
Este bit se usa para forzar el pin DTR alto o
bajo. Cuando S:33/14 se establece, la seal
DTR de canal 0 (pin 4) se aplica al final de
cada escn (END, TND o REF) usando el
estado de S:33/15. Cuando S:33/14 se pone
a cero, este bit no afecta DTR.
Cuando S:33/15 se establece, DTR es forzado
alto. Cuando se pone a cero (predeterminado),
DTR es forzado bajo. Cuando est en el modo
de prueba REM o marcha REM, este bit se
aplica solamente al final de escn (END, TND o
REF). Cuando est en el modo de programa,
suspensin o fallo (o al momento de encendido),
DTR se establece a menos que el controlador
de comunicacin est efectuando una
desconexin automtica.

B65
Comp.,
5/01
5/02 5/03 5/04
S:34/0 Configuracin
esttica
Bit de transferencia de DH+ a DH-485
inhabilitada
Este bit proporciona la capacidad de transferir
paquetes recibidos entre canales. Cuando se
establece, el procesador no tiene capacidad
para la transferencia. Cuando se restablece,
el procesador permite que los paquetes se
transfieran de un canal a otro. El canal 0
(RS-232) se debe configurar para el protocolo
DH-485. Solamente los paquetes que
contienen la capa de red de Internet y cuya
identidad de vnculo de destino es igual al
especificado para el canal opuesto sern
transferidos. El valor predeterminado es el
restablecimiento.
La identidad del vnculo predeterminado para
el canal 0 es uno. La identidad del vnculo
predeterminado para el canal 1 es dos.
S:34/1 Configuracin
esttica
Bit de habilitacin de tabla de nodo activo DH+
Este bit habilita el procesamiento de la tabla
de nodo activo DH+. Cuando se establece, la
tabla de nodo activo DH+ se procesa. Cuando
se pone a cero, la tabla de nodo activo DH+
no se procesa. El valor predeterminado es
puesto a cero.
Este bit es evaluado durante cada entrada en
el modo de marcha REM. Note que el
procesador actualiza las palabras de estado
individuales S:83 a S:86.
S:34/2 Configuracin
dinmica
Bit de habilitacin del indicador matemtico
de punto (coma) flotante
Este bit inhabilita el procesamiento de
indicadores matemticos cuando se usa el punto
(coma) flotante matemtico (F8:). Los
indicadores matemticos afectados son overflow
(S:0/1), cero (S:0/2), signo (S:0/3) y el bit de
interrupcin por overflow de error menor (S:5/0).
Cuando el bit se pone a cero, los indicadores
matemticos se procesan. Cuando el bit se
establece, los indicadores matemticos son
borrados excepto por el bit de interrupcin por
overflow de error menor, el cual permanece en
su ltimo estado. El indicador de acarreo (S:0/0)
est reservado para uso interno durante todas
las operaciones de punto (coma) flotante. El
valor predeterminado es puesto a cero.
Las instrucciones afectadas por el punto
(coma) flotante incluyen ADD, SUB, MUL, DIV,
NEG, SQR y MOV. El establecer este bit
reduce los tiempos de ejecucin de las
instrucciones anteriores. Este bit es evaluado
durante la ejecucin de cada instruccin.

Preface
B66
Comp.,
5/01
5/02 5/03 5/04
S:34/3 Configuracin
dinmica
Bit de habilitacin de transmisin de palabra
de estado global (SLC 5/04 OS401 solamente)
Cuando este bit se establece, la palabra de
estado global a S:99 se transmite con cada
paso de testigo DH+. Cuando se pone a cero,
el testigo se pasa sin la palabra de estado
global.
S:34/4 Configuracin
dinmica
Bit de habilitacin de recepcin de palabra de
estado global (SLC 5/04 OS401 solamente)
Cuando este bit se establece, el procesador
recolecta la palabra de estado global
transmitida por otros dispositivos en la red
DH+ y la almacena en el archivo de estado
global (S:100S:163). Cuando se pone a
cero, el procesador no hace caso de la
informacin de estado global proveniente de
otros dispositivos en la red.
S:34/5 Configuracin
dinmica
Bit de transferencia de DF1 a DH+ habilitada
(SLC 5/04 OS401 solamente)
Cuando este bit se establece, la operacin de
transferencia se habilita entre el canal 0 y el
canal 1. El canal 0 se debe configurar para el
protocolo de full duplex DF1.
S:35 Estado Tiempo del ltimo escn de 1 ms

El valor de esta palabra le informa cunto
tiempo ha transcurrido durante un ciclo de
programa. Un ciclo de programa incluye el
programa de escalera, limpieza, escn de
E/S y servicio al puerto de comunicacin.
Este valor de palabra es actualizado por el
procesador solamente una vez durante cada
escn inmediatamente antes de la ejecucin
del rengln 0, archivo 2 (o al retorno de una
instruccin REF).

S:36/0 a
S:36/7
NA Reservado

B67
Comp.,
5/01
5/02 5/03 5/04
S:36/8 Estado DII perdido
Este bit se establece cuando ocurre una
interrupcin DII y el bit de DII pendiente
(S:2/11) tambin se establece. Cuando esto
ocurre, se le comunica que una interrupcin
DII ha sido perdida. Por ejemplo, la
interrupcin se perdi debido a que una
interrupcin previa ya estaba pendiente y
esperando la ejecucin. Examine este bit en
el programa de usuario y tome la accin ms
adecuada si la aplicacin no puede tolerar
esta condicin. Luego, ponga a cero este bit
con el programa de usuario como preparacin
para la prxima ocurrencia posible de este
error.

S:36/9 Estado STI perdido
Este bit se establece cuando una interrupcin
STI ocurre y el bit de STI pendiente (S:2/0)
tambin se establezca. Cuando esto ocurre,
se le comunica que una interrupcin STI ha
sido perdida. Por ejemplo, la interrupcin se
perdi debido a que una interrupcin previa ya
estaba pendiente y esperando la ejecucin.
Examine este bit en el programa de usuario y
tome la accin ms adecuada si la aplicacin
no puede tolerar esta condicin. Luego,
ponga a cero este bit con el programa de
usuario como preparacin para la prxima
ocurrencia posible de este error.

S:36/10 Estado Proteccin de sobrescritura del archivo de
datos del mdulo de memoria
Use este bit para determinar la validez de
datos retentivos despus de la transferencia
del mdulo de memoria. Este bit siempre se
establece ccuando una transferencia del
mdulo de memoria hacia el procesador
ocurre con la proteccin de sobrescritura del
archivo de datos seleccionada y los archivos
protegidos se sobrescriben. Los archivos
protegidos son sobrescritos cuando un
programa de mdulo de memoria no coincide
con el programa del procesador al momento
de la transferencia. Este bit no est puesto a
cero por el procesador.

Preface
B68
Comp.,
5/01
5/02 5/03 5/04
S:36/11 a
S:36/15
NA Reservado para errores menores
adicionales.

S:37 Configuracin
dinmica
Reloj/ao calendario
Este valor contiene el valor del ao en el
reloj/calendario. El lmite vlido es 065535.
Para inhabilitar el reloj/calendario, escriba cero
a todas las palabras de reloj/calendario (S:37
a S:42).

S:38 Configuracin
dinmica
Reloj/calendario de mes
Este valor contiene el valor del mes del
Para inhabilitar el reloj/calendario, escriba
ceros a todas las palabras del reloj o
calendario (S:37 a S:41). Enero es igual al
valor de 1.

S:39 Configuracin
dinmica
Reloj/calendario de da
Este valor contiene el valor de da del
ceros a todas las palabras de reloj o
calendario (S:37 a S:41). El primer da del
mes es igual al valor de 1.

S:40 Configuracin
dinmica
Reloj/calendario de horas
Este valor contiene el valor de hora del
calendario (S:37 a S:41). Las 0000 horas
equivalen al valor de 0.

S:41 Configuracin
dinmica
Reloj/calendario de minutos
Este valor contiene el valor de minuto del
calendario (S:37 a S:41).

S:42 Configuracin
dinmica
Reloj/calendario de segundos
Este valor contiene el valor de segundos el
Para inhabilitar el reloj/calendario, escriba cero
a todas las palabras de reloj o calendario
(S:37 a S:41).

B69
Comp.,
5/01
5/02 5/03 5/04
S:43
S:44
S:45
Estado Interrupcin temporizada seleccionable
Temporizador de 10 s
Interrupcin de evento de E/S
Temporizador de 10 s
Interrupcin de entrada discreta
Temporizador 10 s
Este valor de 16 bits es de marcha libre y se
usa para medir la cantidad de tiempo que
transcurre entre las ejecuciones consecutivas
de subrutina de interrupcin (en incrementos
de 10 s). Este valor se actualiza a cada
entrada en la subrutina de interrupcin. El
temporizador de 10 s indica que el tiempo
mximo que puede transcurrir entre dos
interrupciones sin invalidar una medicin de
tiempo es 0.32767 segundos.
(16 bits con signo 10 s = 32767
.00001 = 0.32767 segundos)
El temporizador de 10 s es comn a la
interrupcin STI, la interrupcin de E/S de
evento y la interrupcin DII.

S:46 Configuracin
dinmica
Interrupcin de entrada discreta Nmero
de archivo
programa (3255) que se debe usar como la
subrutina de interrupcin de entrada discreta.
Escriba un valor de 0 para inhabilitar la
funcin. Este valor se aplica durante la
deteccin de un bit de reconfiguracin DII,
cada salida de DII ISR y cada final de escn
(END, TND o REF).
A fin de proporcionar proteccin contra la
nmero de archivo de la DII en S:46
programe una instruccin CLR en S:46 para
evitar la operacin DII.

Preface
B70
Fijo,
5/01
5/02 5/03 5/04
S:47 Configuracin
dinmica
nterrupcin de entrada discreta Nmero de
ranura
Usted introduce el nmero de ranura (130)
que contiene el mdulo de E/S discretas que
se deben usar como la ranura de interrupcin
de entrada discreta. El procesador estar con
fallo si la ranura est vaca o contiene un
mdulo de E/S no discretas. Por ejemplo, un
mdulo analgico causa que ocurra un fallo de
procesador. Este bit se aplica al momento de
deteccin del bit de reconfiguracin DII.
Este valor se aplica solamente al momento de
ejecucin de la funcin de reconfiguracin DII
(estableciendo el bit S:33/10 a la entrada en
el modo de marcha REM con el bit de
habilitacin DII S:2/12 establecido).
A fin de proprocionar proteccin contra la
de su seleccin, programe una instruccin
nmero de ranura de la DII en S:47.

S:48 Configuracin
dinmica
Interrupcin de entrada discreta Mscara
de bit
Usted introduce un valor mapeado con bits
que corresponde a los bits que desea
monitorizar en el mdulo de E/S discretas.
Solamente los bits 0 a 7 se usan en la funcin
DII. El establecer un bit indica que usted
desea incluir el bit en la comparacin de la
transicin de bit del mdulo de E/S discretas al
valor de comparacin DII (S:49). El poner a
cero el bit indica que el estado de transicin
del bit en cuestin constituye un bit de no
importa. Este valor se aplica al momento de
cada salida de DII ISR y al final de cada escn
(END, TND o REF).
mscara de bit de la DII en S:48.

B71
Fijo,
5/01
5/02 5/03 5/04
S:49 Configuracin
dinamica
Interrupcin de entrada de comparacin
Valor de comparacin
Usted introduce un valor mapeado con bits
que corresponde a las transiciones de bit que
deben ocurrir en la tarjeta de E/S discretas
para que ocurra un conteo o interrupcin.
Solamente los bits 0 a 7 se usan en la funcin
DII. El establecer un bit indica que el bit debe
hacer la transicin de 0 a 1 para cumplir con la
condicin de comparacin para dicho bit. El
poner a cero el bit indica que el bit debe hacer
la transicin de 1 a 0 para cumplir con la
condicin de comparacin para dicho bit. Una
interrupcin o conteo se genera al momento
de transicin del ltimo bit del valor de
comparacin. Este valor se aplica a la
cada salida de DII ISR y cada final de escn
(END, TND o REF).
comparacin de la DII en S:49.

S:50 Configuracin
dinmica
Interrupcin de entrada discreta Valor
preseleccionado
Cuando este valor es igual a 0 1, una
interrupcin es generada cada vez que se
satisfacen las palabras especificadas S:48 y
S:49. Cuando este valor est entre 2 y 32767,
un conteo ocurrir cada vez que la
comparacin de bit se satisfaga. Una
interrupcin ser generada cuando el valor de
acumulador alcance 1 exceda el valor
preseleccionado. Este valor se aplica al
momento de deteccin del bit de
reconfiguracin DII, cada salida de DII ISR y al
final de cada escn (END, TND o REF).
MOV incondicional que contenga el valor
preseleccionado de la DII en S:50..

Preface
B72
Fijo,
5/01
5/02 5/03 5/04
S:51 Estado Interrupcin de entrada discreta Mscara
de retorno
La mscara de retorno se actualiza inmediata-
mente antes de la entrada en la subrutina DII.
Este valor contiene el mapa con bits de las
transiciones de bits que causaron la interrup-
cin. El bit se establece si se apareci en la
lista de transiciones de bits que causaron la
interrupcin (especificado para transicin en
las comparaciones S:48 y S:49). El bit se
pone a cero si se enmascar. Este valor es
borrado por el procesador al momento de salir
de la subrutina DII.
Use este valor para validar las transiciones de
interrupcin. O bien, cuando reconfigure
(secuencie) dinmicamente la DII, usted puede
usar este valor dentro de la subrutina DII para
facilitar determinar o validar su posicin en la
secuencia.

S:52 Estado Interrupcin de entrada discreta
Acumulador
El acumulador DII contiene el nmero de
conteos que han ocurrido (vea S:50). Cuando
un conteo ocurre y el acumulador es mayor o
igual que el valor preseleccionado, una
interrupcin DII se genera.

S:53 y S:54 NA Reservado

S:55 Estado Ultimo tiempo de escn de interrupcin de
entrada discreta
tiempo transcurrida durante la subrutina DII
ms reciente. La resolucin de este valor es
+0 a 1 ms.

S:56 Estado Tiempo de escn de entrada discreta
mximo observado
tiempo mximo transcurrido durante una
ejecucin de subrutina DII. El procesador
compara cada valor de ltimo escn DII (S:55)
al valor de scn DII mximo contenido en
S:56. Si el procesador determina que el valor
del ltimo escn DII es mayor que el valor
almacenado en S:56, el valor del ltimo escn
(S:55) se escribe a S:56, el cual as se
convierte en el nuevo tiempo de escn DII
mximo. La resolucin de este valor es +0 a
1 ms.
Interrogue este valor usando una funcin del
monitor de datos del dispositivo de
programacin si necesita determinar o verificar
el tiempo de escn ms extenso del programa.

B73
Fijo,
5/01
5/02 5/03 5/04
S:57 Estado Nmero de catlogo del sistema de operacin
Indica el nmero de catlogo del sistema de
operacin. Por ejemplo, el valor de 300 indica
el sistema de operacin -OS300, el valor de
301 indica -OS301.

S:58 Estado Serie del sistema de operacin
Indica la serie del sistema de operacin. Por
ejemplo, el valor de 0 indica una serie A y el
valor de 1 indica una serie B.

S:59 Estado FRN del sistema de operacin
Indica el nmero de versin de firmware del
sistema de operacin. Por ejemplo, el valor
de 1 indica FRN1 y el valor de 2 indica FRN2.

S:60 Estado Nmero de catlogo del procesador
Indica el nmero de catlogo del procesador.
Por ejemplo, el valor de 523 indica -L532 y el
valor de 534 indica -L534.

S:61 Estado Serie del procesador
Indica la serie del procesador. Por ejemplo, el
valor de 0 indica la serie A y el valor de 1
indica la serie B.

S:62 Estado Revisin del procesador
Indica la revisin del procesador. Por ejemplo,
el valor de 1 indica REV1 y el valor de 2 indica
REV2.

S:63 Estado Tipo de programa de usuario
Indica el dispositivo de programacin que cre
el programa de usuario.

S:64 Estado Indice de funcionabilidad del programa de
usuario
Indica el nivel de funcionabilidad contenido en
un tipo de programa determinado.

S:65 Estado Tamao de RAM de usuario
Indica el tamao de NVRAM en palabras de
instruccin. Por ejemplo, el valor 64 es igual a
palabras de instruccin de 64 K de NVRAM.
(Se aplica a los procesadores SLC 5/03
OS302 y SLC 5/04 OS401.)

S:66 Estado Tamao de Flash EEPROM
Indica el tamao de memoria del sistema
operativo en miles (K) de palabras de 16 bits.
Por ejemplo, el valor de 128 es igual a 128 K
palabras de memoria.

Preface
B74
Fijo,
5/01
5/02 5/03 5/04
S:67 y S:68 Estado Canal 0 de nodos activos DH-485

S:69 a S:82 NA Tabla de nodo activo de half duplex DF1

S:83 a S:86 Estado Canal 1 de nodos activos DH+
Estas 4 palabras son mapeadas con bits para
representar los 64 nodos posibles en una red
DH+. S:83 a S:86/15 representan direcciones de
nodo 063 (077 octal). Estos bits son
establecidos por el procesador cuando existe un
nodo en la red DH+ a la cual est conectado el
procesador. Estos bits se ponen a cero cuando
un nodo no est presente en la red.
Note que S:34/1 se debe establecer a fin que
las palabras anteriores funcionen.
S:87 a S:96 NA Reservado

S:97 a S: 98 NA Reservado (se aplica los procesadores SLC
5/04 OS401)
S:99 Configuracin
dinmica
Palabra de estado global (SLC 5/04 OS401
solamente)
Los datos colocados en esta ubicacin de
memoria se transmiten como la palabra de
estado global del procesador y se envan a
todos los otros dispositivos en la red DH+
cada vez que el procesador pasa el testigo
DH+.
S:100 a
S:163
Configuracin
esttica
Archivo de estado global (SLC 5/04 OS401
solamente)
Cuando un procesador pasa el testigo DH+ al
prximo nodo, tambin enva una palabra de 16
bits llamada la palabra de estado global (S:99 y
posteriores). Todos los nodos en la red leen la
palabra de estado global transmitida por cada
procesador y guardan la palabra en memoria.
Cada procesador tiene una tabla (archivo de
estado global) en memoria donde se
almacenan las palabras de estado global de los
otros procesadores. Esta tabla se actualiza
completamente durante cada rotacin de
testigo. (Ejemplo: La palabra desde el nodo x
se coloca en S:100 + x.)
Usted puede usar el archivo de estado global
como mensaje de difusin de alta velocidad
para el paso de estado y sincronizacin de los
procesadores.
Uso de memoria y tiempos de ejecucion de instruccion

C1
C Uso de memoria y tiempos de
ejecucin de instruccin
Este apndice proporciona:
palabras de instruccin y tiempos de ejecucin de instruccin para los
palabras de instruccin y tiempos de ejecucin de instruccin para los
procesadores compactos, SLC 5/01, SLC 5/02, SLC 5/03 y SLC 5/04
ejemplos de cmo estimar el uso total de memoria del sistema para los
controladores MicroLogix 1000 y todos los procesadores SLC
Si usted desear usar:
Vea la
pgina:
Los controladores MicroLogix 1000 C2
El procesador compacto o
SLC 5/01
C9
El procesador SLC 5/02 C15
Preface
C2
Tiempos de ejecucin de instruccin y uso de memoria
de instruccin
La tabla siguiente lista los tiempos de ejecucin y uso de memoria para las
instrucciones del controlador MicroLogix 1000. Toda instruccin que tome ms de
15 s (tiempo de ejecucin verdadero o falso) para ejecutarse, crea una encuesta
para las interrupciones de usuario.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ADD 6.78 33.09 1.50 Aadir Matemtica
AND 6.78 34.00 1.50 Y Manejo de datos
BSL 19.80
53.71 + 5.24 x
valor de posicin
2.00
Desplazamiento
de bit a la izq.
Especfica a la
aplicacin
BSR 19.80
53.34 + 3.98 x
valor de posicin
2.00
Desplazamiento
de bit a la der.
Especfica a la
aplicacin
CLR 4.25 20.80 1.00 Borrar Matemtica
COP 6.60 27.31 + 5.06/pal. 1.50 Copia de archivo Manejo de datos
CTD 27.22 32.19 1.00 Conteo regresivo Bsica
CTU 26.67 29.84 1.00 Conteo progresivo Bsica
DCD 6.78 27.67 1.50
Descodificar 4 a 1
de 16
Manejo de datos
DDV 6.78 157.06 1.00 Divisin doble Matemtica
DIV 6.78 147.87 1.50 Divisin Matemtica
ENC 6.78 54.80 1.50
Codificar (encode)
1 a 16 de 4
Manejo de datos
EQU 6.60 21.52 1.50 Igual Comparativa
FFL 33.67 61.13 1.50 Carga FIFO Manejo de datos
FFU 34.90
73.78 + 4.34 x
valor de posicin
1.50 Descarga FIFO Manejo de datos
FLL 6.60 26.86 + 3.62/pal. 1.50 Llenar el archivo Manejo de datos
FRD 5.52 56.88 1.00 Convertir de BCD Manejo de datos
GEQ 6.60 23.60 1.50 Mayor o igual que Comparativa
C3
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
GRT 6.60 23.60 1.50 Mayor que Comparacin
HSC 21.00 21.00 1.00
Contador de alta
velocidad
Contador de alta
velocidad
HSD 7.00 8.00 1.25
Inhab. de interrup-
cin de contador
de alta velocidad
Contador de alta
velocidad
HSE 7.00 10.00 1.25
Hab. de interrup-
cin de contador
de alta velocidad
Contador de alta
velocidad
HSL 7.00 66.00 1.50
Carga de contador
de alta velocidad
Contador de alta
velocidad
IIM 6.78 35.72 1.50
Entrada inmediata
con mscara
Control de flujo de
programa
INT 0.99 1.45 0.50
Subrutina de
interrupcin
Especfico a la
aplicacin
IOM 6.78 41.59 1.50
Salida inmediata
con mscara
Control de flujo de
programa
JMP 6.78 9.04 1.00 Saltar a etiqueta
Control de flujo de
programa
JSR 4.25 22.24 1.00 Saltar a subrutina
Control de flujo de
programa
LBL 0.99 1.45 0.50 Etiqueta
Control de flujo de
programa
LEQ 6.60 23.60 1.50 Menor o igual que Comparativa
LES 6.60 23.60 1.50 Menor que Comparativa
LIM 7.69 36.93 1.50 Prueba lm Comparativa
LFL 33.67 61.13 1.50 Carga LIFO Manejo de datos
LFU 35.08 64.20 1.50 Descarga LIFO Manejo de datos
MCR 4.07 3.98 0.50
Restablecimiento
control maestro
Control de flujo de
programa
MEQ 7.69 28.39 1.50
Comparacin con
mscara para
igual
Comparativa
MOV 6.78 25.05 1.50 Mover Manejo de datos
MUL 6.78 57.96 1.50 Multiplicacin Matemtica
Preface
C4
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
MVM 6.78 33.28 1.50
Mover con
mscara
Manejo de datos
NEG 6.78 29.48 1.50 Cambio de signo Manejo de datos
NEQ 6.60 21.52 1.50 Diferente Comparativa
NOT 6.78 28.21 1.00 No Manejo de datos
OR 6.78 33.68 1.50 O Manejo de datos
OSR 11.48 13.02 1.00
Un frente
ascendente
Bsica
OTE 4.43 4.43 0.75 Activacin de salida Bsica
OTE
(contador de alta
velocidad)
7.00 12.00 0.75
Actual. de acum.
de imagen de
contador alta vel.
Contador de alta
velocidad
OTL 3.16 4.97 0.75 Enclav. de salida Bsica
OTU 3.16 4.97 0.75 Desenclav. salida Bsica
RAC 6.00 56.00 1.00
Acumulador de
restab. de contador
de alta vel.
Contador de alta
velocidad
RES (tempo-
rizador/ contador)
4.25 15.19 1.00 Restablecimiento Bsica
RES (contador de
alta velocidad)
6.00 51.00 1.00
Restabl. del conta-
dor de alta vel.
Contador de alta
velocidad
RET 3.16 31.11 0.50
Retorno de
subrutina
Control de flujo de
programa
RTO 27.49 38.34 1.00
Temporizador
retentivo
Bsica
SBR 0.99 1.45 0.50 Subrutina
Control de flujo de
programa
SCL 6.78 169.18 1.75 Escalar datos Matemtica
SQC 27.40 60.52 2.00
Secuenciador de
comparacin
Especfica a la
aplicacin
SQL 28.12 53.41 2.00 Carga sec.
Especfica a la
aplicacin
SQO 27.40 60.52 2.00
Secuenciador de
salida
Especfica a la
aplicacin
SQR 6.78 71.25 1.25 Raz cuadrada Matemtica
C5
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
STD 3.16 6.69 0.50 Desactivar STI
Especfica a la
aplicacin
STE 3.16 10.13 0.50 Activar STI
Especfica a la
aplicacin
STS 6.78 24.59 1.25 Comenzar STI
Especfica a la
aplicacin
SUB 6.78 33.52 1.50 Resta Matemtica
SUS 7.87 10.85 1.50 Suspend
Control de flujo de
programa
TND 3.16 7.78 0.50 Fin temporal
Control de flujo de
programa
TOD 6.78 49.64 1.00 Convertir a BCD Manejo de datos
TOF 31.65 39.42 1.00
Temporizador a la
desconexin
Bsica
TON 30.38 38.34 1.00
Temporizador a la
conexin
Bsica
XIC 1.72 1.54 0.75
Examina si
cerrado
Bsica
XIO 1.72 1.54 0.75 Examina si abierto Bsica
XOR 6.92 33.64 1.50
Operacin O
esclusiva
Manejo de datos
Latencia de interrupcin de usuario
La latencia de interrupcin de usuario es el tiempo mximo transcurrido desde el
momento en que ocurre una condicin de interrupcin (por ejemplo, la STI caduca o
la HSC preseleccionada se alcanza) hasta el momento en que la subrutina de
interrupcin de usuario comience a ejecutarse (se asume la ausencia de otras
condiciones de interrupcin).
Si usted se comunica con el controlador, la latencia de interrupcin de usuario
mxima es 872 s. Si usted no se comunica con el controlador, la latencia de
interrupcin de usuario mxima es 838 s.
Preface
C6
Cmo estimar el uso de memoria para el sistema de control MicroLogix 1000
Use lo siguiente para calcular el uso de memoria para el sistema de control
MicroLogix 1000.
El resultado de este clculo ser la memoria total
aproximada remanente en el controlador
seleccionado.
Reste el uso de memoria total de 1024.
Nota El uso de memoria calculado puede variar del
programa real compilado en 12%.
4. Determine el total de palabras de instruccin usadas
por las instrucciones en el programa e introduzca el
resultado. Refirase a la tabla en la pg. C2.
5. Multiplique el no. total de renglones entre 0.75 e
introduzca el resultado. No cuente los renglones
END en cada archivo.
6. Para contabilizar el overhead del controlador,
use 177.
7. Para contabilizar los datos de aplicacin,
use 110.
8. Sume los pasos 14. Este es el uso de memoria
total estimado del sistema de aplicacin.
Recuerde que se trata de un clculo aproximado.
Los programas reales compilados pueden diferir
un mximo de 12%.
9. Para determinar la cantidad aproximada de
memoria que resta en el controlador que usted ha
seleccionado, haga lo siguiente:
Uso de memoria
total:
177
110
1024
-
Memoria total
remanente:
Uso de memoria total
(de la suma anterior)
C7
Hoja de trabajo de tiempo de ejecucin del controlador MicroLogix 1000
Use esta hoja de trabajo para calcular el tiempo de ejecucin del programa de
escalera.
3. Estime el tiempo de escn del controlador:
A. Sin comunicaciones, sume las secciones 1 y 2
B. Con comunicaciones, sume las secciones 1 y 2 y multiplique por 1.05
2. Estime el tiempo de escn del programa:
A. Cuente el nmero de renglones de programa en el programa de escalera.
B. Sume los tiempos de ejecucin del programa cuando todas las instrucciones sean verdaderas. Incluya
rutinas de interrupcin en este clculo.
Procedimiento Tiempo de escn mx.

1. Tiempo de escn de entrada, tiempo de escn de salida, tiempo de mantenimiento y forzados.
4. Divida el tiempo de escn del controlador entre 1000 para determinar el tiempo de escn mx. en ms.
_________ s
_________
_________ s
_________ ms
210
_________ s
_________ s
Si una rubrutina se ejecuta ms de una vez por escn, incluya el tiempo de escn de cada ejecucin de subrutina.
Preface
C8
Descripcin general del uso de memoria para los
procesadores SLC
Los controladores SLC 500 tienen las capacidades de memoria de usuario
siguientes:
Tipo de procesador Tipo de controlador
Capacidad de memoria de
usuario
Controladores de E/S fijos
Compacto y SLC 5/01
Controladores modulares
1747-L511
1024 palabras de instruccin
SLC 5/02
1747-L524
4096 palabras de instruccin
SLC 5/03
1747-L532
12,288 palabras
SLC 5/04
1747-L541
1747-L542
1747-L543
20,480 palabras
Cuando el programa de escalera es mayor que 12 K palabras, usted debe separar el programa en
dos archivos. Se requieren un archivo principal (archivo 2) y por lo menos un archivo de subrutina
(32155).
Las definiciones siguientes se aplican al calcular el uso de memoria:
compacto, SLC 5/02 y SLC 5/02 1 palabra de instruccin = 4 palabras de
datos = 8 bytes
SLC 5/03 y SLC 5/04 1 palabra de instruccin = 1 palabra de datos
C9
Tiempos de ejecucin de instruccin y uso de memoria
de instruccin
Procesadores fijos y SLC 5/01
El nmero de palabras de instruccin usadas por una instruccin se indica en la tabla
siguiente. Puesto que el programa es compilado por el programador, slo es posible
establecer clculos aproximados para las palabras de instruccin usadas por las
instrucciones individuales. El uso de memoria calculado generalmente es mayor
que el uso de memoria real debido a la optimizacin del compilador.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ADD 12 122 1.5 Suma Matemtica
AND 12 87 1.5 Operador lgico Manejo de datos
BSL 12
144 + 24 por
palabra
2.00
Desplazamiento a
la izquierda
Especfica a la
aplicacin
BSR 12
134 + 24 por
palabra
2.00
Desplazamiento a
la derecha
Especfica a la
aplicacin
CLR 12 40 1.00 Borrar Matemtica
COP 12
45 + 21 por
palabra
1.50 Copiar archivo Manejo de datos
CTD 12 111 1.00 Contador Bsica
CTU 12 111 1.00 Contador + Bsica
DCD 12 80 1.50
Descodificar 4 a 1
de 16
Manejo de datos
DDV 12 650 1.00 Doble divisin Matemtica
DIV 12 400 1.50 Divisin Matemtica
EQU 12 60 1.50 Igual Comparativa
FLL 12
37 + 14 por
palabra
1.50 Llenar archivo Manejo de datos
FRD 12 223 1.00 Convertir de BCD Manejo de datos
GEQ 12 60 1.50 Mayor o igual que Comparativa
GRT 12 60 1.50 Mayor que Comparativa
HSC 12 60 1.00
Contador de alta
velocidad
Contador de alta
velocidad
Preface
C10
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
IIM 12 372 1.50
Entrada inmediata
con mscara
Control de flujo de
programa
IOM 12 475 1.50
Salida inmediata
con mscara
Control de flujo de
programa
JMP 12 38 1.00 Saltar a etiqueta
Control de flujo de
programa
JSR 12 46 1.00 Salta a subrutina
Control de flujo de
programa
LBL 2 2 0.50 Etiqueta
Control de flujo de
programa
LEQ 12 60 1.50 Menor o igual que Comparativa
LES 12 60 1.50 Menor que Comparativa
MCR 10 10 0.50
Restablecimiento
control maestro
Control de flujo de
programa
MEQ 12 75 1.50
Comparacin con
mscara para igual
Comparativa
MOV 12 20 1.50 Mover Manejo de datos
MUL 12 230 1.50 Multiplicacin Matemtica
MVM 12 115 1.50
Mover con
mscara
Manejo de datos
NEG 12 110 1.50 Cambio de signo Manejo de datos
NEQ 12 60 1.50 Diferente Comparativa
NOT 12 66 1.00
Operacin Not
lgico
Manejo de datos
OR 12 87 1.50
Operacin O
lgico
Manejo de datos
OSR 12 34 1.00
Un frente
ascendente
Bsica
OTE 18 18 0.75
Activacin de
salida
Bsico
OTL 19 19 0.75 Enclav. salida Bsico
OTU 19 19 0.75 Desenclav. salida Bsico
RES 12 40 1.00 Restablecimiento Bsico
C11
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
RET 12 34 0.50
Retorno de
subrutina
Control de flujo de
programa
RTO 12 140 1.00
Temporizador
retentivo
Bsica
SBR 2 2 0.50 Subrutina
Control de flujo de
programa
SQC 12 225 2.00
Secuenciador de
comparacin
Especfica a la
aplicacin
SQO 12 225 2.00
Secuenciador de
salida
Especfica a la
aplicacin
SUB 12 125 1.50 Resta Matemtica
SUS 12 12 1.50 Suspender
Control de flujo de
programa
TND 12 32 0.50 Fin temporal
Control de flujo de
programa
TOD 12 200 1.00 Convertir a BCD Manejo de datos
TOF 12 140 1.00
Temporizador a la
desconexin
Bsica
TON 12 135 1.00
Temporizador a la
conexin
Bsica
XIC 4 4 1.00
Examina si
cerrado
Bsica
XIO 4 4 1.00 Examina si abierto Bsica
XOR 12 87 1.50
Operador O
exclusivo
Manejo de datos
Estas instrucciones toman tiempo de ejecucin cero si hay condiciones que las preceden garantizando el estado del
rengln. La lgica de escalera se resuelve de izquierda a derecha. Las bifurcaciones se resuelven de arriba hacia
abajo.
Ejemplo
Para el ejemplo de rengln siguiente:
1) Si la instruccin 1 es falsa, las instrucciones 2, 3, 4,
5, 6, 7 toman tiempo de ejecucin cero.
Tiempo de ejecucin =
4 + 18 = 22 microsegundos.
2) Si la instruccin 1 es verdadera, 2 es verdadera y 5
es verdadera, entonces las instrucciones 3, 4, 5, 7
toman tiempo de ejecucin cero. Tiempo de
ejecucin = 4 = 4 = 4 = 18 = 30 microsegundos.
] [
1
( )
8
] [
2
] [
6
] [
3
] [
4
] [
5
] [
7
Preface
C12
compacto o SLC 5/01
1. Calcule el total de palabras de instruccin usadas por las instrucciones en el
programa e introduzca el resultado. Refirase a la tabla en la pgina C9.
2. Multiplique el no. total de renglones por .375 e introduzca el resultado.
3. Multiplique el no. total de palabras de datos (excluyendo las palabras del archivo
de estado y datos de E/S) por .25 e introduzca el resultado.
4. Aada 1 palabra por cada archivo de tabla de datos e introduzca el resultado.
5. Multiplique por 2 el archivo de programa con el no. ms alto usado e introduzca
el resultado.
6. Multiplique por .75 el no. total de palabras de datos de E/S e introduzca el
resultado.
7. Multiplique el no. total de ranuras de E/S, usadas o no usadas, por .75 e
introduzca el resultado.
8. Para contabilizar el overhead del procesador, introduzca 65 si usted usa un
controlador fijo; introduzca 67 si usa un 1747-L511 1747-L514.
9. Sume los pasos 1 a 8. Este es el uso de memoria total aproximado del sistema de
aplicacin. Recuerde que se trata de un clculo aproximado. Los programas
reales compilados podran diferir 12%.
10. Si usted desea determinar la cantidad de memoria aproximada remanente en el
procesador que ha seleccionado, haga lo siguiente:
Si usa un controlador compacto 1747-L511, reste el total de 1024. Si usa un
1747-L514, reste el total de 4096.
El resultado de este clculo ser la memoria total aproximada remanente en el
procesador seleccionado.
Total:
Nota El uso de memoria calculado puede diferir del programa compilado real en 12%.
C13
Continuacin de procesadores fijos y SLC 5/01
Ejemplo
Controlador de E/S fijo L20B
42 XIC y XIO 42 x 1.00 = 42.00
10 instrucciones OTE 10 x 0.75 = 7.50
10 instrucciones TON 10 x 1.00 = 10.00
1 instruccin CTU 1 x 1.00 = 1.00
1 instruccin RES 1 x 1.00 = 1.00
Uso de instrucciones 61.50
21 renglones 21 x.375 = 7.87
37 palabras de datos 37 x.250 = 9.25
Total del programa de usuario 78.62
2 palabras de datos de E/S 2 x 0.75 = 1.50
1 ranura 1 x 0.75 = 0.75
Overhead 65.00
Total de configuracin de E/S 67.25
Uso de memoria total estimado: 145.87
(redondee a 146)
1024 146 = 878 palabras de instruccin
remanentes en el procesador
Preface
C14
Continuacin de procesadores fijos y SLC 5/01
Ejemplo
Procesador 1747-L514, configuracin de 30 ranuras, (15) 1746-IA16, (10) 1746-OA8, (1)
configuracin completa 1747-DCM, (1) 1746-NI4, (1) 1746-NIO41
50 XIC y XIO 50 x 1.00 = 50.00
3 instrucciones GRT 3 x 1.50 = 4.50
1 instruccin SCL 1 x 1.75 = 1.75
1 instruccin TOD 1 x 1.00 = 1.00
3 instrucciones MOV 3 x 1.50 = 4.50
10 instrucciones CTU 10 x 1.00 = 10.00
10 instrucciones RES 10 x 1.00 = 10.00
Uso de instrucciones 98.00
30 renglones 30 x 0.375 = 11.25
100 palabras de datos 100 x 0.25 = 25.00
10 es el no. de archivo de tabla
de datos ms alto 10 x 1 = 10.00
4 es el no. de archivo de programa
ms alto 4 x 2 = 8.00
30 ranuras 30 x 0.75 = 22.50
Overhead 67.00
(redondee a 290)
4096 290 = 3806 palabras de instruccin que
restan en el procesador
C15
Procesador SLC 5/02
El nmero de palabras de instruccin usadas por una instruccin se indica en la tabla
siguiente. Ya que el programa es compilado por el programador, slo es posible
establecer clculos aproximados para las palabras de instruccin usadas por las
instrucciones individuales. El uso de memoria calculado generalmente es mayor
que el uso de memoria real debido a la optimizacin del compilador.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ADD 7 76 1.5 Suma Matemtica
AND 7 55 1.5 Operdor Y lgico Manejo de datos
BSL 36 89 +14 por pal. 2.00
Desplazamiento a
la izquierda
Especfica a la
aplicacin
BSR 36 83 +14 por pal. 2.00
Desplazamiento a
la derecha
Especfica a la
aplicacin
CLR 7 26 1.00 Borrar Matemtica
COP 7 29 + 13 por pal. 1.50 Copiar archivo Manejo de datos
CTD 7 69 1.00 Conteo Bsica
CTU 7 69 1.00 Conteo + Bsica
DCD 7 50 1.50
Descodificar 4 a 1
de 16
Manejo de datos
DDV 7 392 1.00 Doble divisin Matemtica
DIV 7 242 1.50 Divisin Matemtica
EQU
38 38 1.50 Igual Comparativa

FFL 51 150 1.50 Carga FIFO Manejo de datos
FFU 51
150 +11 x valor de
posicin
1.50 Descarga FIFO Manejo de datos
FLL 7 25 + 8 por pal. 1.50 Llenar archivo Manejo de datos
FRD 7 136 1.00 Convertir de BCD Manejo de datos
GEQ
38 38 1.50 Mayor o igual que Comparativa

GRT
38 38 1.50 Mayor que Comparativa

IID 7 39 1.25
Interrupcin de
E/S inhabilitar
Comprensin de
las rutinas de
interrupcin
Preface
C16
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
IIE 7 42 1.25
Interrupcin de
E/S habilitar
Comprensin de
las rutinas de
interrupcin
IIM 1 340 1.50
Entrada inmediata
con mscara
Control de flujo de
programa
INT 0 0 0.50
Subrutina de
interrupcin
Especfico a la
aplicacin
IOM 7 465 1.50
Salida inmediata
con mscara
Control de flujo de
programa
JMP 7 23 1.00 Saltar a etiqueta
Control de flujo de
programa
JSR 7 28 1.00 Saltar a subrutina
Control de flujo de
programa
LBL 1 4 0.50 Etiqueta
Control de flujo de
programa
LEQ
38 38 1.50 Menor o igual que Comparativa

LES
38 38 1.50 Menor que Comparativa

LIM 7 150 1.50 Prueba lm Comparativa
LFL 51 180 1.50 Carga LIFO Manejo de datos
LFU 51 45 1.50 Descarga LIFO Manejo de datos
MCR 6 6 0.50
Restablecimiento
control maestro
Control de flujo de
programa
MEQ
7 47 1.50
Comparacin con
mscara para
igual
Comparativa
MOV 7 14 1.50 Mover Manejo de datos
MSG 48 180
34.75 Mensaje Comunicacin

MUL 7 140 1.50 Multiplicacin Matemtica
MVM 7 71 1.50
Mover con
mscara
Manejo de datos
NEG 7 68 1.50 Cambio de signo Manejo de datos
NEQ
38 38 1.50 Diferente Comparativa

C17
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
NOT 7 42 1.00
Operador Not
lgico
Manejo de datos
OR 7 55 1.50
Operador O
inclusivo
Manejo de datos
OSR 11 20 1.00
Un frente
ascendente
Bsica
OTE 11 11 0.75
Activacin de
salida
Bsica
OTL 11 11 0.75
Enclavamiento de
salida
Bsica
OTU 11 11 0.75
Desenclavamiento
de salida
Bsica
PID 90 3600 23.25
Derivada
proporcional
PID
REF 4 240 + 180 por pal. 0.50 Regenerar
Comprensin de
las rutinas de
interrupcin
RES 7 26 1.00 Restablecimiento Bsica
RET 7 20 0.50
Retorno de
subrutina
Control de flujo de
programa
RPI 7 240 1.25
Restablecer
interrupcin
pendiente
Comprensin de
las rutinas de
interrupcin
RTO 30 30 1.00
Temporizador
retentivo
Bsica
SBR 1 4 0.50 Subrutina
Control de flujo de
programa
SCL 7 480 1.75 Escalar datos Matemtica
SQC 36 137 2.00
Secuenciador de
comparacin
Especfico a la
aplicacin
SQL 36 135 2.00
Carga de
secuenciador
Especfico a la
aplicacin
Preface
C18
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
SQO 36 137 2.00
Secuenciador de
salida
Especfica a la
aplicacin
SQR 7 162 1.25 Raz cuadrada Matemtica
STD 4 9 0.50 Desactivar STI
Especfica a la
aplicacin
STE 4 9 0.50 Activar STI
Especfica a la
aplicacin
STS 7 72 1.25 Comenzar STI
Especficoaa la
aplicacin
SUB 7 77 1.50 Resta Matemtica
SUS 7 7 1.50 Suspend
Control de flujo de
programa
SVC 4 240
Servicio de
comunicaciones
Comunicacin
TND 7 22 0.50 Fin temporal
Control de flujo de
programa
TOD 7 122 1.00 Convertir a BCD Manejo de datos
TOF 36 86 1.00
Temporizador a la
desconexin
Bsica
TON 36 83 1.00
Temporizador a la
conexin
Bsica
XIC
2.40 2.4 1.00 Examina si cerrado Bsica

XIO
2.40 2.4 1.00 Examina si abierto Bsica

XOR 7 55 1.50 Oper. O exclusivo Manejo de datos
rengln. La lgica de rengln se resuelve de izquierda a derecha. Las bifurcaciones se resuelven desde abajo
hacia arriba.
Esto incluye solamente la cantidad de tiempo requerida para configurar la operacin solicitada. No incluye el
tiempo necesario para dar servicio a las comunicaciones mismas.
Ejemplo
1) Si la instruccin 1 es falsa, las instrucciones 2, 3, 4, 5, 6, 7
toman tiempo de ejecucin cero.
Tiempo de ejecucin = 2.4 + 11 = 13.4 microsegundos.
2) Si la instruccin 1 es verdadera, 2 es verdadera y 6 es
verdadera, entonces las instrucciones 3, 4, 5, 7 toman
tiempo de ejecucin cero. Tiempo de
ejecucin = 2.4 + 2.4 + 2.4 + 11 = 18.2 microsegundos.
] [
1
( )
8
] [
2
] [
6
] [
3
] [
4
] [
5
] [
7
C19
Continuacin de procesador SLC 5/02
SLC 5/02
1. Calcule el total de palabras de instruccin usadas por las instrucciones en el
programa e introduzca el resultado. Refirase a la tabla en la pg. C15.
2. Multiplique el no. total de renglones por .375 e introduzca el resultado.
3. Si usa un 1747-L524 y ha habilitado el modo de prueba de un solo paso,
multiplique el no. total de renglones por .375 e introduzca el resultado.
4. Multiplique por .25 el no. total de palabras de datos (excluyendo las
palabras del archivo de estado y datos de E/S) e introduzca el resultado.
5. Aada 1 palabra por cada archivo de tabla de datos usada e introduzca el
resultado.
6. Multiplique por 2 el archivo de programa con el no. ms alto usado e
7. Multiplique por .75 el no. total de palabras de datos de E/S e introduzca el
resultado.
8. Multiplique por .75 el no. total de ranuras de E/S, usadas o no usadas, e
9. Para contabilizar el overhead del procesador, introduzca 204.
10. Sume los pasos 1 a 9. Este es el uso de memoria total estimado del sistema
de aplicacin. Recuerde que se trata de un clculo aproximado. Los
programas compilados reales pueden diferir en 12%.
11. Si usted desea determinar la cantidad de memoria aproximada remanente en
el procesador que ha seleccionado, haga lo siguiente:
Si usa un 1747-L524, reste el total de 4096.
El resultado de este clculo ser la memoria total aproximada remanente en
el procesador seleccionado.
Total:
Nota El uso de memoria calculado puede diferir del programa compilado real en 12%.
Preface
C20
Ejemplo
Procesador 1747-L524 de serie C, configuracin de 30 ranuras, (15)
1746-IA16,(10) 1746-OA8, (1) 1747-DCM de configuracin completa, (1)
1746-NI4, (1) 1746-NIO4I
50 XIC y XIO 50 x 1.00 = 50.00
Uso de instruccin 98.00
30 renglones 30 x 0.375 = 11.25
100 palabras de datos 100 x 0.25 = 25.00
10 es el no. de archivo de
tabla de datos ms alto 10 x 1 = 10.00
4 es el no. de archivo de
programa ms alto 4 x 2 = 8.00
30 ranuras 30 x 0.75 = 22.50
Overhead 204.00
(redondee a 427)
4096 427 = 3669 palabras de instruccin
remanentes en el procesador
C21
Instrucciones que tienen direcciones indexadas
Por cada operando que tienen una direccin indexada, aada 30 microsegundos al
tiempo de ejecucin de una instruccin verdadera. Por ejemplo, si una instruccin
MOV tiene una direccin indexada para la fuente y el destino, el tiempo de
ejecucin cuando la instruccin es verdadera es 14 + 30 + 30 = 74 microsegundos.
Instrucciones que tienen direcciones de archivo de datos M0 y M1
Por cada instruccin de bit o palabra, aada 1157 microsegundos al tiempo de
ejecucin. Por cada instruccin de palabras mltiples, aada 950 microsegundos
ms 400 microsegundos por palabra.
]/[
M1:3.1
1
] [
M0:2.1
1
( )
M0:2.1
10
MOV
MOVE
Source M1:10.7
Dest N7:10
Ejemplo
COP
COPY FILE
Source #B3:0
Dest #M0:1.0
Length 34
Por la instruccin de palabras mltiples anterior, aada 950 microsegundos ms 400
microsegundos por palabra. En este ejemplo, 34 palabras son copiadas desde #B:3.0
hacia M0:1.0. Aada 950 + (400 x 34) = 14550 microsegundos al tiempo de
ejecucin listado en la pgina C15. Esto resulta en una suma de 471 ms 14550 =
15021 microsegundos totales, o bien 15.0 milisegundos.
Preface
C22
Procesador SLC 5/03
El nmero de palabras usadas por una instruccin se indica en la tabla siguiente.
Adems, las instrucciones que tienen capacidad para el punto (coma) flotante
aparecen en una nota al pie de la tabla. Cuando se usa un procesador SLC 5/03, es
importante tener en mente que 1 palabra de instruccin es igual a 1 palabra de datos.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ABL 39.70 129.90 2.00
Bfer de prueba
para lnea
ASCII
ABS 0.75 9.95 2.00 Absoluto Matemtica
ACB 39.70 140.7 2.00
No. de caracteres
en bfer
ASCII
ACI 0.22 86.62 2.00 Cadena a entero ASCII
ACL 0.22 367.50 2.00
Borrado del bfer
ASCII de recep-
cin y/o transmisin
ASCII
ACN 0.22 69.4 + (2.1/car.) 3.00
Concatendado de
cadenas
ASCII
ACS 0.75 510.85 2.00 Arco coseno Matemtica
ADD 0.75 1.70 3.00, 4.00 Suma Matemtica
AEX 0.22 56.2 + (4.7/car.) 4.00
Extraccin de
cadena
ASCII
AHL 39.70 138.70 4.00
Lneas de
comunica. ASCII
ASCII
AIC 0.22 103.40 2.00 Entero a cadena ASCII
AND 0.75 1.70 3.00 Operador Y lgico Manejo de datos
ARD 39.70 181.8 3.00
Lectura de
caracteres ASCII
ASCII
ARL 39.70 190.00 3.00
Lectura ASCII de
lnea
ASCII
ASC 0.22 53.4 + (1.8/car.) 4.00
Bsqueda de
cadena
ASCII
ASN 0.75 483.05 2.00 Arco seno Matemtica
ASR 0.22 49.69 3.00
Comparacin de
cadenas
ASCII
ATN 0.75 387.05 2.00 Arco tangente Matemtica
C23
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
AWA 39.7 365.50 3.00
Escritura ASCII
con anexo
ASCII
AWT 39.7 263.80 3.00 Escritura ASCII ASCII
BSL 15.00 50 + (2.3/palabra) 3.00
Desplazamiento a
la izquierda
Especfica a la
aplicacin
BSR 15.00 50 + (2.3/palabra) 3.00
Desplazamiento a
la derecha
Especfica a la
aplicacin
CLR 0.75 1.70 3.00, 1.00 Borrar Matemtica
COP 0.75 30 + (2.20/palabra) 3.00 Copiar archivo Manejo de datos
COS 0.75 310.90 2.00 Coseno Matemtica
CPT 0.75 Calcular Matemtica
CTD 1.40 1.40 1.00 Conteo Bsica
CTU 1.40 1.40 1.00 Conteo + Bsica
DCD 0.50 10.00 2.00
Descodificar 4 a 1
de 16
Manejo de datos
DDV 0.50 33.00 2.00 Doble divisin Matemtica
DEG 32.80 2.00 Grados Manejo de datos
DIV 0.75 23.00 3.00, 4.00 Divisin Matemtica
EQU
1.25 1.25 3.00 Igual Comparativa

FFU 27.00 79 + (2.20/palabra) 4.00 Descarga FIFO Manejo de datos
FLL 0.75 28 + (2.00/palabra) 3.00 Llenar archivo Manejo de datos
GEQ
1.25 1.25 3.00 Mayor o igual que Comparativa

GRT
1.25 1.25 3.00 Mayor que Comparativa

IID 0.50 0.60 2.00
Interrupcin de
E/S desactiva
Comprensin de
las rutinas de
interrupcin
Preface
C24
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
IIE 0.50 16.00 2.00
Interrupcin de
E/S activa
Comprensin de
las rutinas de
interrupcin
IIM
0.50 51.85 6.00

Entrada inmediata
con mscara
Control de flujo de
programa
INT 0.25 0.25 1.00
Subrutina de
interrupcin
Especfico a la
aplicacin
IOM
0.50 70.90 6.00

Salida inmediata
con mscara
Control de flujo de
programa
Control de flujo de
programa
Control de flujo de
programa
LBL 0.25 0.25 2.00 Etiqueta
Control de flujo de
programa
LEQ
1.25 1.25 3.00 Menor o igual que Comparativa

LES
1.25 1.25 3.00 Menor que Comparativa

LIM
1.95 58.00 1.00 Prueba lm Comparativa

LN 0.75 392.00 2.00 Logaritmo natural Matemtica
LOG 0.75 390.80 2.00
Logaritmo en
base 10
Matemtica
MCR 8.00 4.00 1.00
Restablecimiento
control maestro
Control de flujo de
programa
MEQ
38.00 38.00 4.00

Comparacin con
mscara para
igual
Comparativa
MSG
60.00 203.00 20.00 Mensaje Comunicacin

MVM 0.75 19.00 3.00, 4.00
Mover con
mscara
Manejo de datos
C25
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
NEQ
1.25 1.25 3.00 Diferente Comparativa

NOT 0.75 1.70 3.00
Operador Not
lgico
Manejo de datos
OR 0.75 1.70 3.00
Operador O
inclusivo
Manejo de datos
OSR 12.00 10.80 2.00
Un frente
ascendente
Bsica
OTE 0.63 0.63 1.00
Activacin de
salida
Bsica
OTL 0.63 0.63 1.00
Enclavamiento de
salida
Bsica
OTU 0.63 0.63 1.00
Desenclavamiento
de salida
Bsica
PID 20.00 272.00 26.00
Proporcional/
integral/derivada
PID
RAD 0.75 31.80 2.00 Radianes Manejo de datos
REF 0.25 1.00 Regenerar
Comprensin de
rutinas de interrup.
RES 1.40 1.40 1.00 Restablecimiento Bsica
RET 0.25 23.00 1.00
Retorno de
subrutina
Control de flujo de
programa
RPI 0.50 78 + (60/ranura) 2.00
Restabl. interrup-
cin pendiente
Comprensin de
RTO 1.40 1.40 1.00
Temporizador
retentivo
Bsica
Control de flujo de
programa
SCL 1.00 32.00 4.00 Escalar datos Matemtica
SCP 0.75 33.10 6.00
Escalar con
parmetros
Matemtica
SIN 0.75 311.95 2.00 Seno Matemtica
SQC 13.00 60.00 5.00
Secuenciador de
comparacin
Especfica a la
aplicacin
SQL 15.00 56.00 4.00
Carga
secuenciador
Especfica a la
aplicacin
Preface
C26
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
SQO 15.00 70.00 5.00
Secuenciador de
salida
Especfico a la
aplicacin
SQR 0.50 32.00 2.00, 3.00 Raz cuadrada Matemtica
Especfica a la
aplicacin
Especfica a la
aplicacin
Especfica a la
aplicacin
SUS 0.50 12.00 2.00 Suspender
Control de flujo de
programa
SVC 0.25 1.00
Servicio de
comunicaciones
Comunicacin
SWP 0.75 24 + 13.09/palabra 2.00 Intercambiar Matemtica
TAN 0.75 406.35 2.00 Tangente Matemtica
TND 0.25 12.00 1.00 Fin temporal
Control de flujo de
programa
TOF 1.40 1.40 1.00
Temporizador a la
desconexin
Bsica
TON 1.40 1.40 1.00
Temporizador a la
conexin
Bsica
XIC
0.44 0.44 1.00 Examina si cerrado Bsica

XIO

XOR 0.75 1.70 3.00 Oper. O exclusivo Manejo de datos
XPY 0.75 699.30 3.00 X a la pot. de Y Matemtica
Para obtener el tiempo de ejecucin total para una instruccin CPT, tome el tiempo de ejecucin CPT ms cada
tiempo de ejecucin de instruccin matemtica adicional, ms el nmero de instrucciones matemticas multiplicados
por 3.01. Por ejemplo, si una instruccin CPT llama una instruccin ADD y una instruccin SUB, el clculo es: 8.8 +
1.70 + 1.70 + 2(3.01) = 18.22
Para calcular el uso de memoria, haga los siguiente: Tome 2 ms el no. de palabras de instruccin para cada
operacin realizada ms el no. de operaciones realizadas en el clculo. Por ejemplo, 2 + ADD + SUB + 2 = 10.
Estas instrucciones toman un tiempo de ejecucin cero si hay condiciones que las preceden garantizando el estado
del rengln. La lgica de rengln se resuelve de la izquierda a la derecha. Las bifurcaciones se resuelven de arriba
hacia abajo.
C27
Esto slo incluye la cantidad de tiempo necesaria para configurar la operacin solicitada. No incluye el tiempo
necesario para dar servicio a las comunicaciones mismas.
Esta instruccin efecta un final de escn completo. Esto incluye un escn de entrada/salida, servicio de
comunicacin y limpieza. Vea la hoja de trabajo D en el apndice ** para calcular el tiempo de ejecucin real.
canal 1 = 150 s sin comandos pendientes

Aada 1 ms por cada comando que ha recibido servicio.
Los tiempos listados se aplican a los mdulos de E/S discretas. Cuando usted use los mdulos de E/S de 32
puntos, aada los microsegundos siguientes a todas las operaciones IIM e IOM:
15 s IIM cuando es verdadera
30 s IOM cuando es verdadera
Cuando usted use los mdulos siguientes y la instruccin IIM en el programa, aada los
microsegundos siguientes
Entradas del mdulo analgico o termopar, aada 450 a 550 s
Entradas del mdulo BASIC, aada 500 a 550 s
Otras entradas especiales, aada 425 a 957 s
Cuando usted use los mdulos siguientes y la instruccin IOM en el programa, aada los
microsegundos siguientes
Entradas del mdulo analgico o termopar, aada 390 a 416 s
Entradas del mdulo BASIC, aada 440 a 466 s
Ejemplo
1) Si la instruccin 1 es falsa, las instrucciones 2, 3, 4, 5, 6, 7 toman un tiempo de ejecucin cero.
Tiempo de ejecucin = .44 + .63 = 1.07 microsegundos.
2) Si la instruccin 1 es verdadera, 2 es verdadera y 6 es verdadera, entonces las instrucciones 3,
4, 5, 7 toman un tiempo de ejecucin de cero.
Tiempo de ejecucin = .44 + .44 + .44 + .63 = 1.95 microsegundos.
] [
1
( )
8
] [
2
] [
6
] [
3
] [
4
] [
5
] [
7
Preface
C28
Tiempos de ejecucin de punto (coma) flotante del procesador SLC 5/03
Los tiempos de punto (coma) flotante se aplican a los procesadores SLC 5/03
OS301 y OS302.
Los tiempos matemticos de punto (coma) flotante en la tabla siguiente se aplican
cuando S:34/2 no es establecido. Cuando S:34/2 es establecido, los indicadores
matemticos se actualizan despus de que la instruccin se ha ejecutado y 48 s se
aaden al tiempo de ejecucin. S:34/2 se puede cambiar dinmicamente (es decir,
por el programa y mientras que el programa se ejecute). Por cada parmetro de
entero, aada 10 s en consideracin de la conversin de entero a punto (coma)
flotante.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ABS
0.75 5.20 2.00 Absoluto Matemtica

ADD 0.22 38.44 4.00 Suma Matemtica
GRT 0.75 14.82 3.00 Mayor que Comparativa
LIM 0.75 22.81 1.00 Test lm Comparativa
NEG 0.22 12.38 3.00 Cambiar el signo Manejo de datos
SCP
0.75 196.10 6.00

Escalar con
parmetros
Matemtica
Se aplica a los procesadores SLC 5/03 OS302 solamente.

C29
Si usted necesita realizar operaciones con punto (coma) flotante usando una
combinacin de parmetros de punto (coma) flotante y enteros (valores y
direcciones de fuente/destino), calcule la cantidad de palabras de instruccin segn
las pautas siguientes:
1. Comience con la cantidad de palabras para la instruccin del punto (coma)
flotante.
2. Aada 2 palabras por el primer parmetro de entero (direccin de valor o
fuente/destino).
3. Aada 1 palabra por cada parmetro de entero subsiguiente.
Estas palabras adicionales son necesarias para las conversiones de entero a punto
(coma) flotante.
Por ejemplo, esta instruccin requiere 7 palabras de instruccin:
ADD
ADD
Source A F8:8
Source B N7:7
Dest N7:10
4 palabras por la instruccin ADD de punto (coma) flotante
+2 palabras por la direccin de entero N7:7
+1 palabra por la segunda direccin de entero N7:10
Preface
C30
SLC 5/03
1. Aada el no. total de palabras de archivo de datos usadas (excluyendo las
palabras del archivo de estado y datos de E/S) e introduzca el resultado.
2. Multiplique por 2 el no. total de palabras de datos de E/S e introduzca el
resultado.
3. Multiplique por 3 el no. total de ranuras de E/S, usadas o no usadas, e
introduzca el resultado
4. Para contabilizar el overhead del procesador, introduzca 236 e introduzca
el resultado.
5. Multiplique por 5 el archivo de tabla de datos con el nmero ms alto e
6. Multiplique por 5 el archivo de programa con el nmero ms alto e
7. Sume los pasos 1 a 6. Introduzca esto como el subtotal (uso de palabra
adicional de 4K).
8. Reste el valor en el paso 7 de 4096; si el resultado es positivo, introduzca
12,288 en el paso 14. Si el resultado es negativo, reste el valor absoluto de
12,288 e introduzca el resultado en el paso 14. (Esto disminuye el valor.)
9. Calcule el no. total de palabras usadas por la instruccin en el programa e
introduzca el resultado. Refirase a la tabla en la pgina C15.
10. Aada el no. total de renglones (1 palabra por rengln) e introduzca
el resultado.
11. Aada 1 palabra por cada referencia de direccin indexada e introduzca
el resultado.
12. Aada 2 palabras por rengln por cada rengln que contiene una referencia
direccin indexada e introduzca el resultado.
13. Aada los pasos 9 a 12 e introduzca el resultado.
14. Introduzca el resultado del paso 8. Esta es la memoria disponible.
15. Introduzca el resultado del paso 13. Este es el nmero total de palabras
usadas.
16. Reste el paso 15 del paso 14.
Esta es la cantidad de memoria disponible en el sistema.
Subtotal:
4096
Subtotal:
Total:
(paso 7)
C31
Ejemplo
Procesador 1747-L532, configuracin de 30 ranuras, (15) 1746-IA16,
(10) 1746-OA8, (1) 1747-DCM de configuracin completa, (1) 1746-NI4,
(1) 1746-NIO4I
100 palabras de datos 100 x 1.00 =100.00
49 palabras de datos de E/S 49 x 3.00 =147.00
30 ranuras 30 x 3.00 = 90.00
Overhead 236.00
10 es el nmero de tabla de
datos ms alto 10 X 5 = 50.00
4 es el nmero de archivo de
programa ms alto 4 X 5 = 20.00
Subtotal 643.00
Considere 4K adicionales para espacio de datos
4096 643 = 3453 (el resultado es positivo;
por lo tanto, 12,288 palabras estn
disponibles)
50 XIC y XIO 50 x 1.00 = 50.00
Uso de instruccin 111.00
30 renglones 30 x 1.00 = 30.00
00 direccin indexada = 0.00
00 referencia de direccin indexada = 0.00
Subtotal 141.00
Memoria disponible 12,288.00
Palabras usadas 141.00
Mem. total calculada aprox. disponible: 12,147.00
Preface
C32
Comparacin de palabra de usuario entre el procesador SLC 5/03
SLC 5/04 y el procesador SLC 5/02
El procesador SLC 5/03 SLC 5/04 y el procesador SLC 5/02 acumulan palabras de
usuario de modo diferente durantel a creacin de un programa de usuario. El
procesador SLC 5/02 generalmente es ms eficiente con respeto al uso de palabra
que los procesadores SLC 5/03 y SLC 5/04. Sin embargo, es difcil calcular el uso
de palabras del procesador SLC 5/02 ya que se encuentra ligado a la arquitectura del
microprocesador.
Los procesadores SLC 5/03 y SLC 5/04 acumulan palabras, de modo que resulta ser
ms fcil de comprender y calcular que el procesador SLC 5/02. Los procesadores
SLC 5/03 y SLC 5/04 acumulan palabras de igual manera que un PLC-5. El
procesador SLC 5/03 ofrece 12,288 palabras. El procesador SCL 5/04 ofrece
20,480 palabras.
El procesador SLC 5/02 ofrece 4096 palabras de usuario. Es importante tener en
cuenta de que esto no significa que un procesador SLC 5/03 SLC 5/04 puede
mantener un programa de usuario que sea tres veces ms grande que un programa
SLC 5/02 equivalente. Use la informacin siguiente para determinar el tamao del
programa de usuario segn los programs SLC 5/02 existentes.
Palabras de instruccin
Algunas instrucciones usan la misma cantidad de memoria en tanto que otras
instrucciones no usan la misma cantidad de memoria. Por ejemplo, una instruccin
CTU siempre usa 1 palabra. Sin embargo, una instruccin ADD en un procesador
SLC 5/02 usa 1.5 palabra; en un procesador SLC 5/03 SLC 5/04 una instruccin
ADD usa 3 palabras. Tambin note las diferencias adicionales que siguen:
Condicin
Palabras
SLC 5/02
Palabras
SLC 5/03
Palabras
SLC 5/04
Cada rengln 0.375 1 1
Cada archivo de programa
adicional
1 5 5
Cada archivo de datos
adicional
1 5 5
Cada ranura de E/S 0.75 3 3
Overhead 216 236 250
El contenido exacto del programa determina la diferencia del tamao de programa.
Un programa SLC 5/03 consume el 20% al 150% ms de palabras de instruccin
que un SLC 5/02 equivalente.
C33
Palabras de datos Archivos 0 y 1
En el procesador SLC 5/02, cada palabra de datos de E/S consume 0.75 palabras de
memoria. En el procesador SLC 5/03, cada palabra de datos de E/S consume 3
palabras de datos.
Palabras de datos Archivo 2
El uso de palabra del archivo de estado est contenido en los valores de overhead
para los procesadores SLC 5/02 y SLC 5/03.
Palabras de datos Archivo 3 a 255
En el procesador SLC 5/02, 4 palabras de datos consumen la misma cantidad de
memoria que 1 palabra de instruccin. Por eso, se dice que el procesador SLC 5/02
ofrece 4K de palabras de instruccin 16K de palabras de datos. Esta cantidad
dinmica de almacenamiento de palabras de datos se debe a la arquitectura del
microprocesador SLC 5/02.
Preface
C34
Instrucciones con direcciones indexadas
Por cada operando con una direccin indexada, aada 25 microsegundos al tiempo
de ejecucin para una instruccin verdadera. Por ejemplo, si una instruccin MOV
tiene una direccin indexada para la fuente y el destino, el tiempo de ejecucin
cuando la instruccin es verdadera es 19 + 25 + 25 = 69 microsegundos.
Instrucciones con direcciones de archivo de datos M0 y M1
Los tiempos de ejecucin de las instrucciones con direcciones de archivo de datos
M0 y M1 se varan. Los tiempos de ejecucin siguientes representan los valores
mximos esperados.
Tipo de instruccin
Tiempo de ejecucin
(s)
XIC o XIO 782
OTU, OTE u OTL 925
COP al archivo M 772 + 23 por palabra
COP del archivo M 760 + 22 por palabra
FLL 753 + 30 por palabra
MVM al archivo M 894
cualquier direccin de archivo M de fuente o
destino
730
Ejemplo
COP
COPY FILE
Source #B3:0
Dest #M0:1.0
Length 34
Para la instruccin de palabras mltiples anterior, aada 772 microsegundos ms 23
microsegundos por palabra. En este ejemplo, 34 palabras se copian desde #B3:0
hacia M0:10. Aada 772 + (23 x 34) = 1554 microsegundos al tiempo de ejecucin
listado en la pgina ??. Esto resulta en 104.8 (calculado de la tabla de la pgina ??)
ms 1554 = 1658.8 microsegundos totales, o sea 1.6 milisegundo.
C35
Procesador SLC 5/04
El nmero de palabras usadas por una instruccin se indica en la tabla siguiente.
Adems, las instrucciones que tienen capacidad para el punto (coma) flotante
aparecen en notas al pie de la tabla. Cuando se usa un procesador SLC 5/04, es
importante tener en mente que 1 palabra de instruccin es igual a 1 palabra de datos.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ABL 35.00 156.00 2.00
Prueba de bfer
por lnea
ASCII
ABS 0.562 8.60 2.00 Absoluto Matemtica
ACB 35.00 131.00 2.00
No. de caracteres
en bfer
ASCII
ACI 0.187 56.00 2.00 Cadena a entero ASCII
ACL 0.187 332.80 2.00
Borrado del bfer
ASCII de recep-
cin y/o transmisin
ASCII
ACN 0.187 56 + (2.5/car.) 3.00
Concatenado de
cadenas
ASCII
ACS 0.562 51.90 2.00 Arco coseno Matemtica
ADD 0.562 1.50 3.00, 4.00 Suma Matemtica
AEX 0.187 43.4 + (4.0/car.) 4.00
Extraccin de
cadena
ASCII
AHL 35.00 115.10 4.00 Lneas com. ASCII ASCII
AIC 0.187 110.00 2.00 Entero a cadena ASCII
AND 0.562 1.50 3.00 Operdor Y lgico Manejo de datos
ARD 35.00 156.00 3.00
Lectura de carac-
teres ASCII
ASCII
ARL 35.00 156.00 3.00
Lectura ASCII de
lnea
ASCII
ASC 0.187 43.5 + (2.5/car.) 4.00
Bsqueda de
cadena
ASCII
ASN 0.562 41.45 2.00 Arco seno Matemtica
ASR 0.187 43.50 3.00
Comparacin de
cadenas ASCII
ASCII
ATN 0.562 40.15 2.00 Arco tangente Matemtico
AWA 35.00 307.80 3.00
Escritura ASCII
con anexo
ASCII
Preface
C36
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
AWT 35.00 217.30 3.00 Escritura ASCII ASCII
BSL 7.50 31.6 + (2.25/pal.) 3.00
Desplazamiento a
la izquierda
Especfica a la
aplicacin
BSR 7.50 31.5 + (2.31/pal.) 3.00
Desplazamiento a
la derecha
Especfica a la
aplicacin
CLR 0.562 1.50 3.00, 1.00 Borrar Matemtica
COP 0.562 20.2 + (2.01/pal.) 3.00 Copiar archivo Manejo de datos
COS 0.562 37.20 2.00 Coseno Matemtica
CPT 0.562 8.80
Calcular Matemtica
CTD 1.312 1.312 1.00 Conteo Bsico
CTU 1.312 1.312 1.00 Conteo + Bsico
DCD 0.375 8.88 2.00
Descodificar 4 a 1
de 16
Manejo de datos
DDV 0.375 29.60 2.00 Doble divisin Matemtica
DEG 0.562 24.70 2.00 Grados Manejo de datos
DIV 0.562 25.90 3.00, 4.00 Divisin Matemtica
EQU
1.25 1.125 3.00 Igual Comparativa

FFU 18.00 60 + (2.0/pal.) 4.00 Descarga FIFO Manejo de datos
FLL 0.562 21.9 + (2.50/pal.) 3.00 Llenar archivo Manejo de datos
GEQ
1.25 1.125 3.00 Mayor o igual que Comparativa

GRT
1.25 1.125 3.00 Mayor que Comparativa

IID 0.375 5.81 2.00
Interrupcin de
E/S desactiva
Comprensin de
las rutinas de
interrupcin
IIE 0.375 10.44 2.00
Interrupcin de
E/S activa
Comprensin de
las rutinas de
interrupcin
IIM
0.375 51.00 6.00

Entrada inmediata
con mscara
Control de flujo de
programa
C37
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
INT 0.187 0.187 1.00
Subrutina de
interrupcin
Especfica a la
aplicacin
IOM
0.375 75.74 6.00

Salida inmediata
con mscara
Especfica a la
aplicacin
Especfica a la
aplicacin
Control de flujo de
programa
LBL 0.187 0.187 1.00 Etiqueta
Control de flujo de
programa
LEQ
1.25 1.125 3.00 Menor o igual que Comparativa

LES
1.25 1.125 3.00 Menor que Comparativa

LIM
1.95 1.687 1.00 Test lm Comparativa

LN 0.562 51.35 2.00 Logaritmo natural Matemtica
LOG 0.562 54.55 2.00
Logaritmo en base
10
Matemtica
MCR 7.00 3.00 1.00
Restablecimiento
control maestro
Control de flujo de
programa
MEQ
NA 22.75 4.00
Comparacin con
mscara para
igual
Comparativa
MSG
NA 183.00 20.00 Mensaje Comunicacin

MUL 0.562 17.75 3.00, 4.00 Multiplicacin Matemtica
MVM 0.562 17.40 3.00
Mover con
mscara
Manejo de datos
NEQ
1.25 1.125 3.00 Diferente Comparativa

NOT 0.562 1.50 3.00 Oper. Not lgico Manejo de datos
OR 0.562 1.50 3.00 Oper. O inclusivo Manejo de datos
OSR 5.75 9.10 2.00
Un frente
ascendente
Bsica
Preface
C38
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
OTE 0.562 0.562 1.00 Activ. de salida Bsica
OTL 0.562 0.562 1.00 Enclav. salida Bsica
OTU 0.562 0.562 1.00 Desenclav. salida Bsica
PID 14.31 169.82 26.00
Proporcional/
integral/derivada
PID
RAD 0.562 24.65 2.00 Radianes Manejo de datos
REF 0.187 200 1.00 Regenerar
Comprensin de
RES 1.312 1.312 1.00 Restablecimiento Bsica
RET 0.187 20.00 1.00
Retorno de
subrutina
Control de flujo de
programa
RPI 0.375 91 + (56/ranura) 2.00
Restablecer
interrup. pendiente
Comprensin de
RTO 1.312 1.312 1.00
Temporizador
retentivo
Bsica
Control de flujo de
programa
SCL .748 33.06 4.00 Escalar datos Matemtica
SCP 0.562 29.85 6.00
Escalar con
parmetros
Matemtica
SIN 0.562 38.05 2.00 Seno Matemtica
SQC 7.10 33.20 5.00
Secuenciador de
comparacin
Especfica a la
aplicacin
SQL 7.10 33.20 4.00
Carga
secuenciador
Especfica a la
aplicacin
SQO 7.10 44.10 5.00
Secuendiador de
salida
Especfica a la
aplicacin
SQR 0.375 28.80 2.00, 3.00 Raz caudrada Matemtica
Especfica a la
aplicacin
Especfica a la
aplicacin
Especfica a la
aplicacin
SUB 0.562 1.50 3.00, 4.00 Restar Matemtica
C39
Mnemnico
Tipo de
instruccin
Nombre
Uso de memoria
(palabras de
usuario)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Tiempo de
ejecucin falso
(aprox.
segundos)
SUS 0.375 10.31 2.00 Suspender
Control de flujo de
programa
SVC 0.187 200 1.00
Servicio de
comunicaciones
Comunicacin
SWP 0.562 22.6 + 12.13/pal. 2.00 Intercambiar Matemtica
TAN 0.562 43.00 2.00 Tangente Matemtica
TND NA 13.05 1.00 Fin temporal
Control de flujo de
programa
TOF 1.312 1.312 1.00
Temporizador a la
desconexin
Bsica
TON 1.312 1.312 1.00
Temporizador a la
conexin
Bsica
XIC
0.375 0.375 1.00

Examina si
cerrado
Bsica
XIO

XOR 0.562 1.50 3.00
Operacin O
exclusivo
Manejo de datos
XPY 0.562 335.10 3.00 X a la pot. de Y Matemtica
Para obtener el tiempo total de ejecucin para una instruccin CPT, tome el tiempo de ejecucin CPT ms cada
tiempo de ejecucin de instruccin matemtica adicional, ms el nmero de instrucciones matemticas entre 3.01.
Por ejemplo, si una instruccin CPT llama una instruccin ADD y una instruccin SUB, el clculo es: 8.8 + 1.70 +
1.70 + 2(3.01) = 18.22.
Para calcular el uso de memoria, haga lo siguiente: Tome 2 ms el nmero de palabras de instruccin para cada
operacin realizada ms el nmero de operaciones realizadas en el clculo. Por ejemplo, 2 + ADD + SUB + 2 = 10.
rengln. La lgica de rengln se resuelve de izquierda a derecha. Las bifurcaciones se resuelven de arriba hacia
abajo.
Esto solamente incluye la cantidad de tiempo necesaria para configurar la operacin solicitada. No incluye el
tiempo necesario para dar servicio a las comunicaciones mismas.
Esta instruccin realiza un fin de escn completo. Esto incluye un escn de entrada/salida, servicio de
comunicacin y limpieza. Vea la hoja de trabajo D en el apndice ?? para calcular el tiempo de ejecucin real.

Aada 1 ms por cada comando que ha recibido servicio.
Los tiempos listados son para mdulos de E/S discretas. Cuando use los mdulos de E/S de 32 puntos, aada los
microsegundos siguientes a las instrucciones IIM e IOM.
15 s IIM cuando verdadero
30 s IOM cuando verdadero
Preface
C40
Cuando use los mdulos siguientes y las instrucciones IIM en el programa, aada los microsegundos
siguientes
Entradas de mdulo analgico o termopar, aada 450 a 550 s
Entradas de mdulo BASIC, aada 500 a 550 s
Cuando use los mdulos siguientes y la instruccin IOM en el programa, aada los microsegundos
siguientes
Entradas de mdulo analgico o termopar, aada 390 a 416 s
Entradas de mdulo BASIC, aada 440 a 466 s
Ejemplo
1) Si la instruccin es falsa, las instrucciones 2, 3, 4, 5, 6 ,7 toman un tiempo de ejecucin cero.
Tiempo de ejecucin = .375 + .562 = .937 microsegundos.
2) Si las instrucciones 1, 2, 6 son verdaderas, entonces las instrucciones 3, 4, 5, 7 toman un
tiempo de ejecucin cero. Tiempo de ejecucin = 0.375 + .375 + .374 + .562 = 1.687
microsegundos.
] [
1
( )
8
] [
2
] [
6
] [
3
] [
4
] [
5
] [
7
C41
Tiempos de ejecucin de punto (coma) flotante del procesador SLC 5/04
Los tiempos de punto (coma) flotante se aplican a los procesadores SLC 5/04
OS400 y OS401.
Los tiempos matemticos de punto (coma) flotante en la tabla siguiente se aplican
cuando S:34/2 no es establecido. Cuando S:34/2 es establecido, los indicadores
matemticos no se actualizan despus de la ejecucin de la instruccin y despus de
que 4-8 ms se restan del tiempo de ejecucin. S:34/2 se puede cambiar dinmica-
mente (es decir, por el programa durante la ejecucin del programa). Por cada
parmetro de entero, aada 10 ms en consideracin de la conversin de entero a
punto (coma) flotante.
Mnemnico
Tiempo de
ejecucin falso
(aprox.
segundos)
Tiempo de
ejecucin
verdadero (aprox.
segundos)
Uso de memoria
(palabras de
usuario)
Nombre
Tipo de
instruccin
ABS
0.75 4.35 2.00 Absoluto Matemtica

ADD 0.187 18.22 4.00 Sumar Matemtica
GRT 0.562 12.62 3.00 Mayor que Comparativa
LIM 0.562 20.19 1.00 Prueba lm Comparativa
NEG 0.187 11.87 3.00 Cambiar signo Manejo de datos
SCP
0.75 94.15 6.00

Escalar con
parmetros
Matemtica
SUB 0.187 19.50 4.00 Restar Matemtica
Se aplica a los procesadores SLC 5/04 OS401 solamente.

Preface
C42
Si usted necesita realizar operaciones de punto (coma) flotante usando una
combinacin de parmetros de punto (coma) flotante y enteros (valores y
direcciones de fuente/destino), calcule la cantidad de palabras de instruccin segn
las pautas siguientes:
1. Comience con la cantidad de palabras para la instruccin de punto (coma)
flotante.
2. Aada 2 palabras para el primer parmetro de entero (valor o direccin de
fuente/destino).
3. Aada 1 palabra por cada parmetro de entero subsiguiente.
Estas palabras adicionales son necesarias para las conversiones de entero a punto
(coma) flotante.
Por ejemplo, esta instruccin requiere 7 palabras de instruccin:
ADD
ADD
Source A F8:8
Source B N7:7
Dest N7:10
4 palabras para la instruccin ADD de punto (coma) flotante (segn la tabla en
la pgina C41).
ms 2 palabras para la direccin de entero N7:7
ms 1 palabra para segunda direccion de entero N7:10
C43
SLC 5/04
1. Aada el no. total de palabras de archivo de datos usadas (excluyendo las palabras
del archivo de estado y datos de E/S) e introduzca el resultado.
2. Multiplique por 3 el no. total de palabras de datos de E/S e introduzca el resultado.
3. Multiplique por 3 el no. total de ranuras de E/S, usadas o no usadas, e introduzca el
resultado.
4. En consideracin del overhead del procesador, introduzca 250 e introduzca el
resultado.
5. Multiplique por 5 el archivo de tabla de datos con el no. ms alto usado e introduzca
el resultado.
6. Multiplique por 5 el archivo de programa con el no. ms alto usado e introduzca el
resultado.
7. Sume los pasos 1 a 6. Introduzca esto como el subtotal (uso de palabra de 4K
adicionales).
8. Reste el valor en el paso 7 de 4096; si el resultado es positivo, introduzca 20,480 en
el paso 14. Si el resultado es negativo, reste el valor absoluto de 20,480 e
introduzca el resultado en el paso 14. (Esto disminuye el valor.)
9. Calcule el no. total de palabras usadas por las instrucciones del programa e
introduzca el resultado. Refirase a la tabla en la pgina C41.
10. Aada el no. total de renglones (1 palabra por rengln) e introduzca el resultado.
11. Aada 1 palabra por cada referencia de direccin indexada e introduzca el resultado.
12. Aada 2 palabras por rengln por cada rengln que contiene una referencia de
direccin indexada e introduzca el resultado.
13. Sume los pasos 9 a 12 e introduzca el resultado.
14. Introduzca el resultado del paso 8. Esta es la memoria disponible.
15. Introduzca el resultado del paso 13. Esta es la cantidad total de palabras usadas.
16. Reste el paso 15 del paso 14.
Este nmero es la cantidad de memoria disponible en el sistema.
Subtotal:
4096
Subtotal:
Total:
(paso 7)
Preface
C44
SLC 5/04 Processor Continued
Instrucciones con direcciones indexadas
Por cada operando con una direccin indexada, aada 25 s al tiempo de ejecucin
para una instruccin verdadera. Por ejemplo, si una instruccin MOV tiene una
direccin indexada para la fuente y el destino, el tiempo de ejecucin cuando la
instruccin es verdadera es 19 + 25 + 25 = 69 microsegundos.
Instrucciones con direcciones de archivo de datos M0 y M1
Los tiempos de ejecucin de las instrucciones con direcciones de archivo de datos
M0 y M1 varan. Los tiempos de ejecucin siguientes representan los valores
mximos esperados.
Tipo de instruccin
Tiempo de ejecucin
(s)
XIC o XIO 743
OTU, OTE o OTL 879
COP a archivo M 735 + 23 por palabra
COP de archivo M 722 + 22 por palabra
FLL 716 + 30 por palabra
MVM a archivo M 850
cualquier direccin de archivo M de fuente o
destino
694
Ejemplo
COP
COPY FILE
Source #B3:0
Dest #M0:1.0
Length 34
Aada 735 microsegundos ms 23 segundos por apalbra para la instruccin anterior
de palabras mltiples. En este ejemplo, 34 palabras se copian de #B3:0 a M0:10.
Aada 735 + (23 x 34) = 1517 microsegundos al tiempo de ejecucin listado en la
pgina ??. Este total es 88.54 + 1517 = 1605.5 microsegundos o bien 1.6
milisegundos.
C45
Instrucciones con direcciones indirectas a nivel de palabra
Busque la forma de la direccin indirecta para la mayor parte de instrucciones con
direccin(es) indirecta(s) y aada aquel tiempo al tiempo de ejecucin de la
instruccin.
Forma de
direccin
Operando de
fuente (s)
Operando de
destino (s)
Si se usa en una
instruccin de tipo de
archivo
SLC 5/03 SLC 5/04 SLC 5/03 SLC 5/04 SLC 5/03 SLC 5/04
N7:[ * ] 65.1 56.15 63.10 54.20 76.35 66.75
ST12:[ * ].[ * ] 69.45 60.00 67.45 58.05 80.70 70.60
ST12:[ * ].0 74.65 59.60 72.65 57.65 85.90 70.20
ST12:0.[ * ] 74.65 59.60 72.65 57.65 85.90 70.20
N[ * ]:[ * ] 105.90 89.40 131.50 112.55 138.75 118.70
N[ * ]:0 111.10 89.00 136.70 112.15 143.95 118.30
ST[ * ]:[ * ].[ * ] 110.25 93.25 135.85 116.40 143.10 122.55
ST[ * ]:[ * ].0 115.45 92.85 141.05 116.00 148.30 122.15
ST[ * ]:0.[ * ] 115.45 92.85 141.05 116.00 148.30 122.15
ST[ * ]:0.0 120.65 92.45 146.25 115.60 153.50 121.75
#N7:[ * ] 73.05 59.35 64.65 57.30 86.80 69.80
#ST12:[ * ].[ * ] 77.40 63.20 69.00 61.15 91.15 73.65
#ST12:[ * ].0 82.60 62.80 74.20 60.75 96.35 73.25
#ST12:0.[ * ] 82.60 62.80 74.20 60.75 96.35 73.25
#N[ * ]:[ * ] 110.95 92.95 133.40 114.40 146.65 121.35
#N[ * ]:0 116.15 92.55 138.60 114.00 151.85 120.95
#ST[ * ]:[ * ].[ * ] 115.30 96.80 137.75 118.25 151.00 125.20
#ST[ * ]:[ * ].0 120.50 96.40 142.95 117.85 156.20 124.80
#ST[ * ]:0.[ * ] 120.50 96.40 142.95 117.85 156.20 124.80
#ST[ * ]:0.0 125.70 96.00 148.15 117.45 161.40 124.40
[ * ] indica que una referencia indirecta ha sido sustituida.

Preface
C46
Ejemplos
ADD 1.70
Fuente A 65.10
Fuente B 74.65
Destino 131.50
272.95 s
ADD
ADD
Source A N7:[*]
Source B T4:[*].ACC
Dest N7[*]:[*]
(EN)
(DN)
BSL
BIT SHIFT LEFT
File #B3[*]:1
Control R6:2
Bit Address B3/[*]
Length 32
BSL 31.5 + (2)2.31 = 36.12
Archivo 120.95
Direccin de bit 77.80
234.87 s
SLC 5/03
SLC 5/04
C47
Instrucciones con direcciones a nivel de bit
Las direcciones de bit se basan en la forma de la direccin indirecta y el tipo de
instruccin de bit. Use las dos tablas siguientes para calcular el tiempo de ejecucin
de una instruccin de bit.
Tiempo adicional (s)
Forma de direccin
SLC 5/03 SLC 5/04
B3/[ * ] 96.70 77.80
B3:1/[ * ] 96.70 77.80
B3:[ * ]/[ * ] 91.50 72.80
ST12:[ *].[ * ]/[ * ] 100.65 76.65
ST12:[ * ].[ * ]/0 100.85 76.25
ST12:[ *].0/[ * ] 100.85 76.25
ST12:[ * ].0/0 105.85 75.85
ST12:0.[ * ] /0 105.85 75.85
ST12:0.0/[ * ] 105.85 75.85
B[ * ]/[ * ] 171.50 141.40
B[ * ]:1/[ * ] 171.50 141.40
B[ * ]:[ * ]/[ * ] 166.30 141.80
ST[ * ]:[ * ].[ * ]/[ * ] 170.65 145.65
ST[ * ]:[ * ].[ * ]/0 175.85 145.25
ST[ * ]:[ * ].0/[ * ] 175.85 145.25
ST[ * ]:[ * ].0/0 181.05 144.85
ST[ * ]:0.[ * ]/[ * ] 175.85 145.25
ST[ * ]:0.[ * ]/0 181.05 144.85
ST[ * ]:0.0/[ * ] 181.05 144.85
ST[ * ]:0.0/0 186.25 144.45
Preface
C48
Tiempos de ejecucin de instruccin
Tiempo de ejecucin (s)
Instruccin
SLC 5/03 SLC 5/04
XIC 10.20 8.72
XIO 14.65 12.76
OTU 6.30 5.45
OTL 9.35 5.40
OTE 6.25 5.50
OSR 10.50 8.10
Ejemplo
Para calcular el tiempo de ejecucin de una instruccin XIC a B3/[N7:0] usando un
procesador SLC 5/03, sume lo siguiente:
10.20 + 96.70 = 106.90
Tiempo de escn estimado
D1

D Tiempo de escn estimado
Este apndice contiene hojas de trabajo que le permiten calcular aproximadamente
el tiempo de escn para la configuracin y programa su controlador en particular. El
clculo de tiempo de escn para un ejemplo de controlador y programa se incluye
como ayuda.
Usted utilizar los tieimpos de ejecucin de instruccin enumerados en el apndice
B.
Preface
D2
Ciclo de operacin del procesador
El diagrama y tabla siguientes separan el ciclo de operacin del procesador en
eventos. Las instrucciones para calcular el tiempo de escn de estos eventos
aparecen en las hojas de trabajo.
Processor Overhead
Communications
Output Scan
Program Scan
Input Scan
Eventos en el ciclo de operacin del
procesador
Evento Descripcin
Escn de entrada
El estado de los mdulos de entrada se lee y la imagen de
entrada en el procesador se actualiza con esta informacin.
Escn de programa
El programa de escalera se ejecuta. La tabla de imagen de
entrada se evala, los renglones de escalera se resuelven y la
imagen de salida se actualiza. La informacin todava no se
transfiere a los mdulos de salida.
Escn de salida
La informacin de imagen de salida se transfiere a los
mdulos de salida.
Comunicaciones
La comunicacin con programadores y otros dispositivos de la
red se realiza.
Overhead del procesador
La limpieza interna del procesador se efecta. Las acciones
incluyen la realizacin el escn previo del programa y la
actualizacin de la base de tiempo interna y el archivo de
estado.
D3
Tiempos de acceso para los datos M0/M1
Durante el escn de programa, el procesador debe acceder a la tarjeta de E/S
especial para leer/escribir los datos M0 M1. Este tiempo de acceso se debe aadir
al tiempo de ejecucin de cada instruccin con referencia a los datos M0 M1. La
tabla siguiente muestra los tiempos de acceso aproximados por instruccin o palabra
de datos para los procesadores SLC 5/02, SLC 5/03 y SLC 5/04.
Procesador
Tiempo de acceso por
instruccin de bit o palabra
de datos
Tiempo de acceso por
instruccin de palabras
mltiples
SLC 5/02 Vea la pgina C21. Vea la pgina C21.
SLC 5/03 OS300, OS301 Vea la pgina C34. Vea la pgina C34.
SLC 5/04 OS400, OS401 Vea la pgina C44. Vea la pgina C44.
Preface
D4
Latencia de interrupcin
La latencia de interrupcin es el intervalo entre la deteccin de interrupcin y el
comienzo de la subrutina de interrupcin. Durante este plazo de tiempo, el
procesador SLC 500 realiza operaciones que no se pueden interrumpir.
Nota Si usted usa un procesador SLC 5/03 y S:33/8 es restablecido (0), las interrupciones
no pueden recibir servicio dentro del perodo de latencia de interrupcin calculado.
(Vea la pgina siguiente.) Esto se aplica a las instrucciones siguientes:
Interrupcin de entrada discreta (DII)
Interrupcin temporizada seleccionable (STI)
Interrupcin de E/S
D5
Cmo calcular la latencia de interrupcin para SLC 5/03
Use la hoja de trabajo siguiente para calcular la latencia de interrupcin. Estos
ejemplos suponen que el bit de control de latencia de interrupcin S:33/8 es
establecido.
Tiempo de entrada
Overhead fijo
Overhead de comunicacin de fondo de canal 0
Latencia de interrupcin total (mx.)
Tiempo de entrada
Overhead fijo
Tiempo de entrada
Overhead fijo
288 s
326 s
608 s
60 s
60 s
60 s
Use los tiempos de ejecucin siguientes para calcular la latencia de interrupcin.
Configuracin de canal Tiempo de overhead de fondo
DH485 300 s
DF1 halfDuplex
maestro/esclavo
650 s
DF1 fullDuplex 655 s
Los tiempos anteriores incluyen la comunicacin de hardware. Estos tiempos tambin suponen que existe
comunicacin de mdem segura. Si las lneas de mdem son ruidosas, aada 8 s al tiempo especfico.
Preface
D6
Cmo calcular la latencia de interrupcin para SLC 5/04
Use la hoja de trabajo siguiente para calcular la latencia de interrupcin. Estos
ejemplos suponen que el bit de control de latencia de interrupcin S:33/8 es
establecido.
237 s
278 s
472 s
60 s
60 s
60 s
Tiempo de entrada
Overhead fijo
Tiempo de entrada
Overhead fijo
Tiempo de entrada
Overhead fijo
Use los siguientes tiempos de ejecucin para ayudarle a calcular la latencia de
interrupcin
Configuracin de canal Tiempo de overhead de fondo
DH485 220 s
DF1 halfduplex
maestro/esclavo
553 s
DF1 fullduplex 553 s
DH+ 260 s
Los tiempos anteriores incluyen la comunicacin de hardware. Estos tiempos tambin asumen que existe
comunicacin de mdem segura. Si las lneas de mdem son ruidosas, aada 8 s al tiempo especfico.
D7
Ejemplo Interrupcin temporizada seleccionable del procesador SLC 5/03
Configuracin: Canal 0 desactivado
Canal 1 DH485
Tiempo de entrada
Overhead fijo
288 s
60 s
0 s
648 s
300 s
Ejemplo Interrupcin temporizada seleccionable del procesador SLC 5/04
Configuracin: Canal 0 DH485
Canal 1 desactivado
Tiempo de entrada
Overhead fijo
237 s
60 s
220 s
517 s
0 s
Preface
D8
Hojas de trabajo de tiempo de escn
Las hojas de tiempo A, B, C, D y E en las pginas siguientes se deben usar con los
sistemas SLC 500 segn lo siguiente:
Hoja de trabajo A Controladores compactos
Hoja de trabajo B Procesador 1747-L511 1747-L514
Hoja de trabajo C Procesador 1747-L524
Hoja de trabajo D Procesador 1747L532
Hoja de trabajo E Procesador 1747L542
Estas hojas de trabajo se presentan para ayudarle a calcular el tiempo de escn de la
aplicacin. Refirase al apndice B para obtener los tiempos de ejecucin de
instruccin. Refirase a la Descripcin general del sistema de la familia SLC 500,
publicacin 1747-2.30ES, para obtener los nmeros y tamaos de piezas del mdulo
de E/S.
Un ejemplo del clculo de tiempo de escn aparece en la pgina D25.
Definicin de terminologa de la hoja de trabajo
Cuando usted trabaje con las hojas de trabajo, encontrar los trminos siguientes:
Trmino: Definicin:
Comunicacin de fondo
Ocurre cuando el procesador est conectado a una red activa.
Durante este evento, el procesador acepta caracteres de la
red y los coloca en un bfer de paquete.
Comunicacin de primer plano
Ocurre solamente cuando hay otro nodo conectado, o cuando
otro procesador enva una instruccin MSG al procesador.
Durante este evento, el procesador realiza los comandos de
comunicacin contenidos en los paquetes finalizados
construidos durante las comunicaciones de fondo.
Overhead de forzado de
entrada
Este valor se incluye en el tiempo de escn cuando los
forzados se habilitan en el programa.
Overhead de forzado de salida
Este valor se incluye en el tiempo de escn cuando los
forzados se habilitan en el programa.
Tiempos de overhead del
procesador
El mantenimiento interno del procesador se efecta. Las
acciones incluyen la realizacin del escn previo de programa
y la actualizacin de la base de tiempo interna y el archivo de
estado.
D9
Trmino: Definicin:
Un solo paso
Al usar esta funcin con un procesador SLC 5/02, SLC 5/03
SLC 5/04, puede ejecutar el programa un rengln o una
seccin individualmente. Esta funcin se usa para propsitos
de depuracin.
Mdulo de palabras mltiples
Un ejemplo de mdulos de palabras mltiples es DCM,
analgico y DSN.
Hoja de trabajo A Cmo estimar el tiempo de escn del controlador fijo
Procedimiento Tiempo de escn
mnimo
Tiempo de escn
mximo
1. Estime el tiempo de escn de entrada (s).
1.1 Determine el tipo de controlador que usted tiene
Si tiene un procesador de E/S 20, escriba 313 en la lnea (A)
Si tiene un procesador de E/S 30 40, escriba 429
en la lnea (A). A.)________
1.2 Calcule el escn de entrada de procesador de los mdulos de entrada
discreta (es un cero si no se usa el chasis de expansin)
No. de mdulos de 8 puntos ________ x 197 = B.)________
No. de mdulos de 16 puntos ________ x 313 = C.)________
No. de mdulos de 32 puntos ________ x 545 = D.)________
1.3 Calcule el escn de entrada de procesador de los mdulos de E/S
especiales (es un cero si no se usa el chasis de expansin)
No. de 1/4 DCM o comb. analgica ________ x 652 = E.)________
No. de 1/2 DCM, entrada analgica
1746HS ________ x 1126 = F.) ________
No. de 3/4 DCM ________ x 1600 = G.)________
No. de DCM lleno, BASIC,
1747DSN ________ x 2076 = H.)________
No. de 1747KE ________ x 443 = I.) ________
No. de 1746NT4 ________ x = J.) ________
1.4 Sume las lneas A a J. Coloque este valor en la lnea (K).
Aada 101 al valor en la lnea (K).
Esta suma es el tiempo de escn de entrada mnimo.
K.)________ + 101 = L
1.5 Calcule el tiempo de escn de entrada mnimo:
Tiempo de escn de entrada mximo (M) =
Tiempo de escn de entrada mnimo (K) + (No. de mdulos de E/S especiales x 50)
1.6 Calcule el overhead de entrada forzado: Overhead de entrada forzado = (N)
(No. de mdulos de entrada x 180) + 140 por palabra adicional para
mdulos de palabras mltiples (por ej., DMC, analgico, DNS)
Cuando los forzados se inhabilitan, este valor es 0.
L)________
N)________
M)________
N)________
Contina en la pgina siguiente
Preface
D10
Procedimiento Tiempo de escn mn. Tiempo de escn mx.
2. Calcule el tiempo de escn de salida (s).
2.1 Determine el tipo de controlador que usted tiene.
Si tiene un procesador de E/S 20, escriba 173 en la lnea (A)
Si tiene un proc. de E/S 30 40, escriba 272 en la lnea (A). A.)________
2.2 Calcule el escn de salida de procesador de los mdulos de salida discreta.
No. de mdulos de 32 puntos ________ x 470 = D.)________
2.3 Calcule el escn de salida de procesador de los mdulos de E/S especiales.
No. de 1/4 DCM comb. analgica ________ x 620 = E.)________
No. de 1/2 DCM, salida analgica
1746HS ________ x 1028 = F.) ________
No. de 3/4 DCM ________ x 1436 = G.)________
No. de DCM completo, BASIC,
1747DSN ________ x 1844 = H.)________
2.4 Sume las lneas A a H. Coloque este valor en la lnea (I).
Sume 129 al valor en la lnea (I). Esta suma es el tiempo de escn de salida mnimo.
I.)________ + 129 = (J)
2.5 Calcule el tiempo de escn de salida mximo:
Tiempo de escn de salida mixmo (K) =
Tiempo de escn mnimo (J) + (No. de mdulos de E/S especiales x 50)
2.6 Calcule el overhead de salida forzado: Overhead de salida forzado = (L)
(No. de mdulos de salida x 172) + 140 por palabra adicional
para mdulos de palabras mltiples (por ej., DCM, analgico, DSN)
Cuando los forzados se inhabilitan, este valor es 0.
J)_________
L)_________
K)________
L)________
3. Estime el tiempo de escn de programa. Este clculo aproximado supone la operacin
de todas las instrucciones una vez por cada escan de operacin.
3.1 Cuente el no. de renglones en el programa APS. Coloque el valor en la lnea (A).
3.2 Calcule el tiempo de ejecucin de programa mximo (B) cuando todas las instrucciones
son verdaderas.
3.3 Calcule el tiempo de ejecucin de programa mnimo (C) usando los tiempos asociados
con una instruccin cuando sta es falsa. (Vea el apndice A para hacer esto.)
4. Sume los valores en las columnas de tiempo de escn mnimo y mximo.
A)_________
C)__________
__________ subtotal
A)________
B)_________
_________ subtotal
5. Aada el tiempo de overhead del procesador (178 para tiempo de escn mn.; 278 para
tiempo de escn mx.) a los subtotales calculados en el paso 4.
Use estos subtotales nuevos para calcular el overhead de comunicacin en el paso 6.
+ 178
__________
subtotal
+ 278
_________
subtotal
6. Calcule el overhead de comunicacin:
6.1 Calcule el overhead de comunicacin de fondo cuando no haya comunicacin:
multiplique el subtotal para el tiempo de escn mn. (A) (estimado en el paso 5) entre 1;
multiplique el subtotal para el tiempo de escn mx. (B) entre 1.140
(el valor mx. toma en cuenta la red activa DH-485) cuando haya comunicacin.
6.2 Calcule el overhead de comunicacin de primer plano:
para el tiempo de escn mn. (C), aada 0; para el tiempo de escn mx. (D), aada
2310.
(El tiempo de escn mx. toma en cuenta
6.3 Convierta los seg. en mseg, divida entre 1000.
A x 1.000
_________ s
C + 0
_________ s
/ 1000
B x 1.140
________ s
D + 2310
________ s
/ 1000
D11
Tiempos de escn mn. y mx. calculados para la aplicacin del controlador fijo: mseg mseg
Preface
D12
Hoja de trabajo B Cmo estimar el tiempo de escn del procesador
1747-L511 1747-l514
1. Calcule el tiempo de escn de entrada (s).
1.1 Calcule el escn de entrada de procesador de los mdulos de entrada discreta.
No. de mdulos de 8 puntos ________ x 197 = A.)________
1.2 Calcule el escn de entrada de procesador de los mdulos de E/S especiales.
No. de 1/4 DCM o comb. analgica ________ x 652 = D.)________
No. de 1/2 DC, entrada analgica
1746HS ________ x 1126 = E.)________
No. de 3/4 DCM ________ x 1600 = F)________
No. de DCM completo, BASICO
1747DSN ________ x 2076 = G.)________
No. de 1747KE ________ x 443 = H.)________
No. de 1746NT4 ________ x = I.)________
1.3 Sume las lneas A a I. Coloque este valor en la lnea (J)
Sume 101 al valor en la lnea (J). Esta suma es el tiempo de escn de entrada mn.
J.)________ + 101 = K
1.4 Calcule el tiempo de escn de entrada mximo:
Tiempo de escn de entrada mximo (L) =
Tiempo de escn mnimo (K) + (No. de mdulos de E/S especiales x 50)
1.5 Calcule el overhead de entrada forzado: Overhead de entrada forzado = (M)
(No. de mdulos de entrada x 180) + 140 por palabra adicional para
mdulos de palabras mltiples (por ej., DMC, analgico, DSN)
K)_________
L)_________
M)_________
2. Estime el tiempo de escn de salida (s).
No. de 1/4 DCM comb. analgica ________ x 620 = D.)________
1746HS ________ x 1028 = E.)________
No. de 3/4 DCM ________ x 1436 = F) ________
No. de DCM completo, BASIC,
1747DSN ________ x 1844 = G.)________
2.3 Sume las lneas A a G. Coloque este valor en la lnea (H).
Sume 129 al valor en la lnea (H). Esta suma es el tiempo de escn de salida mn.
H)________ + 129 = I
2.4 Calcule el iempo de escn de salida mximo.
Tiempo de escn de salida mximo (J) =
Tiempo de escn mnimo (I) + (No. de mdulos de E/S especiales x 50)
2.5 Calcule el overhead de salida forzado: Overhead de salida forzado = K
(No. de mdulos de salida x 172) + 140 por palabra adicional para
mdulos de palabras mltiples (por ej., DCM, analgico, DSN)
I)________
J)_________
K)_________
D13
mnimo
Tiempo de escn
mximo
3. Estime el tiempo de escn de programa. Este clculo aproximado supone e la
operacin de todas las instrucciones una vez por cada escn de operacin.
3.2 Calcule el tiempo de ejecucin de programa (B) cuando todas las instrucciones son
verdaderas. (Vea el apndice A para hacer esto.)
A)__________
B)__________
___________
subtotal
A)_________
B)_________
_________
subtotal
5. Sume el tiempo de overhead del procesador (178 para tiempo de escn mnimo; 278
para tiempo de escn mximo) a los subtotales estimados en el paso 4.
Use estos subtotales nuevos para calcular el overhead de comunicaciones en el paso 6.
+ 178
__________
subtotal
+ 278
_________
subtotal
6.1 Calcule el overhead de comunicacin de fondo:
multiplique el subtotal para el tiempo de escn mn. (estimado en el paso 5) entre 1;
multiplique el subtotal para el tiempo de escn mx. entre 1.140
(el valor mx. toma en cuenta la red activa DH-485)..
por el tiempo de escn mnimo, aada 0;
por el tiempo de escn mximo, aada 2310.
(El tiempo de escn mximo toma en cuenta que el programador est
conectado al procesador.)
6.3 Convierta seg a mseg y divida entre 1000.
x 1.000
__________ seg
+ 0
__________ seg
/ 1000
x 1.140
_________ seg
+ 2310
_________ seg
/ 1000
Los tiempos de escn mnimo y mximo estimados de la aplicacin de 1747-L5100
1747-L514:
mseg mseg
Preface
D14
Hoja de trabajo C Cmo estimar el tiempo de escn del procesador
1747-L524
mnimo
Tiempo de escn
mximo
1.2 Calcule el escn de entrada de procesador de los mdulos de E/S discretas.
1746HS ________ x 659 = E.)________
No. de 3/4 DCM ________ x 944 = F)________
No. de DCM completo, config. pequea BASIC
o DSN de 7 bloques ________ x 1228 = G.)________
No. de 1747KE ________ x 250 = H.)________
No. de 1746NT4 ________ x = I.)_________
No. de config. larga BASIC,
1746HSCE ________ x 1557 = J.)________
No. de DSN de escner RS/O
o de 30 bloques ________ x 4970 = K.)________
1.4 Sume las lneas A a K. Coloque este valor en la lnea (L).
Sume 121 al valor en la lnea (L). Esta suma es el tiempo de escn de entrada mn.
L.)________ + 121 = M
Tiempo de escn mn. (M) + (No. de mdulos de E/S especiales en la seccin 1.2 x 30) +
(No. de mdulos de E/S especiales en la seccin 1.3 x 120) = (N)
1.6 Calcule el overhead de entrada forzado ()) = (No. de mdulos de entrada x 108) +
140 por palabra adicional para los mdulos de palabras mltiples
M)_________
N)_________
O)_________
D15
mnimo
Tiempo de escn
mximo
1746HS ________ x 617 = E.)________
No. de 3/4 DCM ________ x 862 = F.)________
No. de DCM completo , config. pequea BASIC
o DSN de 7 bloques ________ x 1047 = G.)________
No. de config. largas BASIC,
1746HSCE ________ x 1399 = H.)________
No. de DSN de escner RI/O
o de 30 bloques ________ x 4367 = I.)________
2.4 Sume las lneas A a I. Coloque este valor en la lnea (J).
Sume 138 al valor en la lnea (J). Esta suma es el tiempo de escn de salida mn.
J.)________ + 138 = K
2.5 Calcule el tiempo de escn de salida mximo = L
Tiempo de escn mnimo (K) + (No. de mdulos de E/S especiales en parte B x 30) +
(No. de mdulos de E/S especiales en parte C x 120)
2.6 Calcule el overhead de salida forzado (M)= (No. de mdulos de salida x 104) +
140 por palabra adicional para los mdulos de palabras mltiples
K)_________
L)_________
M)_________
3. Calcule el tiempo de escn de programa. Este clculo aproximado supone la
3.2 Multiplique el valor en la lnea (A) entre 6. (Si usted guard el programa con un
solo paso habilitado, multiplique el valor en la lnea (A) entre 66.)
A.)________ x 6 =
3.3 Calcule el tiempo de ejecucin de programa cuando todas las instrucciones
sean verdaderas. (Vea el apndice A para hacer esto.)
A)__________
B)__________
__________
subtotal
A)_________
_________
_________
subtotal
5. Aada el tiempo de overhead de procesador (180 para tiempo de escn mn.; 280 para
tiempo de escn mx.) a los subtotales calculados en el paso 4.
+ 180
________subtotal
+ 280
_________
subtotal
Preface
D16
mnimo
Tiempo de escn
mximo
multiplique el subtotal para el tiempo de escn mn. (estimado en el paso 5) por 1040;
multiplique el subtotal para el tiempo de escn mx. por 1140
(el valor mximo toma en cuenta la red activa DH-485).
6.2 Calcule el overhead de comunicaciones de primer plano:
para el tiempo de escn mnimo, aada 0;
para el tiempo de escn mximo, aada 2286.
6.3 Convierta seg a mseg y divida entre 1000.
x 1040
_________ seg.
+ 0
__________ seg
/ 1000
x 1140
_________ seg
+ 2286
_________ seg
/ 1000
Tiempos de escn mnimo y mximo calculados de la aplicacin 1747-L524: mseg mseg
7. Estime el tiempo de escn para la aplicacin 1747-L524 de serie B; divida los valores
para la aplicacin de serie C entre 0.60.
Tiempos de escn mnimo y mximo estimados de la aplicacin 1747-L524 de serie B:
/ 0.60
mseg
/ 0.60
mseg
D17
Hoja de trabajo D Cmo calcular el tiempo de escn del procesador
1747-L532
1. Tiempo de escn de entrada (s).
No. de mdulos de 8 puntos _______ x 26 = A.)________
No. de mdulos de 16 puntos _______ x 26 = B.)________
No. de mdulos de 32 puntos _______ x 52 = C.)________
No. de mdulos de comb. de E/S _______ x 74 = D.)________
No. de 1746HS _______ x 332 = E.)________
No. de 1/4 DCM _______ x 317 = F.)_________
No. de 1/2 DCM _______ x 352 = G.)________
No. de 3/4 DCM _______ x 478 = H.)________
No. de DCM completo _______ x 420 = I)________
No. de 1747KE _______ x 443 = J)________
No. de 1746NI4 _______ x 316 = K.)________
No. de 1746NIO4I, NIO4V _______ x 272 = L.)________
No. de 1746NT4 _______ x 385 = M.)________
No. de DSN de 7 bloques ______ _x 423 = N.)________
No. de DSN de 30 bloques _______ x 1051 = O.)________
No. de 1746BAS
(configuracin SLC 5/01) _______ x 451 = P.)________
1.3 No. de 1747SN _______ x 1218 = Q.)________
No. de 1746HSCE _______ x 506 = R.)________
No. de 1746BAS
(configuracin SLC 5/02 y SLC 5/03) _______ x 605 = S.)________
1.4 Si S:33/8 se ha puesto a cero, sume 92 s por ranura de entrada configurada
_______ x 92 = T.)________
1.5 Sume las lneas A a T. Coloque este valor en la lnea (W).
Sume 31 al valor en la lnea (W). Este es el escn de entrada mnimo.
W.) ______ + 31 = X
1.6 Calcule el tiempo de escn mximo de entrada de E/S especiales:
Tiempo de escn de entrada (R1) = No. de mdulos de E/S especiales en sec. 1.2 x 50
1.7 Calcule el tiempo de escn mximo de entrada de E/S para la seccin 1.3:
1.8 Calcule el overhead de entrada forzado:
Overhead de entrada forzado = No. de mdulos de entrada discreta a 3.5 s por pal.
Sume 20 + 4/por palabra por cada mdulo de E/S especial
(por ejemplo, BASIC tiene 8 entradas = 20 + 4 x 8 = 52) = Y
1.9.0 Sume los valores en las columnas de tiempo de escn mnimo;
coloque los valores en el subtotal del tiempo de escn mnimo.
1.9.1 Sume los valores en las columnas de tiempo de escn mximo;
coloque los valores en el subtotal del tiempo de escn mximo.
X)________
Y)_______
subtotal_______
X)________
R1)_______
R2)______
Y)_______
subtotal_______
Preface
D18
Procedure Min Scan Time Max Scan Time
No. de mdulos de comb. de E/S ________ x 82 = D.)________
No. de 1746HS _______ x 369 = E.)________
No. de 1/4 DCM _______ x 335 = F.)________
No. de 1/2 DCM _______ x 380 = G.)________
No. de 3/4 DCM _______ x 424 = H.)________
No. de DCM completo _______ x 469 = I.)________
No. de 1746NIO4I & NIO4V _______ x 297 = J.)________
No. de 1746NO4I & NO4V _______ x 342 = K.)_________
No. de DSN de 7 bloques _______ x 469 = L.)________
No. de DSN de 30 bloques _______ x 1224 = M.)________
No. de 1746BAS
(configuracin SLC 5/01) _______ x 500 = O.)________
No. de 1747SN _______ x 1395 = P.)________
No. de 1746HSCE _______ x 394 = Q.)________
No. de 1746BAS
(configuracin SLC 5/02 y SLC 5/03) _______ x 656 = R.)_________
2.4 Si S:33/8 est puesto a cero,
sume 92 s por ranura de
salida configurada _______ x 92 = S.)________
2.5 Sume las lneas A a S. Coloque este valor en la lnea (T).
Sume 30 al valor en la lnea (T). Este es el escn de salida
mnimo de las E/S especiales. T.)________ + 30 =X
2.6 Calcule tiempo de escn de salida special mximo:
Tiempo de escn de salida (R!) = No. de mdulos de E/S especiales en 2.2 x 50
2.7 Calcule el tiempo de escn de salida mximo para la seccin 2.3:
Escn de salida (R2) = No. de mdulos de E/S especiales x 200
2.8 Calcule el overhead de salida forzado:
Overhead de salida forzado = No. de mdulos de salida discreta a 3.0 s por palabra
Sume 20 + 4/por palabra por cada mdulo de E/S especial
(por ejemplo, BASIC tiene 8 palabras de entrada = 20 + 4 x 8 = 52)
2.9.0 Sume los valores en las columnas de tiempo de escn mnimo; coloque los valores
en el subtotal de tiempo de escn mnimo
2.9.1 Sume los valores en las columnas de tiempo de escn mximo; coloque los valores
en el subtotal de tiempo de escn mximo
X)_______
Y)_______
subtotal_______
X)_______
R1)_______
R2)______
Y)_______
subtotal_______
D19
3. Calcule el tiempo de escn de programa. Este clculo aproximado supone la
3.1 Cuente el no. renglones en el programa de escalera. Multiplique este no. por 0.25.
Coloque el valor en la lnea Renglones.
3.2 Calcule el tiempo de ejecucin de programa cuando todas las instrucciones sean
verdaderas. (Vea el apndice B para hacer esto.) Coloque este valor en la
lnea Tiempo.
3.3 Sume los valores de 3.1 y 3.2; coloque esta suma en la lnea de subtotal.
Renglones)_____
+
Tiempo)______
subtotal______
Renglones)_____
+
Tiempo)______
subtotal______
4. Tiempo de overhead de procesador (S:33/8 = 1 aada 752 s; S:33/8 = 0 aada 844 s) subtotal subtotal
5.1 Calcule el overhead de comunicaciones de fondo usando la tabla siguiente.
El overhead mn. se aplica cuando los dispositivos no estn conectados al canal.
Canal 0 Canal 1 Overhead de comunicacin de fondo
(RS232) (DH485)
Mnimo Mximo
DF1 fullduplex DH485 1026 1180 (1280)
DF1 halfduplex DH485 1025 1175
DH485 DH485 1040 1160
DF1 fullduplex Parada 1006 1100 (1200)
DF1 halfduplex Parada 1005 1095
DH485 Parada 1020 1080
Use los nmeros entre parntesis cuando se usen instrucciones MSG en
el canal DF1 fullduplex.
5.2 Calcule el overhead de comunicaciones de primer plano:
por el tiempo de escn mximo; aada 1027 por canal.
(El tiempo de escn mx. toma en cuenta que el programador est
conectado el procesador.)
Overhead
+
0
subtotal

Overhead
+
1027
subtotal
6. Sume todos los valores de los subtotales de pasos 15
(escn de entrada mn. y mx., escn de salida, escn de programa, overhead de
procesador y overhead de comunicacin).
seg seg
7. Convierta seg en mseg dividiendo entre 1000. / 1000 / 1000
Tiempos de escn mn. y mx. estimados de la aplicacin 1747-L532: mseg mseg
Nota El tiempo de escn anterior no toma en cuenta las bifurcaciones. Vea el ejemplo
siguiente acerca de cmo calcular el tiempo de escn adicional cuando se usan
bifurcaciones.
Bifurcaciones anidadas
Esto toma 1.5 s
Bifurcaciones extendidas
Esto toma .5 s
Preface
D20
Hoja de trabajo E Cmo calcular el tiempo de escn del procesador
1747-L542
No. de mdulos de 8 puntos _______ x 26 = A.)________
No. de mdulos de 16 puntos _______ x 26 = B.)________
No. de mdulos de 32 puntos _______ x 52 = C.)________
No. de mdulos de comb. de E/S _______ x 74 = D.)________
No. de 1746HS _______ x 312 = E.)________
No. de 1/4 DCM _______ x 297 = F.)_________
No. de 1/2 DCM _______ x 332 = G.)________
No. de 3/4 DCM _______ x 366 = H.)________
No. de DCM completo _______ x 400 = I)________
No. de 1747KE _______ x 423 = J)________
No. de 1746NI4 _______ x 296 = K.)________
No. de 1746NIO4I, NIO4V _______ x 252 = L.)________
No. de 1746NT4 _______ x 365 = M.)________
No. de DSN de 7 bloques _______ x 403 = N.)________
No. de DSN de 30 bloques _______ x 1031 = O.)________
No. de 1746BAS
(configuracin SLC 5/01) _______ x 431 = P.)________
1.3 No. de 1747SN _______ x 1198 = Q.)________
No. de 1746HSCE _______ x 486 = R.)________
No. de 1746BAS
(confniguracin SLC 5/02 y SLC 5/03) _______ x 585 = S.)________
1.4 If S:33/8 is clear,
add 78 s per configured input slot _______ x 78 = T.)________
1.5 Sume las lneasA a T. Si hay valores en E a S que son > 0, aada 6.
Coloque este valor en la lnea (W).
Sume 15 al valor en la lnea (W). Este es el escn de entrada mnimo.
W.) ______ + 15 = X
1.6 Calcule el tiempo de escn mximo de entrada de E/S especiales:
1.7 Calcule el tiempo de escn mximo de entrada de E/S para la seccin 1.3 x 200
Overhead de entrada forzado = No. de mdulos de entrada discreta a 3.5 s por pal.
Aada 16.35 + 4.3 por palabra por cada mdulo de E/S especial
(por ej., BASIC tiene 8 entradas = 16.35 + 4.3 x 8 = 50.75) = Y
1.9.0 Sume los valores en las columnas de tiempo de escn mximo;
coloque los valores en el subtotal del tiempo de escn mnimo.
1.9.1 Sume los valores en las columnas de tiempo de escn mnimo;
coloque los valores en el subtotal del tiempo de escn mximo.
X)________
Y)_______
subtotal_______
X)________
R1)_______
R2)______
Y)_______
subtotal_______
D21
2. Calcule el tiemp de escn de salida (s).
No. de mdulos de comb. de E/S ________ x 82 = D.)________
No. de 1746HS _______ x 349 = E.)________
No. de 1/4 DCM _______ x 315 = F.)________
No. de 1/2 DCM _______ x 360 = G.)________
No. de 3/4 DCM _______ x 404 = H.)________
No. de DCM completo _______ x 449 = I.)________
No. de 1746NIO4I & NIO4V _______ x 277 = J.)________
No. de 1746NO4I & NO4V _______ x 322 = K.)_________
No. de DSN de 7 bloques _______ x 449 = L.)________
No. de DSN de 30 bloques _______ x 1204 = M.)________
No. de 1746BAS
(configuracin SLC 5/01) _______ x 480 = O.)________
No. de 1747SN _______ x 1375 = P.)________
No. de 1746HSCE _______ x 374 = Q.)________
No. de 1746BAS
(configuracin SLC 5/02 y SLC 5/03) _______ x 636 = R.)_________
2.4 Si S:33/8 est puesto a cero, sume 78 s
por ranura de entrada configurada _______ x 78 = S.)________
2.5 Sume las lneas A a S. Si hay valores en E a R que son >0, sume 6.
Coloque este valor en la lnea (T). Sume 12 al valor en la lnea (T).
Este es el escn de salida mnimo de las E/S especiales.
. T.)________ + 12 =X
2.6 Calcule el tiempo de escn mximo de salida especial:
Tiempo de escn de salida (R1) = No. de mdulos de E/S especiales en 2.2 x 50)
2.7 Calcule el tiempo de escn mximo de salida para la seccin 2.3:
Escn de salida (R2) = No. de mdulos de E/S especiales en x 200
2.8 Calcule el overhead de salida forazado:
Overhead de salida forzado = No. de mdulos de salida discreta a 3.0 s por palabra
Sume 16.35 + 4.3 por palabra por cada mdulo de E/S especial
(por ej., BASIC tiene 8 entradas = 16.35 + 4.3 x 8 = 50.75) = Y
2.9.0 Sume los valores en las columnas de tiempo de escn mnimo; coloque los valores
en el subtotal del tiempo de escn mnimo.
2.9.1 Sume los valores en las columnas de tiempo de escn mximo; coloque los valores
en el subtotal del tiempo de escn mximo.
X)_______
Y)_______
subtotal_______
X)_______
R1)_______
R2)______
Y)_______
subtotal_______
Preface
D22
mnimo
Tiempo de escn
mximo
3. Calcule el tiempo de escn de programa. Este clculo estimado supone la operacin
de todas las instrucciones una vez por cada escn de operacin.
3.1 Cuente el no. de renglones en el programa de escalera. Multiplique este no.
por 0.187. Coloque el valor en la lnea Renglones.
3.2 Calcule el tiempo de ejecucin de programa cuando todas las instrucciones sean
verdaderas. (Vea el apndice B para hacer esto.) Coloque este valor en
la lnea Tiempo.
3.3 Sume los valores de 3.1 y 3.2; coloque esta suma en la lnea de subtotal.
Renglones)_____
+
Tiempo)______
subtotal______
Renglones)_____
+
Tiempo)______
subtotal______
4. Tiempo de overhead de procesador (S:33/8 = 1 aada 665 s; S:33/8 = 0 aada 742 s) subtotal subtotal
5. Estime el overhead de comunicacin:
5.1 Calcule el overhead de comunicaciones de fondo usando la tabla siguiente.
El overhead mnimo se aplica cuando los dispositivos no estn conectados a un canal.
Canal 0 Canal 1 Overhead de comunicacin de fondo
(RS232) (DH+)
Mnimo Mximo
DF1 fullduplex DH+ 1006 1110 (1280)
DF1 halfduplex DH+ 1005 1100
DH485 DH+ 1020 1090
DF1 fullduplex Parada 1006 1090 (1200)
DF1 halfduplex Parada 1005 1080
DH485 Parada 1020 1070
Use los nmeros entre parntesis cuando se usen las instrucciones MSG en el
canal DF1 fullduplex.
5.2 Calcule el overhead de comunicaciones de fondo:
para el tiempo de escn mnimo, aada 0;
para el tiempo de escn mximo, aada 1027 por canal.
(El tiempo de escn mx. toma en cuenta que el programador est
Si S:34/1 es establecido para habilitar la actualizacin activa de la tabla de nodo,
sume 400 por comando
Si el destino del paquete que ha recibido servicio es el otro canal, sume 400 por comando.
Overhead
+
0
subtotal

Overhead
+
1027
subtotal
6. Sume todos los valores de los subtotales de pasos 15.
(escn de entrada mnimo y mximo, escn de salida, overhead de procesador y
overhead de comunicacin).
seg seg
7. Convierta seg a mseg dividiendo entre 1000. / 1000 / 1000
Tiempos de escn mnimo y mximo calculados para su aplicacin 1747-L542: mseg mseg
D23
Use los tiempos de escn mximos siguientes para calcular los tiempos de escn de
entrada y salida. Refirase a la hoja de trabajo D en este apndice.
Procesador SLC 5/03
Mdulo de E/S
Tiempo de escn
de entrada mx.
Tiempo de escn
de entrada mn.
Entrada discreta de 8 puntos 1746 26 NA
Salida discreta de 8 puntos 1746 NA 31
Combinacin de E/S discretas 1746
IO4, IO8, IO12
74 82
Mdulo de servocontrolador HS IMC 110 1746 332 369
Mdulo de comunicacin directa DCM 1747 configuracin de 1/4 chasis 317 335
Mdulo de comunicacin directa DCM 1747 configuracin de 1/2chasis 352 380
Mdulo de comunicacin directa DCM 1747 configuracin de chasis completo 420 469
Mdulo de entrada analgica NI4 1746 316 NA
Mdulos de combinacin analgica
NIO4I, NIO4V 1746
272 297
Mdulos de salida analgica
NO4I, NO4V 1746
NA 342
Mdulo de escner de E/S distribuidas DSN 1747 configuracin de 7 bloques 423 469
Mdulo de escner de E/S distribuidas DSN 1747 configuracin de 30 bloques 1051 1224
Mdulo BASIC BAS 1746
Configuracin SLC 5/01
451 500
Mdulo de codificador de contador de alta velocidad HSCE 1746 506 394
Mdulo de escner de E/S remotas SN 1747 1218 1395
Configuracin SLC 5/02 y SLC 5/03
605 656
Preface
D24
Procesador SLC 5/04
Mdulo de E/S
Tiempo de escn
de entrada mx.
Tiempo de escn
de salida mx.
Combinacin de E/S discretas
IO4, IO8, IO12 1746
74 82
Mdulo de servocontrolador HS IMC 110 1746 312 349
Mdulo de comunicacin directa DCM 1747 configuracin de chasis completo 400 449
Mdulo de entrada analgica NI4 1746 296 NA
Mdulos de combinacin analgica
NIO4I, NIO4V 1746s
252 277
Mdulos de salida analgica
NO4I, NO4V 1746
NA 322
Mdulo de escner de E/S distribuidas 1747 configuracin de 7 bloques 403 449
Mdulo de escner de E/S distribuidas 1747 configuracin de 30 bloques 1031 1204
Configuracin SLC 5/01
431 480
Mdulo de codificador de contador de alta velocidad HSCE 1746 486 374
Mdulo de escner de E/S remotas SN 1747 1198 1375
Configuracin SLC 5/02 y SLC 5/03
585 636
D25
Ejemplo de clculo de tiempo de escn
Supongamos que usted tiene un sistema que consiste en los componentes siguientes:
Configuracin del sistema
No. de catlogo Cantidad
Descripcin
1747L514
1746IA8
1746IB16
1746OA16
1746OB8
1746NIO4V
1
2
1
3
1
1
Procesador de 4K
Mdulo de entrada de 120 VCA de 8 puntos
Mdulo de entrada drenador de 24 VCC de
16 puntos
Mdulo de salida de rel de 120 VCA de
16 puntos
Mdulo de salida de fuente de 24 VCC de
16 puntos
Mdulo de combinacin analgica de 4
canales
Puesto que se usa el procesador 1747-L514, se debe llenar la hoja de trabajo B.
Dicha hoja se muestra en la pgina D11.
El programa de escalera siguiente se usa en esta aplicacin. Los tiempos de
ejecucin para las instrucciones (estado verdadero) han sido tomados del apndice B
y sumados para cada rengln. El tiempo de ejecucin total, 465 microsegundos, se
introduce en la hoja de trabajo en la pgina D27.
La hoja de trabajo indica que el tiempo de escn total estimado es 3.85 milisegundos
mnimos y 8.9 milisegundos como mximo.
Preface
D26
END
]/[
B3
1
( )
O:1.0
0
(EN)
(DN)
TON
TIMER ON DELAY
Timer T4:0
Time Base 0.01
Preset 6000
Accum
] [
B3
0
]/[
T4:0
DN
] [
B3
45
]/[
T4:0
DN
] [
B3
9
]/[
B3
1
] [
T4:0
DN
GRT
GREATER THAN
Source A T4:0.ACC
Source B 5999
TOD
TO BCD
Source T4:0.ACC
Dest S:13
MOV
MOVE
Source S:13
Dest O:1.0
Tiempos de ejecucin:
139 microsegundos
38 microsegundos
288 microsegundos
Total: 465 microsegundos
D27
Ejemplo: Hoja de trabajo B Cmo calcular el tiempo de escn de una
aplicacin del procesador 1747-L511 1747-L514
Procedimiento: Tiempo de escn mn. Tiempo de escn mx.
No. de mdulos de 8 puntos 2 x 197 = A.) 394
No. de mdulos de 16 puntos 1 x 313 = B.) 313
No. de mdulos de 32 puntos 0 x 545 = C.) 0
No. de 1/4 DCM o comb. analgica 1 x 652 = D.) 652
1746HS 0 x 1126 = E.) 0
No. de 3/4 DCM 0 x 1600 = F.) 0
No. de DCM completo, BASIC
1747DSN 0 x 2076 = G.) 0
No. de 1747KE 0 x 443 = H.) 0
1.3 Sume las lneas A a H. Coloque este valor en la lnea (I).
Sume 101 al valor en la lnea (I). Esta suma es el tiempo de escn de entrada mn.
I.) 1359 + 101 =
Tiempo de escn de entrata mximo = Tiempo de escn mnimo +
(No. de mdulos de E/S especiales x 50)
Overhead de entrada forzado = (No. de mdulos de entrada x 180) + 140 por
palabra adicional por mdulos de palabras mltiples (por ej., DCM, analgico, DSN)
1460
1510
860
2.1 Calcule el escn de salida de procesador de los mdulos de salida.
No. de mdulos de 8 puntos 1 x 173 = A.) 173
No. de mdulos de 16 puntos 3 x 272 = B.) 816
No. de mdulos de 32 puntos 0 x 470 = C.) 0
No. de 1/4 DCM o comb. analgica 1 x 620 = D.) 620
1746HS 0 x 1028 = E.) 0
No. de 3/4 DCM 0 x 1436 = F.) 0
No. de DCM completo, BASIC
1747DSN 0 x 1844 = G.) 0
2.3 Sume las lneas A a G. Coloque este valor en la lnea (H).
Sume 129 al valor en la lnea (H). Esta suma es el tiempo de escn de salida mn.
H.) 1609 + 129 =
2.4 Calcule el tiempo de escn de salida mximo:
Tiempo de escn de salida mximo =
Tiempo de escn mnimo + (No. de mdulos de E/S especiales x 50)
2.5 Calcule el overhead de salida forzado:
Overhead de salida forzado = (No. de mdulos de salida x 172) + 140 por palabra
adicional por mdulos de palabras mltiples (por ej., DMC, analgico, DSN)
1747
1788
1000
Preface
D28
Procedimiento: Tiempo de escn mn. Tiempo de escn mx.
3. Calcule el tiempo de escn de programa. Este clculo estimado supone la operacin
de todas las instrucciones una vez por cada escn de operacin.
3.2 Calcule el tiempo de ejecucin de programa (B) cuando toda las instrucciones sean
verdaderas. (Vea el apndice A para hacer esto.)
4. Sume los valores en las columnas del tiempo de escn mnimo y mximo.
3
465
3675 subtotal
3
465
5626 subtotal
5. Sume el tiempo de overhead de procesador (178 para tiempo de escn mn.; 278 para
tiempo de escn mx.) a los subtotales estimados en el paso 4.
+ 178
3853
subtotal
+ 278
5804
subtotal
multiplique el subtotal para el tiempo de escn mn. (estimado en el paso 5) entre 1;
multiplique el subtotal para el tiempo de escn mx. entre 1.140
(el valor mx. toma en cuenta la red activa DH-485).
por el tiempo de escn mximo, aada 2310.
6.3 Convierta seg en mseg dividiendo entre 1000.
x 1.000
3853 seg
+ 0
3853 seg
/ 1000
x 1.140
6617 seg
+ 2310
8927 seg
/ 1000
Los tiempos de escan mnimo y mximo calculados para su aplicacin 1747-L511
1747-L514:
3.85 mseg 8.9 mseg
D29
Referencias de instrucciones de programacin
E1
E Referencias de instrucciones
de programacin
Este apndice lista todas las instrucciones de programacin disponibles adems de
los parmetros, modos de direccionamiento vlidos y tipos de archivo de las
mismas.
Preface
E2
Modos de direccionamiento vlidos y tipos de archivo
Los modos de direccionamiento siguientes estn disponibles:
Modo de direccionamiento Ejemplo
Directo N7:0
Directo indexado #N7:0
Indexado N7:[N10:3]
Indirecto indexado #N7:[N10:3]
Los tipos de archivo siguientes estn disponibles:
O Salida
I Entrada
S Estado
B Binario
T Temporizador
C Contador
R Control
N Entero
F Flotar
A ASCII
ST Cadena
M M0/M1
Inmediato indica que una constante es un tipo de archivo vlido
Apoyado solamente por los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401.
No apoyado por los controladores MicroLogix 1000.

E3
Cmo comprender los modos de direccionamientos diferentes
Las descripciones siguientes le ayudarn a comprender cmo estructurar un tipo
especfico de direccin.
Direccionamiento directo
Los datos almacenados en la direccin especificada se usa en la instruccin. Por
ejemplo:
N7:0 T4:8.ACC
ST20:5
Direccionamiento indexado
Usted puede especificar una direccin como indexada colocando el carcter # al
frente de la direccin. Cuando una direccin de esta forma se encuentra en el
programa, el procesador toma el nmero de elemento de la direccin y lo suma al
valor contenido en el registro de ndice S:24 y usa el resultado como la direccin
real. Por ejemplo:
#N7:10 donde S:24 = 15
La direccin real usada por la instruccin es N7:25.
Direccionamiento indirecto
Usted puede especificar una direccin como indirecta reemplazando el nmero de
archivo, el nmero de elemento o el nmero de subelemento con un smbolo
[Xf:e.s]. La direccin de palabra dentro de los corchetes es encuestada en busca de
un valor. Luego, el valor encuestado se convierte en la porcin de archivo, elemento
o subelemento de la direccin indirecta. Por ejemplo:
B3:[N10:2] declara que la direccin de elemento del archivo de bit 3 es
contenida en la direccin N10:2. Por lo tanto, si N10:2 contiene el valor 5,
B3:[N10:2] se refiere indirectamente a la direccin B3:5. Otros ejemplos
incluyen:
N7:[N7:0] N[N7:0]:[N7:1]
N7[T4:0.ACC] C5:[N7:0]
Direccionamiento indirecto indexado
Usted puede especificar una combinacin de direccionamiento indirecto e indexado.
El procesador primero resuelve la porcin indirecta de la direccin y luego, aade el
offset del registro de ndice S:24 para crear la direccin final. Por ejemplo:
#N7:[N10:3] donde N10:3 = 20 and S:24 = 15
La direccin real usada por la instruccin es N7:35.
Preface
E4
Instruccin Descripcin Parmetro de
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
ABL
Bfer de prueba ASCII

para lnea
canal 0
control directo R ningunos
caracteres 01024
ABS
Valor absoluto fuente directo, directo indexado,

indirecto, indirecto indexado
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-minf-max
destino directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ningunos
ACB
Nmero ASCII de
caracteres en bfer
canal 0
control directo R ningunos
caracteres 01024
ACI
Cadena ASCII a entero fuente directo, indirecto ST ningunos

O, I, S, B, T, C, R,
N, A, ST, M
ningunos
ACL
Bfer de borrado ASCII canal 0

bfer de
transmisin
0=no 1=s
bfer de recepcin 0=no 1=s
ACN
Concatenado de
cadena ASCII
fuente A directo, indirecto ST ningunos
fuente B directo, indirecto ST ningunos
destino directo ST ningunos
ACS
Arco coseno fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST M
32,76832,767
f-minf-max
O, I, S, B, T, C, R,
N, F, A, ST, M
ningunos
Soportado solamente por los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401.
Soportado solamente por los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
E5
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
ADD Sumar fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-minf-max
fuente B directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-minf-max
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
AEX
Extraccin de cadena
ASCII
fuente directo, indirecto ST ninguno
ndice directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
182
nmero directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
182
destino directo ST ninguno
AHL
Lneas de comunica-
cin de establecimiento/
restablecimiento ASCII
canal 0
Mscara Y directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
0FFFF
Mscara O directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
0FFFF
control directo R ninguno
estado de canal 0001F
AIC
Entero ASCII a cadena fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
AND Ooperador Y lgico fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
Preface
E6
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
ARD
Lectura de carac. ASCII canal 0

longitud de cadena 082
caracteres ledos 082
ARL
Lectura de lnea ASCII canal 0

caracteres ledos 082
ASC
Bsqueda de lnea
ASCII
fuente directo, indirecto ST ninguno
ndice directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
182
bsqueda directo, indirecto ST ninguno
resultado directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
ASN
Arco seno fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
ASR
Comparacin de
cadena ASCII
fuente A directo, indirecto ST ninguno
fuente B directo, indirecto ST ninguno
ATN
Arco tangente fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
Apoyado solamente por los procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401.
Apoyado solamente por los procesadores SLC 5/03 OS302 y SLC 5/04 OS401.
E7
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
AWA
Escritura ASCII con

anexo
canal 0
fuente directo ST ninguno
carac. transmitidos 082
AWT
Escritura ASCII canal 0

fuente directo ST ninguno
carac. transmitidos 082
BSL Desplazamiento a la
izquierda
archivo directo indexado,
indirecto indexado
O, I, S, B, N, A, ST ninguno
direccin de bit directo, indirecto O, I, S, B, T, C, R,
N, A, ST, M
ninguno
longitud 02048
BSR Desplazamiento a la
derecha
archivo directo indexado,
indirecto indexado
N, A, ST, M
ninguno
longitud 02048
CLR Borrar destino directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
Preface
E8
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
COP Copiar archivo fuente directo indexado,
indirecto indexado
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
destino directo indexado,
indirecto indexado
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
longitud 1128
COS
Coseno fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
CPT
Calcular destino directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
expresin <expresin>
CTD Conteo contador directo C ninguno
preseleccionado 32,76832,767
acumulador 32,76832,767
CTU Conteo + contador directo C ninguno
DCD Descodificar 4 a 1 de
16
fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
DDV Doble divisin fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
DEG
Radianes a grados fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
E9
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
DIV Divisin fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
ENC
Codificar (encode) 1 de
16 a 4
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
EQU Igual fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
FFL
Carga FIFO fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
gama FIFO directo indexado,
indirecto indexado
O, I, S, B, N, A ninguno
control FIFO directo R ninguno
longitud 1128
posicin 0127
FFU
Descarga FIFO gama FIFO directo indexado,

indirecto indexado
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
control FIFO directo R ninguno
longitud 1128
posicin 0127
Soportado solamente por los controladores MicroLogix 1000.
Soportado solamente por los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y controladores MicroLogix 1000.
El direccionamiento indexado no se permite cuando se usan direcciones T, C, R o M.

Preface
E10
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
FLL Llenar archivo fuente directo, indirecto O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
destino directo indexado,
indirecto indexado
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
longitud 1128
FRD De BCD a binario fuente (SLC 5/01) directo O, I, S, B, T, C, R,
N, A, ST, M
ninguno
fuente (SLC 5/02,
SLC 5/03, SLC
5/04, controladores
MicroLogix 1000)
directo, directo indexado,
O, I, S, B, T, C, R,
N
ninguno
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
GEQ Mayor o igual que fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
GRT Mayor que fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
HSC
Contador de alta
velocidad (SLC 5/01)
contador ninguno
preseleccionado 132,767
HSC
Contador de alta veloc. tipo 07

contador directo C ninguno
HSD
Interr. HSC desactiva contador directo C ninguno

HSE
Interr. HSC activa contador directo C ninguno
Soportado solamente por los procesadores L20, L30, and L40 con entradas de DC.
E11
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
HSL
Carga HSC contador directo C ninguno

fuente directo B y N ninguno
longitud siempre 5
IID
Interrupcin de E/S
desactiva
ranuras palabra hex doble
(lista de ranuras
IIE
Interrupcin de E/S
activa
ranuras palabra hex doble
(lista de ranuras
IIM Entrada inmediata con
mscara
ranura directo I ninguno
mscara directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
longitud
(SLC 5/03 y
SLC 5/04)
132
INT
Interrupcin de E/S ninguno

IOM Salida inmediata con
mscara
ranura directo O ninguno
mscara directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
longitud
(SLC 5/03 y
SLC 5/04)
132
JMP Saltar no. de etiqueta 0999
JSR Saltar a subrutina nmero de archivo
de subrutina
3255
LBL Etiqueta no. de etiqueta 0999
Soportado solamente por los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y los procesadores MicroLogix 1000.
Soportado solamente por los procesadores SLC 5/02, SLC 5/03 y SLC 5/04.
Preface
E12
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
LEQ Menos o igual que fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
LES Menos que fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ningunos
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
LFL
Carga LIFO fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
gama LIFO directo indexado,
indirecto indexado
control LIFO directo R ninguno
longitud 1128
posicin 0127
LFU
Descarga LIFO gama LIFO directo indexado,

indirecto indexado
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
control LIFO directo R ninguno
longitud 1128
posicin 0127
LIM
Test lm (circ) lmite bajo directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
prueba directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
lmite alto directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
Soportado solamente por los procesadores SLC 5/02, SLC 5/03 y SLC 5/04 y los controladores MicroLogix 1000.

E13
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
LN
Logaritmo natural fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
LOG
Logaritmo en base 10 fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
MCR Restab. control maestro ninguno
MEQ Comparacin con
mscara para igual
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
mscara de fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
comparacin directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
MOV Mover fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
MSG Mensaje lectura/escritura 0=lect.,1=escrit.
(5/02 only)
dispositivo destino 2=500CPU,
4=485CIF
bloque de control directo N ninguno
long. bloque contr. 7
direccin local directo O, I, S, B, T, C, R,
N, A
ninguno
nodo destino 031
direccin destino directo O, I, S, B, T, C, R,
N, A
0255
longitud de T, C, R 113
mensaje
I, O, S, B, N 141
Preface
E14
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
MSG Mensaje tipo 64=sem. a sem.
(5/03 y 5/04
solamente) lectura/escritura 0=lect., 1=escrit.
dispositivo destino 2=500CPU,
4=485CIF,
8=PLC5
local/remoto 16=local,
32=remoto
bloque de control directo N ninguno
long. bloque contr. 14
no. de canal 0 1
nodo destino 031,
0254 if 485CIF
ID de vnculo de
puente remoto
0254,
0 cuando local
direccin de nodo
de puente remoto
0254
0 cuando local
direccin de nodo
de puente local
0254, 0xFFFF
cuando local
direccin de
archivo local
directo O, I, S, B, T, C, R,
N, F, A, ST, M
ningunos
direccin de
archivo destino
directo O, I, S, B, T, C, R,
N, F, A, ST, M
0255
longitud de O, I, S, B, N, A
1103
mensaje
F
151
T 134
si PLC5: 120
C, R 134
ST
2 si PLC5: 1
lm. tmpo. sobre-
pasado mensaje
0255
Los tipos de archivo F, A y ST se aplican solamente a SLC 5/03 OS301 posteriores y SLC 5/04.
E15
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
MUL Multiplicacin fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
MVM Mover con mscara fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
mscara de fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
NEG Cambio de signo fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
NEQ Diferente fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
NOT Operador No lgico fuente directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
OR Operador O inclusivo fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
OSR Un frente ascendente direccin de bit directo, indirecto O, I, S, B, T, C, R,
N, A, ST
ninguno
Preface
E16
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
OTE Activacin de salida direccin de bit directo, indirecto O, I, S, B, T, C, R,
N, A, ST, M
ninguno
OTL Enclavamiento de
salida
N, A, ST, M
ninguno
OTU Desenclavamiento de
salida
N, A, ST, M
ninguno
PID
PID bloque de control directo N ninguno

variable de
proceso
directo, indirecto O, I, B, T, C, R, N,
A
ninguno
variable de control directo, indirecto O, I, B, T, C, R, N,
A
ninguno
long. bloque contr. 23 siempre
RAC
Acumulador de
restablecimiento HSC
contador directo C ninguno
fuente directo, indirecto O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
f-mnf-mx
RAD
Grados a radianes fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
REF
Regenerar E/S canal 0 (SLC 5/03

y SLC 5/04)
0=no, 1=s
canal 1 (SLC 5/03
y SLC 5/04)
0=no, 1=s
RES Restablecimiento de
temporizador/contador
estructura directo T, C, R ninguno
RET Retorno ninguno
RPI
Restablecer
interrupcin pendiente
ranuras palabra de hex
doble (lista de
ranuras)
Soportado solamente por los controladoresMicroLogix 1000.
E17
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
RTO Temporizador retentivo temporizador directo T ninguno
a la conexin
base de tiempo
(SLC 5/01)
0.01 solamente
base de tiempo
(SLC 5/02, SLC
5/03, SLC 5/04,
controladores
MicroLogix 1000)
0.01 1.00
acumulador 032,767
SBR Subrutina ninguno
SCL
Escalar fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, A, ST, M
ninguno
velocidad directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
offset directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
SCP
Escalar con parmetros entrada directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
entrada mn. directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
entrada mx. directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
escala mn. directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
escala mx. directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
salida con escala directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
Preface
E18
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
SIN
Seno fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
SQC Secuenciador de
comparacin
archivo directo, directo indexado,
mscara
directo, directo indexado
,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
fuente
,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
longitud 1255
posicin 0255
SQL
Carga secuenciador archivo directo indexado,

indirecto indexado
fuente
,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
longitud 1255
posicin 0255

E19
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
SQO Secuenciador de salida archivo directo indexado,
indirecto indexado
mscara
,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
destino
,
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
longitud 1255
posicin 0255
SQR
Raz cuadrada fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
STD
Desactivar STI ninguno

STE
Activar STI ninguno

STS
Comenzar STI archivo directo, directo indexado,

O, I, S, B, T, C, R,
N, A, ST, M
0, 3255
excepto que los
controladores
MicroLogix 1000
siempre son
iguales a 5
tiempo directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
0255 (SLC 5/02
y MicroLogix
1000), 032,767
(SLC 5/03 y
5/04)
SUB Resta fuente A directo, directo indexado,
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,76
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
Soportado solamente por los procesadores SLC 5/02, SLC 5/03 ySLC 5/04 y controladores MicroLogix 1000.

Preface
E20
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
SUS Suspender ID de suspensin 32,76832,767
SVC
Servicio de
comunicaciones
canl 0 (SLC 5/03 y
SLC 5/04)
0=no, 1=s
canal 1 (SLC 5/03
y SLC 5/04)
0=no, 1=s
SWP
Intercambiar fuente directo indexado,

indirecto indexado
B, N, A, ST ninguno
longitud 1128: bit,
1128: entero,
141: cadena,
1128: ASCII
TAN
Tangente fuente directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
TND Fin temporal ninguno
TOD Convertir a BCD fuente (SLC 5/01) directo O, I, S, B, T, C, R,
N
ninguno
fuente (SLC 5/02,
SLC 5/03,
SLC 5/04)
directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
destino directo O, I. S. B. T, C, R,
N, A, ST, M
ninguno
TOF Temporizador a la
desconexin
temporizador directo T ninguno
E21
Instruccin Valores
inmediatos
Tipos de archivo
vlidos
Modo(s) de
direccionamiento
vlido(s)
Parmetro de
instruccin
Descripcin
base de tiempo
(SLC 5/01)
0.01 solamente
base de tiempo
(SLC 5/02, SLC
5/03, SLC 5/04,
controladores
MicroLogix 1000)
0.01 1.00
acumulador 032,767
Preface
E22
instruccin
Modo(s) de
direccionamiento
vlido(s)
Tipos de archivo
vlidos
Valores
inmediatos
TON Temporizador a la
conexin
temporizador directo T ninguno
base de tiempo
(SLC 5/01)
0.01 solamente
base de tiempo
(SLC 5/02, SLC
5/03, SLC 5/04,
controladores
MicroLogix 1000)
0.01 1.00
acumulador 032,767
XIC Examina si cerrado
(examina si contacto
cerrado)
bit de fuente directo, indirecto O, I, S, B, T, C, R,
N, A, ST, M
ninguno
XIO Examina si abierto
(examina si contacto
abierto)
bit de fuente directo, indirecto O, I, S, B, T, C, R,
N, A, ST, M
ninguno
XOR Operacin O exclusivo direccin A directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
direccin B directo, directo indexado,
O, I, S, B, T, C, R,
N, A, ST, M
32,76832,767
O, I, S, B, T, C, R,
N, A, ST, M
ninguno
XPY
X a la potencia de Y fuente A directo, directo indexado,

O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-minf-max
O, I, S, B, T, C, R,
N, F, A, ST, M
32,76832,767
f-mnf-mx
O, I, S, B, T, C, R,
N, F, A, ST, M
ninguno
Organizacin y direccionamiento de archivo de datos
F1
FOrganizacin y direccionamento
del archivo de datos
Este captulo trata los temas siguientes:
la organizacin y direccionamiento del archivo de datos
cmo especificar el direccionamiento indexado
cmo especificar el direccionamiento indirecto (procesadores SLC 5/03 OS302
y SLC 5/04 OS401)
cmo direccionar instrucciones de archivo (usando el no. de indicador de
archivo)
las constantes numricas
los archivos M0-M1, archivos G (procesadores SLC 5/02, SLC 5/03 y SLC 5/04
con mdulos de E/S especiales)
Preface
F2
Descripcin de la organizacin del archivo
El procesador proporciona control por medio de un programa que usted crea
llamado un archivo de procesador. Este archivo contiene otros archivos que
separan el programa en secciones que son ms fciles de manejar.
Descripcin general del archivo de procesador
La mayor parte de las operaciones que realiza con el dispositivo de programacin
involucra el archivo de procesador y los dos componentes creados con ste: los
archivos de programa y los archivos de datos.
Archivo de procesador
Archivos de datos Archivos de programa
El dispositivo de programacin almacena los archivos de procesador en un disco
duro (o disco flexible). La monitorizacin y edicin de los archivos de procesador
se efectan en el espacio de trabajo de la computadora. Despus de seleccionar y
editar un archivo del disco, usted guarda el archivo en el disco duro reemplazando la
versin de disco original con la versin editada. El disco duro es el lugar
recomendado para un archivo de procesador.
Espacio de trabajo
01
Disco duro
DISPOSITIVO DE PROGRAMACION
01
02
03
04
Archivos de procesador
con nombres nicos
Los archivos de procesador se crean en el modo fuera de lnea usando el dispositivo
de programacin. Luego, estos archivos se restauran (se descargan) al procesador
para la operacin en lnea.
F3
Archivos de programa
Los archivos de programa contienen informacin del controlador, el programa de
escalera principal, subrutinas de interrupcin y programas de subrutina. Estos
archivos son:
Programa de sistema (archivo 0) Este archivo contiene informacin relativa
al sistema y informacin programada por el usuario tal como el tipo de
procesador, configuracin de E/S, nombre del archivo de procesador y
contrasea.
Reservado (archivo 1) Este archivo est reservado.
Programa de escalera principal (archivo 2) Este archivo contiene
instrucciones programadas por el usuario que definen cmo el controlador debe
funcionar.
Programa de escalera de subrutina (archivo 3-255) Estos archivos son
creados por el usuario y accedidos segn las instrucciones de subrutina que
residen en el archivo de programa de escalera principal.
Los archivos de programa siguientes son especficos a los controladores
MicroLogix 1000:
Rutina de fallo de error de usuario (archivo 3) Este archivo se ejecuta
cuando un fallo recuperable ocurre.
Interrupcin de contador de alta velocidad (archivo 4) Este archivo se
ejecuta cuando una interrupcin HSC ocurre. Tambin se puede usar para un
programa de escalera de subrutina.
Interrupcin temporizada seleccionable (archivo 5) Este archivo se ejecuta
cuando una STI ocurre. Tambin se puede usar para un programa de escalera de
subrutina.
Programa de escalera de subrutina (archivos 6 15) Estos archivos se usan
segn las instrucciones de subrutina que residen en el archivo de programa de
escalera principal u otros archivos de subrutina.
Archivos de datos
Los archivos de datos contienen la informacin de estado asociada con instrucciones
de E/S y todas las otras instrucciones que usted usa en los archivos de programa de
escalera principales y de subrutina. Adems, estos archivos almacenan informacin
acerca de la operacin del procesador. Tambin puede usar los archivos para
almacenar recetas y buscar tablas, si fuese necesario.
Estos archivos estn organizados segn el tipo de datos que contienen. Los tipos de
archivo de datos son:
Salida (archivo 0) Este archivo almacena el estado de las terminales de salida
para el controlador.
Entrada (archivo 1) Este archivo almacena el estado de las terminales de
entrada para el controlador.
Estado (archivo 2) Este archivo almacena informacin de operacin del
controlador. Este archivo es til para localizar y corregir fallos de la operacin
del controlador y programa.
Preface
F4
Bit (archivo 3) Este archivo se usa para el almacenamiento de la lgica de rel
interno.
Temporizador (archivo 4) Este archivo almacena los valores del acumulador
de temporizador y preseleccionados adems de los bits de estado.
Contador (archivo 5) Este archivo almacena los valores del acumulador de
temporizador y preseleccionados adems de los bits de estado.
Control (archivo 6) Este archivo almacena la longitud, posicin de puntero y
bits de estado para instrucciones especficas tales como registros de
desplazamiento y secuenciadores.
Entero (file 7) Este archivo se usa para almacenar valores numricos o
informacin de bit.
Punto (coma) flotante (archivo 8) Este archivo almacena los nmeros de 32
bits no extendidos de precisin ncia. Se aplica a los procesadores SLC 5/03
OS301, OS302 y SLC 5/04.
Acceso y almacenamiento de los archivos de
procesador
El controlador programable MicroLogix 1000 usa dos dispositivos para almacenar
los archivos de procesador: RAM y EEPROM. El RAM proporciona el
almacenamiento de acceso fcil (es decir, los datos se pierden al apagar el sistema)
mientras que el EEPROM proporciona el almacenamiento de largo plazo (es decir,
los datos no se pierden al apagar el sistema). El diagrama siguiente muestra cmo la
memoria es asignada en el procesador el microcontrolador.
CPU
EEPROM
Datos de seg.
Datos retentivos
Archivos prog.
RAM
Esp. trabaj. CPU
Datos retentivos
Archivos prog.
F5
El dispositivo de memoria usado depende de la operacin que se efecte. Esta
seccin describe cmo se almacena en la memoria y cmo se obtiene acceso a la
misma durante las operaciones siguientes:
descarga
operacin normal
apagado
encendido
Descarga
Cuando el archivo de procesador se descarga al microcontrolador, primero se
almacena en la RAM voltil. Luego, se transfiere al EEPROM no voltil donde se
almacena como datos de copia de seguridad y datos retentivos.
CPU
EEPROM
Datos seguridad
Datos retentivos
Archivos prog
RAM
Esp. trab. CPU
Datos retentivos
Archivos prog.
Dispositivo de
programacin
Nota Si usted desea asegurarse que los datos de copia de seguridad sean los mismos para
cada microcontrolador que est usando, guarde el programa en el disco antes de
descargarlo a un microcontrolador.
Preface
F6
Operacin normal
Durante la operacin normal, el microcontrolador y el dispositivo de programacin
pueden obtener acceso a los archivos de procesador almacenados en la RAM.
Cualesquier cambios de los datos retentivos que ocurran debido a la ejecucin de
programas o comandos de programacin afectan solamente los datos retentivos en la
RAM.
Los archivos de programa nunca se modifican durante la operacin normal. Sin
embargo, la CPU y el dispositivo de programacin pueden leer los archivos de
programa almacenados en la RAM.
CPU
EEPROM
Datos seguridad
Datos retentivos
Archivos prog
RAM
Esp. trab. CPU
Datos retentivos
Archivos prog.
Dispositivo de
programacin
Apagado
Cuando ocurre el apagado, solamente los datos retentivos se transfieren desde la
RAM hacia el EEPROM. (No es necesario que los archivos de programa se guarden
en el EEPROM ya que no se pueden modificar durante la operacin normal.) Si,
por algn motivo, la alimentacin elctrica se interrumpe antes de que todos los
datos retentivos se guarden en el EEPROM, los datos retentivos se perdern. Esto
puede ocurrir debido a un restablecimiento inesperado o un problema de hardware.
CPU
EEPROM
Datos seguridad
Datos retentivos
Archivos prog
RAM
Esp. trab. CPU
Datos retentivos
Archivos prog.
Dispositivo de
programacin
F7
Encendido
Durante el encendido, el microcontrolador transfiere los archivos de programa desde
el EEPROM hacia la RAM. Los datos retentivos tambin se transfieren al RAM,
siempre que no se perdieran duante la parada, y la operacin normal comienza.
CPU
EEPROM
Datos seguridad
Datos retentivos
Archivos prog
RAM
Esp. trab. CPU
Datos retentivos
Archivos prog.
Dispositivo de
programacin
Si los datos retentivos se perdieron durante la parada, los datos de seguridad del
EEPROM se transfieren a la RAM y se usan como datos retentivos. Adems, el bit
de archivo de estado S2:5/8 (datos retentivos perdidos) se establece y un error
mayor recuperable ocurre previo a la puesta en marcha.
CPU
EEPROM
Datos seguridad
Datos retentivos
Archivos prog
RAM
Esp. trab. CPU
Datos retentivos
Archivos prog.
Dispositivo de
programacin
Preface
F8
Cmo direccionar los archivos de datos
Para fines de direccionamiento, cada tipo de archivo de datos se identifica con una
letra (identificador) y un nmero de archivo.
Los nmeros de archivo 0 a 7 son los archivos predeterminados que los
procesadores fijos, SLC 5/01, SLC 5/02 y SLC 5/03 OS300 y los controladores
MicroLogix 1000 crean por usted. El nmero de archivo 8 se aplica a los
procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401. Si necesita
almacenamiento adicional, puede crear archivos especificando el identificador
correspondiente y un nmero de archivo de 9 a 255. Refirase a las tablas
siguientes:
Salida
Entrada
Estado
Bit
Temporiz.
Contador
Control
Entero
O
I
S
B
T
C
R
N
0
1
2
3
4
5
6
7
Tipo de
archivo
Nmero
de archivo
Identificador
Bit
Temporiz.
Contador
Control
Entero
B
T
C
R
N
9255
Tipo de
archivo
Nmero de
archivo
Identificador
Archivos definidos por el usuario
Tipos, identificadores y nmeros de archivos de datos (archivos de datos en la memoria del procesador)
Flotar F
8
Flotar
F
Cadena St
ASCII
A
Nota Los tipos de archivo de punto (coma) flotante, cadena y ASCII estn disponibles
nicamente cuando se usan los procesadores SLC 5/03 0S301, 0S302 y SLC 5/04
OS400, OS401.
Cmo especificar direcciones lgicas
Usted asigna direcciones lgicas a instrucciones desde el nivel ms alto (elemento)
hasta el nivel ms bajo (bit). Los ejemplos de direccionamiento se muestran en la
tabla siguiente.
F9
Para especificar la
direccin de:
Use estos parmetros:
Una palabra dentro de un

archivo entero
Tipo de archivo
No. de archivo
Delimit. archivo
No. de palabra
7 N : 2
Una palabra dentro de un
archivo de estructura
(por ej., un archivo de
temporizador)
Tipo de archivo
No. de archivo
Delimit. archivo
No. de estructura
Delimitador
Palabra
T 4 : 7 .
ACC
Un bit dentro de un archivo
entero
Tipo de archivo
No. de archivo
Delimit. archivo
No. de palabra
Delimitador bit
No. de bit
7 N : 2 / 5
Un bit dentro de un archivo
de bit
Tipo de archivo
No. de archivo
Delimitador bit
No. de bit
B 3 / 31
Los archivos de bit son archivos de flujo de bit continuo y, por lo
tanto, puede direccionarlos de dos maneras: por palabra y por bit,
o por bit solamente.
Bit dentro de un archivo de
estructura (por ej., un
archivo de control)
Tipo de archivo
No. de archivo
Delimitador archivo
No. de estructura
Delimitador
Mnemnico
R 6 : 7 / DN
Algunos dispositivos de programacin tienen capacidad para el direccionamiento corto. Esto le permite eliminar el
nmero de archivo y el delimitador de archivo de las direcciones. Consulte el manual de usuario de programacin
del dispositivo para obtener informacin acerca de las capacidades de direccionamiento. (Por ejemplo: N7:2 = N2;
T4:12.ACC = T12.ACC; B3:2/12 = B2/12)
Usted tambin puede direccionar al nivel de bit usando los mnemnicos como tipos
de datos de temporizador, contador o control.
Preface
F10
Direccionamiento de E/S para un controlador de E/S fijo
En la figura siguiente, un controlador de E/S fijo tiene 24 entradas y 16 salidas. Se
ha aadido un chasis expansor. La ranura 1 del chasis contiene un mdulo con 6
entradas y 6 salidas. La ranura 2 contiene un mdulo con 8 salidas.
Las figura siguiente ilustra cmo estas entradas y salidas se configuran en los
archivos de datos 0 y 1. Para estos archivos, el tamao de elemento siempre es 1
palabra.
Nmeros de ranura
Archivo de datos 0 Imagen de salida
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
X
X
INVALID
INVALID
Salidas de ranura 0 (015)
Archivo de datos 1 Imagen de entrada
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
X
INVALID
INVALID
Entradas de ranura 0 (015)
X
O:0
O:1
O:2
I:0
I:0.1
I:1
0
1
2
24
6
Ninguna
16
6
8
Ran. Entradas Salidas I/O I/O I/O
0 1 2
Controlador de
E/S fijo
Chasis
expansor
X
X = Vea los ejemplos en la pgina siguiente.
La tabla en la pgina siguiente explica el formato de direccionamiento para las
salidas y entradas. Observe que el formato especifica e como nmero de ranura y s
como nmero de palabra. Cuando use las instrucciones de archivo, refirase al
elemento como e.s (ranura y palabra), combinados.
F11
Asigne las direcciones de E/S a controladores de E/S fijos segn se muestra en la
tabla siguiente:
Formato Explicacin
O Salida
I Entrada
No. de
ranura
(decimal)
Controlador de E/S fijo: 0
O:e.s/b
e Ranura izquierda del chasis expansor: 1
Ranura derecha del chasis expansor: 2
I:e.s/b .
Delimitador de palabra. Requerido slo si un nmero de palabra es necesario
segn lo mencionado a continuacin.
s
No. de
palabra
Requerido si el nmero de entradas o salidas exceden 16
para la ranura. Lmite: 0255 (el lmite tiene lugar para
tarjetas especiales de palabras mltiples).
b
No. de
terminal
Entradas: 0- 15 ( 0 a 23, ranura 0)
Salidas: 0- 15
Ejemplos (aplicables al controlador mostrado en la pgina F10):
O:0/4 Salida de controlador 4 (ranura 0)
O:2/7 Salida 7, ranura 2 del chasis expansor
I:1/4 Entrada 4, ranura 1 del chasis expansor
I:0/15 Entrada de controlador 15 (ranura 0)
I:0.1/7 Entrada de controlador 23 (bit 07, palabra 1 de ranura 0)
Alternativa para el direccionamiento de terminales de E/S 16 y superiores: Segn se indic
anteriormente, la direccin I:0.1/7 se aplica a la terminal de entrada 23 de ranura 0. Tambin
puede direccionar esta terminal como I:0/23.
Direcciones de palabra:
O:1 Palabra de salida 0, ranura 1
I:0 Palabra de entrada, 0 ranura 0
I:0.1 Palabra de entrada 1, ranura 0
Valores predeterminados: El dispositivo de programacin mostrar una direccin de una
manera ms detallada. Por ejemplo, cuando usted asigna la direccin I:1/4, el dispositivo de
programacin la muestra como I:1.0/4 (archivo de entrada, ranura 1, palabra 0, terminal 4).
Preface
F12
Direccionamiento de E/S para un controlador modular
Con los controladores modulares, el nmero de ranura 0 est reservado para el
mdulo de procesador (CPU). La ranura 0 no es vlida como una ranura de E/S.
La figura siguiente muestra una configuracin de controlador modular que consiste
en un chasis de 7 ranuras interconectado con un chasis de 10 ranuras. La ranura 0
contiene la CPU. Las ranuras 1 a 10 contienen mdulos de E/S. Las ranuras
remanentes se guardan para la expansin de E/S futura.
La figura indica el nmero de entradas y salidas en cada ranura y muestra asimismo
cmo estas entradas y salidas se organizan en los archivos de datos. Para estos
archivos, el tamao de elemento siempre es 1 palabra.
Nmeros de ranura
CPU
I/O I/O
0 1 2
Fuente de
alim.
I/O I/O
3 4
I/O I/O
5 6
I/O I/O
7 8
Fuente de
alim.
I/O I/O
9 10
Expansin futura
Controlador modular que usa un chasis de 7 ranuras interconectado con un chasis de 10 ranuras
2
3
6
32
Ning.
6
Ning.
16
Ran. Entradas Salidas
4
5
6
7
8
9
10
8
Ning.
16
16
8
Ning.
Ning.
8
32
Ning.
Ning.
Ning.
16
16
1
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
X
INVALID Salidas de ranura 1 (05)
Salidas de ranur 4 (07)
Archivo de datos 1 Imagen de entrada
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
X
Ranura 2, entradas de palabra 0 (015)
Ranura 2, entradas de palabra 1 (015)
O:1
O:3
O:4
I:1
I:2
I:2.1
X
Ranura 5, salidas de palabra 0 (015)
Slot 9 outputs (015)
X
X
INVALID
INVALID
INVALID
INVALID
I:4
I:6
I:7
I:8
O:5
O:5.1
O:9
O:10
X = Vea los ejemplos en la pgina siguiente.
elc. elc.
F13
Cmo especificar direcciones indexadas
El smbolo de direccin indexada es el carcter #. Coloque el carcter # justo antes
del identificador de tipo de archivo en una direccin lgica. Puede usar ms de una
direccin indexada en el programa de escalera.
Introduzca el valor offset en la palabra 24 del archivo de estado (S:24). Todas las
instrucciones indexadas usan la misma palabra S:24 para almacenar el valor offset.
El procesador inicia la operacin a la direccin de base ms el offset. Puede
manipular el valor offset en la lgica de escalera antes de cada operacin de
direccin indexada.
Cuando especifique direcciones indexadas, siga estas pautas:
Asegrese que el valor de ndice (positivo o negativo) no cause que la direccin
indexada exceda el lmite del tipo de archivo.
Cuando una instruccin usa ms de dos direcciones indexadas, el procesador
usa el mismo valor de ndice para cada direccin indexada.
Establezca la palabra de ndice al valor offset que desee justo antes de habilitar
una instruccin que use una direccin indexada.
Las instrucciones con un smbolo # en una direccin manipulan el valor offset
almacenado en S:24. Asegrese de monitorizar o cargar el valor offset que
desee antes de usar una direccin indexada. De lo contrario, la mquina
podra funcionar de una manera inesperada lo que resultara en daos
posibles al equipo y/o lesiones al personal.
Ejemplo de direccionamiento indexado
El ejemplo siguiente de mover con mscara (MVM) usa una direccin indexada en
las direcciones de fuente y destino. Si el valor offset es 10 (almacenado en S:24), el
procesador manipula los datos almacenados en la direccin de base ms el offset.
MVM
MASKED MOVE
Source #N7:10
0
Mask 0033
Dest #N7:50
0
Preface
F14
En este ejemplo, el procesador usa las direcciones siguientes:
Valor: Direccin de base: Valor offset en S:24 Direccin offset:
Fuente N7:10 10 N7:20
Destino N7:50 10 N7:60
Procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401 Si la direccin
indexada es un archivo de datos de punto (coma) flotante (F8:), el valor offset de
ndice en S:24 es el offset en elementos. Si la direccin indexada es un archivo de
datos de cadena (ST), el valor offset de ndice en S:24 es el offset en subelementos.
Esto evita que los lmites de elemento de cadena sean cruzados.
Note que las instrucciones de archivo (SQO, COP, LFL, por ejemplo) sobrescriben
S;24 cuando se ejecutan. Por eso, usted debe asegurarse que el registro de ndice se
cargue con el valor propuesto antes de la ejecucin de una instruccin indexada que
sigue a una instruccin de archivo.
Cmo crear datos para direcciones indexadas
Las tablas de datos no se expanden automticamente para dar lugar a las direcciones
indexadas. Usted debe crear estos datos con la funcin del mapa de memoria. En el
ejemplo de la pgina anterior, las palabras de datos N7:3 a N7:12 y N11:6 a N11:15
se deben asignar. El no hacer esto resultar en una condicin de sobrescritura no
deseada o un fallo mayor.
Interseccin de los lmites de archivo
Un valor offset puede extender la operacin a una direccin fuera del lmite del
archivo de datos. Usted puede permitir o negar el cruce de los lmites de archivo.
Si selecciona negar la interseccin de los lmites de archivo, un error de tiempo de
ejecucin ocurre si usa un valor offset que resultara en la interseccin de un lmite
de archivo.
Especfico para SLC 5/02 Se le permite seleccionar la interseccin de los lmites
de archivo solamente si no existen direcciones indexadas en los archivos O: (salida),
I: (entrada) o S: (estado). Esta seleccin se realiza al momento en que usted guarda
el programa. El orden de archivo desde el comienzo hasta el final es:
O0:, I1:, S2:, B3:, T4:, C5:, R6:, N7:, x9:, x10: . . .
x9: y x10: . . . son archivos especficos a la aplicacin donde x puede ser
del tipo B, T, C, R, N.
F15
Procesadores SLC 5/03 OS301, OS302 y SLC 5/04 OS400, OS401 - Cuando un
archivo de datos de cadena indexado se especifica, no se permite que el
direccionamiento indexado se traslape con un lmite de elemento de cadena. Un
error de tiempo de ejecucin ocurrir si usted usa un valor offset que resulta en la
interseccin de un lmite de elemento de cadena.
Nota Si un archivo tiene proteccin constante, no se permite indexar a travs de los
lmites de archivo.
Ejemplo
La figura siguiente muestra el offset mximo para la direccin de palabra
#T4:3.ACC cuando se permite o se niega el cruce de los lmites de archivo.
#T4:3.ACC
T4:9.ACC
T4:0.ACC
No se permite la interseccin de los lmites de archivo
Se permite la interseccin de los lmites de aerchivo
#T4:3.ACC
Final del archivo
B3:0
Positivo
mximo de 6
Negativo
mximo
de 3
ms alto creado
La interseccin de los lmites de archivo no se permite: En el ejemplo anterior, el
elemento con el nmero ms alto en el archivo de datos del temporizador es T4:9.
Esto significa que #T4:3.ACC puede tener un offset negativo mximo de 3 y un
offset positivo mximo de 6.
La interseccin de los lmites de archivo se permite: El offset negativo mximo
se extiende al comienzo del archivo de datos 3. El offset positivo mximo se
extiende al final del archivo con el nmero ms alto creado.
Cmo monitorizar las direcciones indexadas
El valor de la direccin indexada no se muestra cuando usted monitoriza una
direccin indexada. Por ejemplo, el valor en N7:2 aparece cuando monitoriza la
direccin indexada #N7:2.
Preface
F16
Ejemplo
Si la aplicacin requiere que usted monitorice los datos indexados, le
recomendamos usar una instruccin MOV para almacenar el valor.
B3
1
MOV
MOVE
Source #N7:2
Dest N10:2
ADD
ADD
Source A #N7:2
Source B T4:0.ACC
Dest T4:1.PRE
] [
N10:2 contendr el valor de datos aadido a T4:0.ACC.
Instrucciones de archivo
El smbolo # tambin se requiere para direcciones en las instrucciones de archivo.
Las direcciones indexadas usadas en estas instrucciones de archivo tambin usan la
palabra S:24 para almacenar un valor offset al momento de finalizacin de la
instruccin de archivo. Refirase a la pgina siguiente para ver una lista de
instrucciones de archivo que usan el smbolo # para el direccionamiento.
Las instrucciones de archivo manipulan el valor offset almacenado en la
palabra S:24. Asegrese de descargar el valor offset correcto en S:24 antes de
usar una direccin indexada que sigue a una instruccin de archivo. De lo
contrario, podra ocurrir una operacin inesperada lo que resultara en
posibles lesiones personales y/o daos al equipo.
Efectos de interrupciones de programa en el registro de ndice S:24
Cuando la operacin de programa normal es interrumpida por el manejador de
errores de usuario, por una STI o por una interrupcin de E/S, el contenido del
registro de ndice S:24 se guarda; luego, cuando la operacin de programa normal
se reanuda, el contenido del registro de ndice S:24 se restaura. Esto significa que si
usted modifica el valor en S:24 en estas subrutinas de interrupcin, el sistema
sobrescribir esta modificacin con el valor original contenido a la entrada en la
subrutina.
F17
Cmo especificar una direccin indirecta
El direccionamiento indirecto le permite escribir programas de lgica de escalera
menos complicados y le ahorra espacio de memoria. Tiene la opcin de usar
direcciones indirectas a nivel de palabra y a nivel de bit cuando usa los procesadores
SLC 5/03 OS302 y SLC 5/04 OS401. Las direcciones de bit indirectas se basan en
la forma de la direccin indirecta y el tipo de instruccin de bit.
Use el direccionamiento indirecto para aplicaciones tal como el indexado de
archivos de lote secuenciales en una operacin de lotes mltiples. Por ejemplo, a la
finalizacin de cada operacin, permita que un valor acumulado del contador llame
el prximo archivo de lote tal como:
N10, N11, N12,...N[C5:0.ACC].
Cuando especifique direcciones indirectas, siga estas pautas:
Usted puede direccionar indirectamente:
el nmero de archivo
el nmero de palabra (elemento + subelemento)
el nmero de bit (en un archivo binario)
La direccin sustituta puede ser cualquier direccin especificada al nivel de
palabra.
Introduzca la direccin sustituta entre los corchetes [ ].
Ejemplos
Direccin vlida Variable Explicacin
N7:[C5:7.ACC] Nmero de palabra
El nmero de palabra es el
valor acumulador del contador
7 en archivo 5.
B3/[I:0.17] Nmero de bit
El nmero de bit se almacena
en la palabra de salida 17.
N[N7:0]:[N9:1] Nmero de archivo y palabra
El nmero de archivo se
almacena en la direccin de
entero N7:0 y el nmero de
palabra en la direccin de
entero N9:1.
St10:[N7:0].1 Nmero de elemento
El nmero de elemento se
almacena en N7:0.
I:[N7:0].1/1 Nmero de ranura
El nmero de ranura se
almacena en N7:0.
Preface
F18
Cmo crear datos para direcciones indirectas
Las tablas de datos no se expanden automticamente para dar lugar a las direcciones
indirectas. Usted debe crear estos datos con la funcin del mapa de memoria.
Interseccin de los lmites de archivo
Un valor offset puede extender la operacin a una direccin fuera del lmite de
archivo de datos. Puede permitir o no permitir la interseccin de los lmites de
archivo. Si selecciona no permitir la interseccin de los lmites de archivo, un error
de tiempo de ejecucin ocurre si usa un valor offset que resulta en la interseccin de
un lmite de archivo.
Cmo monitorizar las direcciones indirectas
Un asterisco siempre se muestra cuando se monitoriza una direccin indirecta.
F19
Instrucciones de archivo de direccionamiento Cmo usar el indicador de
archivo (#)
Las instrucciones de archivo usan archivos creados por el usuario. Estos archivos
son direccionados con el smbolo #. Almacenan un valor offset en la palabra S:24,
al igual que el direccionamiento indexado tratado en la seccin anterior.
COP
FLL
BSL
BSR
FFL
FFU
Copiar archivo
Llenar archivo
Desplazamiento a la izquierda
Desplazamiento a la derecha
(Carga FIFO)*
(Descarga FIFO)*
LFL
LFU
SQO
SQC
SQL
(Carga LIFO)*
(Descarga LIFO)*
Salida secuenciador
Comparacin sec
Carga secuenciador*
* Disponible en los procesadores SLC 5/02, SLC 5/03 y SLC 5/04.
Si usted usa instrucciones de archivo adems del direccionamiento indexado,
asegrese de monitorizar y/o cargar el valor offset correcto antes de usar una
direccin indexada. De lo contrario, una operacin inesperada podra ocurrir
lo que resultara en posibles lesiones personales y/o daos al equipo.
Los prrafos siguientes explican los archivos creados por el usuario segn su
aplicacin a las instrucciones de desplazamiento de bit, instrucciones de
secuenciador, instrucciones de copiar archivo y llenar archivo.
Instrucciones de desplazamiento de bit
La figura siguiente muestra un archivo definido por el usuario dentro del archivo de
datos de bit 3. Para este archivo definido por el usuario, usted introducira los
parmetros siguientes al programar la instruccin:
La direccin de la gama de bit
es #B3:2. La longitud de la
gama de bit es 58, introducida
como parmetro separado en la
instruccin de desplazamiento
de bit.
0
1
2
3
4
5
6
NO VALIDO
0 15
#B3:2
Archivo de datos de bit 3
#B3:2 La direccin del arreglo de bit. Esto define el bit inicial como bit 0 en el
elemento 2, archivo de datos 3.
58 Esta es la longitud del arreglo de bit: 58 bits. Note que los bits
remanentes en el elemento 5 no se pueden usar.
Preface
F20
Usted puede programar tantos arreglos de bit como desee en un archivo de bit.
Asegrese de no traslapar estos arreglos.
Instrucciones de secuenciador
La figura siguiente muestra un archivo definido por el usuario dentro del archivo de
datos de bit 3. Para este archivo definido por el usuario, usted introducira los
parmetros siguientes al programar la instruccin:
La direccin del archivo definido por el usuario es #B3:4.
La longitud del archivo es 6 elementos ms all de la
direccin inicial (los elementos etiquetados 0-6 en el diagrama).
0
1
2
3
4
5
6
0 15
#B3:4
Archivo de datos de bit 3
7
8
9
10
11
0
1
2
3
4
5
6
#B3:4 La direccin del archivo. Esto define el elemento inicial como elemento
4, archivo de bit 3.
6 La longitud especificada del archivo, 6 elementos ms all de la direccin
inicial (total de 7 elementos).
Puede usar archivos enteros definidos por el usuario o archivos de bit con
instrucciones de secuenciador, segn la aplicacin. Puede programar un sinnmero
de archivos dentro de otro archivo. Sin embargo, asegrese de no traslapar estos
archivos.
F21
Instrucciones de copiar archivo y llenar archivo
Estas instrucciones manipulan los archivos definidos por el usuario. Los archivos
son usados como parmetros de fuente o destino en las instrucciones de copiar
archivo o llenar archivo. Los archivos pueden ser archivos de salida, entrada,
estado, bit, temporizador, contador, control o enteros. Dos ejemplos se muestran en
la figura siguiente. Note que la longitud del archivo es el nmero especificado de
elementos del archivo de destino; esto es distinto de la especificacin de longitud
del archivo para las instrucciones de secuenciador.
La figura siguiente muestra un archivo definido por el usuario dentro de un archivo
de datos 0 - imagen de salida. Hemos utilizado esta configuracin de archivo de
datos con respeto al direccionamiento de E/S en la pgina F12. Aqu definimos un
elemento con una longitud de 5 elementos.
Note que para el archivo de salida (adems del archivo de entrada), un elemento
siempre es de una palabra, con referencia a la ranura y palabra combinados. Por
ejemplo, el elemento O:3.0 hace referencia al archivo de salida, ranura 3, palabra 0.
Retorna al valor predeterminado de O:3 donde la palabra 0 es implcita.
O:1
O:3
O:4
O:5
O:5.1
O:9
O:10
0 15
#O:3
NO VALIDO
NO VALIDO
El archivo #O:3 mostrado arriba tiene una longitud de 5 elementos: Elementos 3, 4, 5, 5.1, 9
Preface
F22
Constantes numricas
Usted puede introducir constantes numricas directamente en muchas de las
instrucciones que programa. El rango de valores para la mayor parte de las
instrucciones es 32,768 a +32,767. Estos valores se pueden mostrar o introducir en
varias races. Las races que se pueden mostrar son:
Entero
Binario
ASCII
Hexadecimal
Al introducir valores en un elemento de instruccin o tabla de datos, puede
especificar la raz de lo que ha introducido usando el operador especial &. Las
races que se puden usar para introducir datos en un elemento de instruccin o tabla
de datos son:
Entero (&N)
Binario (&B)
ASCII (&A)
Hexadecimal (&H)
BCD (&D)
Octal (&O)
Las constantes numricas se usan en lugar de los elementos de archivo de datos. No
pueden ser manipuladas por el programa de usuario. Usted debe introducir el editor
de programa fuera de lnea para cambiar el valor de una constante.
F23
Archivos de datos M0 y M1 Mdulos de E/S especiales
Los archivos M0 y M1 son archivos de datos que residen en los mdulos de E/S
especiales nicamente. No hay imagen para estos archivos en la memoria del
procesador. La aplicacin de estos archivos depende de la funcin del mdulo de
E/S especial en cuestin. Para algunos mdulos, el archivo M0 se considera como
archivo de salida de mdulo y el archivo M1 se considera como archivo de entrada
de mdulo. De todas maneras, los archivos M0 y M1 se consideran archivos de
lectura/escritura por los procesadores SLC 5/02, SLC 5/03 y SLC 5/04.
Los archivos M0 y M1 se pueden direccionar en el programa de escalera y tambin
el mdulo de E/S especial puede actuar sobre estos archivos independientemente del
escn de procesador. Es importante que tenga en mente lo siguiente al crear y
aplicar la lgica de escalera:
Nota Durante el escn de procesador, los datos de M0 y M1 pueden ser cambiados por el
procesador segn las instrucciones del diagrama de escalera que direccionan los
archivos M0 y M1. Durante el mismo escn, el mdulo de E/S especial puede
cambiar los datos de M0 y M1 independientemente de la lgica de rengln
aplicada durante el escn.
Cmo direccionar los archivos M0M1
El formato de direccionamiento para los archivos M0 y M1 aparece a continuacin:
Mf:e.s/b
Donde M = mdulo
f = tipo de archivo (0 1)
e = ranura (130)
s = palabra (0 al mx. proporcionado por el mdulo)
b = bit (015)
Restricciones relativas al uso de las direcciones de archvivo de datos M0-M1
Las direcciones de archivo de datos M0 y M1 se pueden usar en todas las
instrucciones con la excepcin de la instruccin OSR y los parmetros de
instruccin mencionados en la tabla siguiente:
Instruccin
Parmetro (usa el indicador de
archivo #)
BSL, BSR Archivo (gama de bit)
SQO, SQC, SQL Archivo (archivo de secuenciador)
LFL, LFU LIFO (pila)
FFL, FFU FIFO (pila)
Preface
F24
Cmo monitorizar direcciones de bit
Procesadores SLC 5/02, SLC 5/03 y SLC 5/04 con la monitorizacin de M0 y M1 inhabilitada
Cuando usted monitoriza un programa de escalera en el modo de marcha o prueba,
las instrucciones de bit siguientes, direccionadas a un archivo M0 M1, se indican
como falsas, independientemente de su estado lgico verdadero/falso efectivo.
Cuando usted monitoriza el programa de escalera en el modo de marcha o
prueba, la pantalla APS o HHT no muestra estas instrucciones como
verdaderas cuando el procesador las evala como verdaderas.
] [
Mf:e.s
b
]/[
Mf:e.s
b
( )
Mf:e.s
b
(L)
Mf:e.s
b
(U)
Mf:e.s
b
f = archivo (0 1)
Procesadores SLC 5/03 y SLC 5/04 con la monitorizacin de M0 y M1 habilitada
Los procesadores SLC 5/03 y SLC 5/04 le permiten monitorizar el estado real de
cada direccin (o tabla de datos) M0/M1 direccionada. Los caracteres resaltados
aparecen normales cuando se comparan con el otro archivo de datos del procesador.
El rendimiento del SLC 5/03 ser disminuido al grado de los datos de pantalla con
referencia a M0/M1. Por ejemplo, si la pantalla tiene solamente un elemento
M0/M1, la disminucin ser mnima. Si la pantalla tiene 69 elementos M0/M1, la
disminucin ser significativa.
Si usted necesita mostrar el estado del bit M0 M1 direccionado, puede transferir el
estado a un bit de procesador externo. Esto se ilustra en la figura siguiente, donde
un bit de procesador interno se usa para indicar el estado verdadero/falso de un
rengln.
F25
Este rengln no muestra su estado de rengln verdadero porque la instruccin EQU
siempre se muestra como verdadera y la instruccin M0 siempre se muestra como falsa.
La instruccin OTE B3/2 ha sido aadida al rengln. Esta instruccin muestra el
estado verdadero o falso del rengln.
EQU
EQUAL
Source A N7:12
Source B N7:3
] [
B3
0
] [
B3
1
( )
M0:3.0
1
( )
M0:3.0
1
] [
B3
0
] [
B3
1
EQU
EQUAL
Source A N7:12
Source B N7:3
( )
B3
2
Cmo transferir datos entre los archivos de procesador y archivos M0 M1
Segn se mencion anteriormente, el procesador no contiene una imagen del
archivo M0 M1. Como resultado, usted debe editar y monitorizar los datos de
archivo M0 y M1 va instrucciones en el programa de escalera. Por ejemplo, puede
copiar un bloque de datos desde un archivo de datos de procesador hacia un archivo
de datos M0 M1 viceversa usando la instruccin COP en el programa de
escalera.
Las instrucciones COP siguientes copian datos desde un archivo de bit de
procesador y un archivo entero hacia un archivo M0. Digamos que los datos son
informacin de configuracin que afecta la operacin del mdulo de E/S especial.
COP
COPY FILE
Source #B3:0
Dest #M0:1.0
Length 16
COP
COPY FILE
Source #N7:0
Dest #M0:1.16
Length 27
] [
S:1
15
Primero escanee el bit.
Esto hace este rengln
verdadero solamente
durante el primer
escn despus de
entrar en el modo de
marcha.
La instruccin COP siguiente copia datos desde un archivo de datos M1 hacia un
archivo entero. Este mtodo se usa para monitorizar indirectamente el contenido de
un archivo de datos M0 M1 en un archivo de datos de procesador.
Preface
F26
COP
COPY FILE
Source #M1:4.3
Dest #N10:0
Length 6
Tiempo de acceso
Durante el escn de programa, el procesador debe obtener acceso a la tarjeta de E/S
especial para leer/escribir los datos M0 M1. Este tiempo de acceso se debe aadir
al tiempo de ejecucin de cada instruccin que hace referencia a los datos M0 M1.
Refirase al apndice B en este manual para obtener los tiempos de acceso y un
ejemplo.
Cmo minimizar el tiempo de escn
Usted puede minimizar el tiempo de escn del procesador reduciendo el uso de
instrucciones que direccionan los archivos M0 M1. Por ejemplo, la instruccin
XIC M0:2.1/1 se usa en los renglones 1 y 2 de la figura siguiente, lo que aade
aproximadamente 2 ms al tiempo de escn si se usa un procesador de serie B.
Las instrucciones XIC en los renglones 1 y 2 son direccionadas al archivo de
datos M0. Cada una de estas instrucciones aade aproximadamente 1 ms al
tiempo de escn (procesador de serie B).
1
] [
B3
12
] [
M0:2.1
1
( )
B3
14
] [
M0:2.1
1
( )
B3
10
2
En los renglones equivalentes de la figura siguiente, la instruccin XIC M0:2.1/1 se
usa solamente en el rengln 1, reduciendo as el tiempo de escn en
aproximadamente 1 ms.
F27
Estos renglones proporcionan la operacin equivalente a los de la figura A
sustituyendo la instruccin XIC B3/10 con la instruccin XIC M0:2.1/1 en el
rengln 2. El tiempo de escn se reduce en aproximadamente 1 ms
(procesador de serie B).
] [
B3
12
] [
B3
10
( )
B3
14
] [
M0:2.1
1
( )
B3
10
1
2
La figura siguiente ilustra otro mtodo de reduccin. La instruccin COP
direcciona un archivo M1, lo que aade aproximadamente 4.29 ms al tiempo de
escn si se usa un procesador de serie B. La reduccin del tiempo de escn se
realiza haciendo que este rengln sea verdadero peridicamente, segn sea
determinado por el bit de reloj S:4/8. (Los bits de reloj son tratados en el apndice
B de este manual.) Un rengln como ste se puede usar cuando usted desee
monitorizar el contenido de un archivo M1, sin embargo, no es necesario que la
monitorizacin sea continua.
[OSR]
B11
0
COP
COPY FILE
Source #M1:4.3
Dest #N10:0
Length 6
] [
S:4
7
S:4/7 hace que el
archivo #M1:4.3 actua-
lice el archivo #N10:0
cada 2.56 segundos.
Cmo capturar los datos de archivo M0M1
Los dos primero diagramas de escalera en la ltima seccin ilustran un mtodo que
le permite capturar y usar los datos M0 M1 segn existan en un momento
determinado. En la primera figura, el bit Mo:2.1/1 podra cambiar su estado entre
los renglones 1 y 2. Esto podra obstaculizar la lgica aplicada en el rengln 2. La
segunda figura evita el problema. Si el rengln 1 es verdadero, el bit B3/10 captura
esta informacin y la coloca en el rengln 2.
En el segundo ejemplo de la ltima seccin, la instruccin COP se usa para
monitorizar el contenido de un archivo M1. Cuando la instruccin se hace
verdadera, las 6 palabras de datos en el archivo #M1:4.3 se capturan tal como
existen en aquel instante y se colocan en el archivo #N10.0.
Preface
F28
Mdulos de E/S especiales con memoria retentiva
Ciertos mdulos de E/S especiales retienen el estado de los datos M0M1 despus
de la desconexin de alimentacin elctrica. Vea el manual del usuario del mdulo
de E/S especial. Esto significa que una instruccin OTE con una direccin M0
M1 permanece activada si est activada cuando la alimentacin elctrica se
desconecta. Un rengln de mantenimiento como el ilustrado a continuacin no
funcionar como debe si la instruccin OTE fuera no retentiva cuando se interrumpe
la alimentacin elctrica. Si el rengln es verdadero al momento en que la
alimentacin elctrica se desconecta, la instruccin OTE se enclava en vez de
interrumpirse; cuando la alimentacin elctrica se vuelve a conectar, el rengln se
evala como verdadero en lugar de falso.
] [
B3
0
( )
M0:2.1
1
] [
M0:2.1
1
Cuando se usa con un mdulo de E/S especial que tiene salidas retentivas, este
rengln puede causar el arranque inesperado durante el encendido.
Usted puede realizar la operacin no retentiva desenclavando la salida retentiva con
el bit de primer paso al momento de encendido:
] [
S:1
15
(U)
M0:2.1
1
] [
B3
0
( )
M0:2.1
1
] [
M0:2.1
1
Este rengln es
verdadero durante
el primer escn
despus del
encendido para
desenclavar
M0:2.1/1.
F29
Archivos de datos G Mdulos de E/S especiales
Algunos mdulos de E/S especiales usan archivos de G (confiGuracin) (indicados
en el manual del usuario especfico del mdulo de E/S especial). Estos archivos se
pueden considerar como el equivalente en software de los microinterruptores.
Se puede obtener acceso al contenido de los archivos G adems de editarlo fuera de
lnea bajo la funcin de configuracin de E/S. Usted no puede obtener acceso a los
archivos G bajo la funcin de archivo de monitor. Los datos que introduce en el
archivo G se pasan al mdulo de E/S especial cuando descarga el archivo de
procesador e introduce el modo de marcha REM o cualquiera de los modos de
prueba REM.
La figura siguiente ilustra los tres formatos de datos de archivo G que puede
seleccionar. Las direcciones de palabra comienzan con el identificador de archivo G
y el nmero de ranura que ha asignado al mdulo de E/S especial. En este caso, el
nmero de ranura es 1. Se han creado dieciseis palabras (direcciones G1:0 a
G1:15).
address 0 1 2 3 4 5 6 7 8 9
G1:0 xxxx 0 0 0 0 0 0 0 0 0
G1:10 0 0 0 0 0 0
Archivo G de 16 palabras, ranura de E/S 1, formato decimal
address 0 1 2 3 4 5 6 7 8 9
G1:0 xxxx 0000 0000 0000 0000 0000 0000 0000 0000 0000
G1:10 0000 0000 0000 0000 0000 0000
address 15 data 0
G1:0 xxxx xxxx xxxx xxxx
G1:1 0000 0000 0000 0000
G1:2 0000 0000 0000 0000
G1:3 0000 0000 0000 0000
G1:4 0000 0000 0000 0000
G1:5 0000 0000 0000 0000
G1:6 0000 0000 0000 0000
G1:7 0000 0000 0000 0000
G1:8 0000 0000 0000 0000
G1:9 0000 0000 0000 0000
G1:10 0000 0000 0000 0000
G1:11 0000 0000 0000 0000
G1:12 0000 0000 0000 0000
G1:13 0000 0000 0000 0000
G1:14 0000 0000 0000 0000
G1:15 0000 0000 0000 0000

Archivo de G de 16 palabras, ranura de E/S 1, formato hexadecimal/bcd
Archivo G de 16 palabras, ranura de E/S 1, formato binario
Preface
F30
Cmo editar los datos de archivo G
Los datos en el archivo G se deben editar segn la aplicacin y los requisitos del
mdulo de E/S especial. Usted edita los datos fuera de lnea bajo la funcin de
configuracin de E/S nicamente. Con los formatos decimales y
hexadecimales/bcd, edita los datos al nivel de palabra:
G1:1 = 234 (formato decimal)
G1:1 = 00EA (formato hexadecimal/bcd)
Con el formato binario, edita los datos al nivel de bit:
G1/19 = 1
Nota La palabra 0 del archivo G est configurada automticamente por el procesador
segn el mdulo de E/S especial en cuestin. La palabra 0 no se puede editar.
Sistemas numricos
G1
G Sistemas numricos
Este apndice:
contempla los nmeros binarios y hexadecimales
explica el uso de una mscara hexadecimal para filtrar datos en instrucciones de
programacin determinadas
Preface
G2
Nmeros binarios
La memoria del procesador almacena nmeros binarios de 16 bits. Como se indica
en la figura siguiente, cada posicin en el nmero tiene un valor decimal, a partir de
la derecha con 2
0
hasta la derecha con 2
15
.
Cada posicin puede ser 0 1 en la memoria del procesador. Un 0 indica un valor
de 0; un 1 indnica el valor decimal de la posicin. El valor decimal equivalente del
nmero binario es la suma de los valores de posicin.
Valores decimales positivos
La posicin del extremo izquierdo siempre es 0 para los valores positivos. Como se
indica en la figura, esto limita el valor decimal positivo mximo a 32767. Todas las
posiciones son 1 excepto por la posicin del extremo izquierdo.
Otros ejemplos:
0000 1001 0000 1110 = 2
11
+2
8
+2
3
+2
2
+2
1
= 2048+256+8+4+2 = 2318
0010 0011 0010 1000 = 2
13
+2
9
+2
8
+2
5
+2
3
= 8192+512+256+32+8
= 9000
Sistemas numricos
G3
1x2
14
= 16384
1x2
13
= 8192
1x2
12
= 4096
1x2
11
= 2048
1x2
10
= 1024
1x2
9
= 512
1x2
8
= 256
1x2
7
= 128
1x2
6
= 64
1x2
5
= 32
1x2
4
= 16
1x2
3
= 8
1x2
2
= 4
1x2
1
= 2
1x2
0
= 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
16384
8192
4096
2048
1024
512
256
128
64
32
16
8
4
2
1
32767
0x2
15
= 0 Esta posicin siempre es cero para los nmeros
positivos.
Valores decimales negativos
Se usa la notacin de complemento de 2. La posicin del extremo izquierdo
siempre es 1 para los valores negativos. El valor decimal equivalente del nmero
binario se obtiene restando el valor de la posicin del extremo izquierdo, 32768, de
la suma de los valores de las otras posiciones. En la figura siguiente, el valor es
32767 32768 = 1. Todas las posiciones son 1.
Otro ejemplo:
1111 1000 0010 0011 =
(2
14
+2
13
+2
12
+2
11
+2
5
+2
1
+2
0
) 2
15
=
(16384+8192+4096+2048+32+2+1) 32768 =
30755 32768 = 2013.
Otro mtodo ms frecuente y ms fcil de calcular un valor es localizar el ltimo1
en la cadena de 1 a partir de la izquierda y restar su valor del valor total de las
posiciones a la derecha de aquella posicin. Por ejemplo,
1111 1111 0001 1010 = (2
4
+2
3
+2
1
) 2
8
= (16+8+2) 256 = 230.
Preface
G4
1x2
14
= 16384
1x2
13
= 8192
1x2
12
= 4096
1x2
11
= 2048
1x2
10
= 1024
1x2
9
= 512
1x2
8
= 256
1x2
7
= 128
1x2
6
= 64
1x2
5
= 32
1x2
4
= 16
1x2
3
= 8
1x2
2
= 4
1x2
1
= 2
1x2
0
= 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
16384
8192
4096
2048
1024
512
256
128
64
32
16
8
4
2
1
32767
1x2
15
= 32768 Esta posicin siempre es 1 para los nmeros
negativos.
Sistemas numricos
G5
Nmeros hexadecimales
Los nmeros hexadecimales usan caracteres individuales con valores decimales
equivalentes desde 0 hasta 15:
1 0 2 3 5 4 6 7 9 8 A B D C E F
1 0 2 3 5 4 6 7 9 8 10 11 13 12 14 15
HEX
Decimal
Los valores de posicin de los nmeros hexadecimales son potencias de 16, a partir
de 16
0
a la derecha:
16
3
16
2
16
1
16
0
Ejemplo
El nmero hexadecimal 218A tienen un valor equivalente decimal de 8586:
1 2 8 A
10x16
0
= 10
8x16
1
= 128
1x16
2
= 256
2x16
3
= 8192
10
128
256
8192
8586
Los nmeros hexadecimales y binarios tienen la equivalencia siguiente:
1 2 8 A
0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0
8192
1x2
13
256
1x2
8
128
1x2
7
10
1x2
3
+1x2
1
Binario = 8586
Hexadecimal = 8586
Preface
G6
Ejemplo
El nmero decimal 8586 en formas binarias y hexadecimales equivalentes:
1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 0
Binario
= 8586
E D 7 6 Hexadecimal = 56950
(nmero negativo, 8586)
Nmero hexadecimal DE76 = 13x16
3
+14x16
2
+7x16
1
+6x16
0
= 56950. Sabemos
que este es un nmero negativo porque excede el valor positivo mximo de 32767.
Para calcular su valor, reste 16
4
(la prxima potencia ms alta de 16) de 56950:
56950 65536 = 8586.
Sistemas numricos
G7
Mscara hexadecimal
Este cdigo de 4 caracteres introducido como parmetro en SQO, SQC y otras
instrucciones para excluir bits seleccionados de una palabra a fin de evitar que la
instruccin opere en los mismos. Los valores hexadecimales se usan en su forma
equivalente binaria segn se indica en la figura siguiente. Adems, la figura
muestra un ejemplo de un cdigo hexadecimal en la palabra con mscara
correspondiente.
0 0 F F
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
Cdigo
hexadecimal
Palabra con
mscara
Valor
hex.
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Valor
binario
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Los bits de la palabra con mscara que son establecidos (1) pasarn datos desde una
fuente hacia un destino. Los bits restablecidos (0) no lo harn. En el ejemplo
siguiente, los datos en bits 07 de la palabra de fuente son pasados a la palabra de
destino. Los datos en bits 815 de la palabra de fuente no son pasados a la palabra
de destino.
1 1 1 0 0 1 0 1 1 1 0 0 0 1 1 0 Palabra fuente
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Palabra con mscara
0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 Palabra de destino
(todos los bits son 0
inicialmente)
Preface
G8
Aritmtica de punto (coma) flotante binario
Los procesadores SLC 5/03 de serie B y SLC 5/04 tienen capacidad para el uso del
punto (coma) flotante. Use el punto (coma) flotante cuando usted desee manipular
nmeros fuera del lmite de 32768 a+32767 para una resolucin ms fina que
una unidad. Por ejemplo, 2.075. La aritmtica de punto (coma) flotante no tiene
capacidad para nmeros no normalizados, un nmero (NaN) e infinito. El lmite
vlido para un nmero de punto (coma) flotante es 3.402824 x 10
38
a 1.1754944
x 10
38
.
El ejemplo siguiente muestra la representacin de un nmero de punto (coma)
flotante usando la norma IEEE 754 para el punto (coma) flotante de precisin nica.
Esta figura es la representacin espacial de los 32 bits en el registro.
sxxxxxxxxmmmmmmmmmmmmmmmmmmmmmmm
bit de
signo
exponente fraccin
donde:
s = signo
x = exponente
m = mantisa
Cuando se convierte a la aritmtica de punto (coma) flotante, lo siguiente se debe
ocurrir:
1. El bit de signo se debe establecer. Si el nmero es positivo, el bit de signo es 0
o desactivado. Si el nmero es netativo, el bit de signo es 1 activado.
2. El exponente se debe normalizar. Haga esto aadiendo siempre +127 al
exponente.
3. La mantisa se debe normalizar. Por ejemplo, el valor binario de 1010.01 es
igual a 1.01001.
4. La fraccin se debe extraer de la mantisa. Por ejemplo, la parte fraccionaria de
1.01001 es .01001.
La representacin del punto (coma) flotante de 32 bits de 10.25 decimal es igual a:
0 10000010 01001000000000000000000
Programas de ejemplo de aplicacin
H1
HProgramas de ejemplo de aplicacin
Este apndice est diseado para ilustrar diversas instrucciones descritas
anteriormente en este manual. Los programas de ejemplo de aplicacin incluyen:
la perforadora de papel usando la mayor parte de instrucciones
el secuenciador impulsado por tiempo usando las instrucciones TON y SQO
el secuenciador impulsado por evento usando las instrucciones SQC y SQO
la conexin/desconexin del circuito usando las instrucciones bsicas, de flujo
de programa y especficas para la aplicacin
Debido a la gran variedad de usos para esta informacin, el usuario y los
responsables de la aplicacin de esta informacin deben estar satisfechos con
respeto a la utilizacin de cada aplicacin y uso del programa. Bajo ninguna
circunstancia Allen-Bradley Company se responsabilizar ni ser responsable de los
daos indirectos o consecuentes que resulten del uso de la aplicacin de esta
informacin.
Las ilustraciones, diagramas y ejemplos que aparecen en este apndice se presentan
a ttulo de ilustracin de los fundamentos del controlador y algunos de los mtodos
usados para aplicar los mismos. Especialmente a causa de los muchos requisitos
asociados con cualquier instalacin determinada, Allen-Bradley Company no puede
asumir responsabilidad del uso real basado en los usos y aplicaciones ilustrativos.
Preface
H2
Ejemplo de aplicacin de la perforadora de papel
Para obtener una explicacin detallada sobre:
las instrucciones XIC, XIO, OTE, RES, OTU, OTL y OSR, vea el captulo 1.
las instrucciones EQU y GEQ, vea el captulo 2.
las instrucciones CLR, ADD y SUB, vea el captulo 3.
las instrucciones MOV y FRD, vea el captulo 4.
las instrucciones JSR y RET, vea el captulo 5.
las instrucciones INT y SQO, vea el captulo 11.
las instrucciones HSC, HSCL y RAC, vea el captulo 7.
Esta mquina puede perforar 3 configuraciones diferentes de orificios en manuales
encuadernados. El programa registra el desgaste de brocas y advierte al operador
que la broca se debe reemplazar. La mquina se detiene si la advertencia es
ignorada por el operador.
20226
OPERATOR PANEL
Change Drill Soon
O:3/4
Change Drill Now
O:3/6
Thumbwheel for
Thickness in 1/4 in.
Drill Change Reset 5 Hole
7 Hole 3 Hole
I:1/9I:1/10
I:1/11I:1/14
Drill Home
I:1/5
Drill Depth
I:1/4
Drill On/Off O:3/1
Drill Retract O:3/2
Drill Forward O:3/3
PhotoEye Reset I:1/2
Counter Hold I:1/3
PhotoEye
Reflector
Conveyor Enable wired in series to the Drive O:3/5
Conveyor Drive Start/Stop wired in series to the Drive O:3/0
(Keyswitch)
I:1/8
Quadrature AB Encoder and Drive
I:1/0 I:1/1
Drilled
Holes
H3
Descripcin general de la operacin de la perforadora
de papel
Los libros no perforados se colocan en un transportador, el cual los transporta a una
sola broca. Cada libro se desplaza en el transportador hasta alcanzar la primera
posicin de perforacin. El transportador deja de moverse, la broca desciende y
perfora el primer orificio. Luego, la broca se retrae y el transportdor mueve el
mismo libro a la segunda posicin de perforacin. El proceso de perforacin se
repite hasta obtener la cantidad deseada de orificios en el libro.
Operacin del mecanismo del taladro
Cuando el operador presiona el botn de arranque, el motor del taladro se pone en
marcha. Despus de que el libro est en la primera posicin de perforacin, la
subrutina del transportador establece un bit de comienzo de secuencia de la broca y
la broca se mueve lentamente hacia el libro. Cuando la broca ha perforado el libro,
el cuerpo de la broca hace contacto con un interruptor de final de carrera, el cual
causa que la broca se retraiga hacia fuera del libro. Cuando el cuerpo de la broca
est completamente retrado, el cuerpo de la broca hace contacto con otro interruptor
de final de carrera, el cual indica que la broca est en su posicin inicial. El
contacto con el segundo interruptor de final de carrera desenclava el bit de comienzo
de secuencia del taladro y causa que el transportador mueva el libro hacia la
prxima posicin de perforacin.
Operacin del transportador
Cuando se presiona el primer botn de arranque, el transportador mueve los libros
hacia adelante. Cuando el primer libro se acerca a la broca, el libro activa un sensor
fotoelctrico. Este le indica a la mquina dnde se encuentra el borde delantero del
libro. Segn la posicin del interruptor selector, el transprtador mueve el libro hasta
la primera posicin de perforacin. El bit de comienzo de secuencia de la broca se
establece y el primer orificio se perfora. Ahora el bit de comienzo de secuencia de
la broca se desenclava y el transportador mueve el mismo libro a la segunda
posicin de perforacin. El proceso de perforacin se repite hasta que se obtenga la
cantidad deseada de orificios en el libro. Luego, la mquina espera hasta que otro
libro interrumpa el hazo de luz del sensor fotoelctrico y el proceso se repite. El
operador puede cambiar el nmero de orificios perforados cambiando el interruptor
selector.
Preface
H4
Clculo y advertencia de la broca
El programa registra el nmero de orificios perforados y nmero de pulgadas de
material que han sido perforadas usando un interruptor preselector rotatorio. El
interruptor preselector rotatorio se establece al espesor del libro por 1/4 pulg. (Si el
libro tiene un espesor de 1 1/2 pulg., el operador posicionara el interruptor
preselector rotatorio a 6.) Cuando 25,000 pulgadas se han taladrado, la luz piloto de
Cambiar la broca pronto se iluminar. Cuando 25,500 pulgadas se hayan taladrado,
la luz piloto de Cambiar la broca pronto parpadear. Cuando 26,000 pulgadas se
hayan taladrado, la luz piloto de Cambiar la broca ahora se iluminar y la mquina
se detendr. El operador cambia las brocas y restablece el contador de desgaste
interno de la broca girando el interruptor de llave de restablecimiento de cambio de
la broca.
H5
Programa de escalera de la perforadora de papel
Rengln 2:0
Estos renglones pondrn el transportador en movimiento cuando el botn de
arranque se presiona. Sin embargo, hay otras condiciones que se deben cumplir
antes de arrancar el transportador. Estas son: la broca debe estar en su posicin
completamente retrada (inicial) y la broca no debe haber sobrepasado su vida
til mxima. Estos renglones tambin detendrn el transportador cuando el botn
de detencin se presione o cuando la vida til de la broca se exceda.
| Botn de |Inicio Botn de |cambiar | Enclav. |
| ARRANQUE |broca LS parada |la broca | de MARCHA |
| |AHORA | mquina |
| I:1.0 I:1.0 I:1.0 O:3.0 B3:0 |
|+] [] [+]/[]/[( )|
| | 6 5 | 7 6 0 |
| | Enclav. | |
| | de MARCHA | |
| | mquina | |
| | B3:0 | |
| +] [+ |
| 0 |
Rengln 2:1
| Enclav. Motor |
| de MARCHA de la broca |
| mquina funciona |
| B3:0 O:3.0 |
|] [+( )+|
| 0 | 1 | |
| | Arr./deten.| |
| | transport. | |
| | | |
| | B3:0 O:3.0 | |
| +[OSR](L)+ |
| 1 0 |
Rengln 2:2
Detenga el transportador si existen condiciones que desenclavan el bit de
enclavamiento de MARCHA de mquina.
| Machine | Conveyor |
| RUN | Start/Stop |
| Latch | |
| B3:0 O:3.0 |
|]/[(U)|
| 0 0 |
Rung 2:3
Este rengln invoca la subrutina de secuencia del taladro. Esta subrutina maneja
la operacin de una secuencia de perforacin y vuelve a arrancar el transportador
a la finalizacin de la secuencia de perforacin
| +JSR+ |
| ++ |
Preface
H6
Rengln 2:4
Este rengln invoca la subrutina que registra la cantidad de desgaste en la
broca actual.
| +JSR+ |
| ++ |
Rengln 2:5
Hay alguna lgica de inicializacin en la subrutina DII (archivo 4) que se debe
ejecutar antes de la primera interrupcin DII. Por lo tanto, este rengln permite
que la DII se inicialice saltando a la subrutina DII cuando el procesador entra
en el modo de MARCHA.
| Primer |
| paso |
| S:1 +JSR+ |
|] [+JUMP TO SUBROUTINE+|
| 15 |SBR file number 4| |
| ++ |
Rengln 2:6
| |
|+END+|
| |
EL ARCHIVO 3 NO TIENE RENGLONES
H7
Rengln 4:0
Este rengln restablece los secuenciadores de conteo de orificios cada vez que el
procesador entra en el modo de MARCHA. Esto asegura que el primer valor preselec-
cionado se cargar en la DII preseleccionada durante cada entrada en el modo
de marcha.
| Primer Secuenciador |
| paso preselecc. |
| de 3 orif. |
| +INT+ S:1 R6:4 |
|+INTERRUPT SUBROUTINE +] [+(RES)+|
| ++ 15 | | |
| | Secuenc. | |
| | preselecc. | |
| | de 5 orif. | |
| | R6:5 | |
| +(RES)+ |
| | | |
| | Secuenc. | |
| | preselecc. | |
| | de 7 orif. | |
| | R6:6 | |
| +(RES)+ |
| |
Rengln 4:1
Este rengln le indica a la DII que detecte la presencia de un libro en el sensor
fotoelctrico y un impulso de codificador (encoder). Al dispararse con estas dos
condiciones, la DII solamente contar impulsos cuando haya un libro presente, de
lo contario, no se mantendr en el nmero de conteos existente. S:49 es el valor
PRESELECCIONADO de DII.
| +MOV+ |
|+MOVE +|
| |Source 5| |
| | | |
| |Dest S:49| |
| | 0| |
| ++ |
Preface
H8
Rengln 4:2
Este rengln registra el nmero de orificio que se perfora y carga la prxima DII
correcta preseleccionada segn el conteo de orificio. Este rengln est activo
solamente cuando el interruptor selector de orificio se encuentra en la posicin
de 3 posiciones. El secuenciador usa el paso 0 como un paso nulo al momento de
restablecimiento. Usa el ltimo paso como marcha permanente en espera del final
del manual. El mover un 0 en S:49 le indica a la DII que dispare una interrupcin
cuando se detecte el borde trasero del libro actual.
| bit de |bit de secuenciador |
| interr. |interr. preseleccionado |
| selector |selector de 3 orificios |
| de orif. 0|de orif. 1 |
| I:1.0 I:1.0 +SQO+ |
|]/[] [++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:0+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:4| | |
| | |Length 4| | |
| | ++ | |
| | | |
| | | |
| | forzar que | |
| | el secuenciador | |
| | incremente al | |
| | prximo escn | |
| | R6:4 | |
| +(U)+ |
| | EN | |
| | Si est en | |
| | el ltimo orificio, | |
| | indique a la DII | |
| | que busque el final del libro | |
| | +EQU+ +MOV+ | |
| ++EQUAL ++MOVE ++ |
| |Source A R6:4.POS| |Source 0| |
| | 0| | | |
| |Source B 4| |Dest S:49| |
| | | | 0| |
| ++ ++ |
H9
Rengln 4:3
Este rengln es idntico al rengln anterior, excepto que solamente est activo
cuando el interruptor selector de orificio est en la posicin de
5 orificios.
| I:1.0 I:1.0 +SQO+ |
|] []/[++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:5+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:5| | |
| | |Length 6| | |
| | ++ | |
| | | |
| | forzar que | |
| | prximo escn | |
| | R6:5 | |
| +(U)+ |
| | EN | |
| | Si est en | |
| | +EQU+ +MOV+ | |
| | 0| | | |
| | | | 0| |
| ++ ++ |
Preface
H10
Rengln 4:4
Este rengln es idntico a los 2 renglones anteriores, excepto que solamente est
activo cuando el interruptor selector de orificio se encuentra en la posicin
de 7 orificios.
| I:1.0 I:1.0 +SQO+ |
|] [] [++SEQUENCER OUTPUT +(EN)+|
| 9 10 | |File #N10:12+(DN) | |
| | |Mask FFFF| | |
| | |Dest S:50| | |
| | |Control R6:6| | |
| | |Length 8| | |
| | ++ | |
| | forzar que | |
| | prximo escn | |
| | R6:6 | |
| +(U)+ |
| | EN | |
| | | |
| | Si est en | |
| | +EQU+ +MOV+ | |
| | 0| | | |
| | | | 0| |
| ++ ++ |
H11
Rengln 4:5
Si el procesador est en esta subrutina por inicializacin o debido a la
deteccin del borde trasero de un manual, retorne y omita la lgica que detiene
el transportador y arranca la secuencia del taladro.
| Primer para comentario |
| paso solamente |
| S:1 B3:0 |
|+] [++( )+|
| | 15 | | 2 | |
| | | | | |
| | | | | |
| | bit de |bit de | | | |
| | interr. |interr. | | | |
| | selector |selector | | | |
| | de orif. 0|de orif. 1 | | | |
| | I:1.0 I:1.0 +EQU+ | | +RET+ | |
| +]/[] [+EQUAL ++ ++RETURN ++ |
| | 9 10 |Source A R6:4.POS| | ++ |
| | | 0| | |
| | |Source B 1| | |
| | | | | |
| | ++ | |
| | bit de |bit de | |
| | interr. |interr. | |
| | selector |selector | |
| | de orif. 0|de orif. 1 | |
| | I:1.0 I:1.0 +EQU+ | |
| +] []/[+EQUAL ++ |
| | 9 10 |Source A R6:5.POS| | |
| | | 0| | |
| | |Source B 1| | |
| | | | | |
| | ++ | |
| | bit de |bit de | |
| | interr. |interr. | |
| | selector |selector | |
| | de orif. 0|de orif. 1 | |
| | I:1.0 I:1.0 +EQU+ | |
| +] [] [+EQUAL ++ |
| 9 10 |Source A R6:6.POS| |
| | 0| |
| |Source B 1| |
| | | |
| ++ |
Preface
H12
Rengln 4:6
Este rengln detiene el transportador e indica al programa principal (archivo 2)
que inicie una secuencia de perforacin. La subrutina de SECUENCIA DE PERFORACION
(archivo de programa 6) restablece el bit de comienzo de secuencia de perforacin
y establece el bit de propulsin del transportador (O:3/0) a la finalizacin
de la secuencia de perforacin.
| Comienzo |
| de la sec. |
| de perfor. |
| B3:2 |
|+(L)+|
| | 0 | |
| | Conveyor | |
| | Start/Stop | |
| | | |
| | O:3.0 | |
| +(U)+ |
| 0 |
Rengln 4:7
| |
|+END+|
| |
EL ARCHIVO 5 NO TIENE RENGLONES
H13
Rengln 6:0
Esta seccin de la lgica de escalera controla el movimiento ascendente/descendente
del taladro para la perforadora de libros.
Cuando el transportador posiciona el libro bajo el taladro, el bit de COMIENZO
DE SECUENCIA DE PERFORACION se establece. Este rengln usa este bit para
comenzar la operacin de perforacin. Puesto que el bit se establece para toda la
operacin de perforacin, se requiere que la OSR pueda desactivar la seal de
avance para que el taladro pueda retraerse.
| Com. |Subr. perf.| Avance |
| secuencia | OSR | broca |
| perforac. | |
| B3:2 B3:3 O:3.0 |
|] [[OSR](L)|
| 0 0 3 |
Rengln 6:1
Cuando el taladro ha perforado el libro, el cuerpo del taladro accionar el inte-
rruptor de final de carrera de PROFUNDIDAD DE PERFORACION. Cuando esto ocurre,
la seal de AVANCE DEL TALADRO se desactiva y la seal de RETRACCION DEL
TALADRO se activa.
| Prof. Avance |
| perfor. LS broca |
| I:1.0 O:3.0 |
|+] [++(U)+|
| | 4 | | 3 | |
| | Primer |Origen | | Retracc. | |
| | paso |broca LS | | broca | |
| | S:1 I:1.0 | | O:3.0 | |
| +] []/[+ +(L)+ |
| 15 5 2 |
Rengln 6:2
Cuando el taladro se retrae (despus de perforar un orificio), el cuerpo del
taladro accionar el interruptor de fin de carrera de POSICION INICIAL DEL
TALADRO. Cuando esto ocurre, la seal de RETRACCION DE LA BROCA se desactiva, el
bit de COMIENZO DE SECUENCIA DE PERFORACION se desactiva para indicar que el
proceso de perforacin se ha finalizado y el transportador se vuelve a arrancar.
| Origen |Retracc. Retracc. |
| broca LS |broca broca |
| I:1.0 O:3.0 O:3.0 |
|] [] [+(U)+|
| 5 2 | 2 | |
| | Comienzo | |
| | de sec. | |
| | perforacin| |
| | B3:2 | |
| +(U)+ |
| | 0 | |
| | Enclav. |Arr./deten.| |
| | de MARCHA |transport. | |
| | mquina | | |
| | B3:0 O:3.0 | |
| +] [(L)+ |
| 0 0 |
Rengln 6:3
| |
|+END+|
| |
Preface
H14
Rengln 7:0
Este rengln examina el nmero de miles de 1/4 pulg. que se han acumulado
durante la vida de la broca actual. Si la broca ha perforado entre 100,000101,999
incrementos de 1/4 pulg. de papel, la luz de cambiar la broca se ilumina
constantemente. Cuando el valor est entre 102,000103,999, la luz de cambiar la
broca parpadea a una velocidad de 1.28 segundo. Cuando el valor alcanza 105,000,
la luz de cambiar la broca parpadea y la luz de cambiar la broca ahora se
ilumina.
| Miles 100,000 |
| de 1/4 pulg. incrementos |
| de 1/4 pulg. |
| han |
| occurrido |
| +GEQ+ B3:1 |
|++GRTR THAN OR EQUAL+( )+|
| | |Source A N7:11| 0 | |
| | | 0| | |
| | |Source B 100| | |
| | | | | |
| | ++ | |
| | Milsimos 102,000 | |
| | de 1/4 pulg. incrementos| |
| | de 1/4 pulg| |
| | han | |
| | ocurrido | |
| | +GEQ+ B3:1 | |
| | |Source A N7:11| 1 | |
| | | 0| | |
| | |Source B 102| | |
| | | | | |
| | ++ | |
| | Milsimos cambiar la | |
| | de 1/4 pulg. broca | |
| | AHORA | |
| | +GEQ+ O:3.0 | |
| | |Source A N7:11| 6 | |
| | | 0| | |
| | |Source B 105| | |
| | | | | |
| | ++ | |
H15
| | 100,000 |102,000 cambiar | |
| | incrementos|incrementos la broca | |
| | de 1/4 pulg|de 1/4 pulg pronto | |
| | han |han | |
| | ocurrido |occurrido | |
| | B3:1 B3:1 O:3.0 | |
| ++] []/[+( )+ |
| | 0 1 | 4 |
| | 100,000 |102,000 |bit de | |
| | increm. de|increm. de|reloj de | |
| | 1/4 pulg |1/4 pulg |marcha | |
| | han |han |libre de | |
| | ocurrido |ocurrido |1.28 seg | |
| | B3:1 B3:1 S:4 | |
| +] [] [] [+ |
| 0 1 7 |
Rengln 7:1
Este rengln restablece el nmero de incrementos de 1/4 pulg. y los miles
de 1/4 pulg. cuando el interruptor de llave de restablecimiento de cambio de
broca se activa. Esto debe ocurrir despus de cada cambio de broca.
| interr. de llave Miles |
| de restablecimiento de 1/4 pulg |
| de cambio |
| de broca |
| I:1.0 +CLR+ |
|] [++CLEAR ++|
| 8 | |Dest N7:11| | |
| | | 0| | |
| | ++ | |
| | incrementos | |
| | de 1/4 pulg | |
| | | |
| | +CLR+ | |
| ++CLEAR ++ |
| |Dest N7:10| |
| | 0| |
| ++ |
Rengln 7:2
Esta seccin describe la entrada del interruptor preselector rotatorio BCD
| bit de com de |
| de seccin de |
| interr. pre- |
| selector rotat. |
| B3:1 |
|( )|
| 2 |
Preface
H16
Rengln 7:3
Este rengln mueve el valor del interruptor preselector rotatorio BCD de un solo
dgito al registro entero interno. Esto se hace para alinear correctamente las
cuatro seales de entrada BCD antes de ejecutar la instruccin de BDC a entero
(FRD). El interruptor preselector rotatorio se usa para permitirle al operador
introducir el espesor del papel que se debe perforar. El espesor se introduce en
incrementos de 1/4 pulg. Esto proporciona un rango de 1/4 pulg. a 2.25 pulg.
| BCD bit 0 |FRD bit 0 |
| I:1.0 N7:14 |
|+] [( )+|
| | 11 0 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| | 12 1 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| | 13 2 | |
| | I:1.0 N7:14 | |
| +] [( )+ |
| 14 3 |
H17
Rengln 7:4
Este rengln convierte el valor del interruptor preselector rotatorio BCD de BCD
en entero. Esto se hace porque el procesador opera en los valores enteros. Este
rengln tambin neutraliza el rebote el interruptor preselector rotatorio para
asegurar que la conversin ocurra solamente en los valores BCD vlidos. Note que
los valores BCD invlidos pueden ocurrir mientras que el operador cambia el
interruptor preselector rotatorio BCD. Esto es debido a diferencias de retardo
de propagacin del filtro de entrada entre los 4 circuitos de entrada que
proporcionan el valor de entrada BCD.
| bit de valor de
| primer entrada BCD valor BCD de
| paso del escn rebote neutralizado
| anterior
| S:1 +EQU+ +FRD+ |
|+]/[+EQUAL +++FROM BCD +++|
| | 15 |Source A N7:13| | |Source N7:14| | | |
| | | 0| | | 0000| | | |
| | |Source B N7:14| | | 0000| | | |
| | | 0| | |Dest N7:12| | | |
| | ++ | | 1| | | |
| | | Matem. ++ | | |
| | | Bit de Bit de | | |
| | | overflow error | | |
| | | matemtico matemtico | | |
| | | S:0 S:5 | | |
| | +] [(U)+ | |
| | 1 0 | |
| | el valor | |
| | de entrada BCD | |
| | de este | |
| | escn | |
| | +MOV+ | |
| ++MOVE ++ |
| |Source N7:14| |
| | 0| |
| |Dest N7:13| |
| | 0| |
| ++ |
Rengln 7:5
Este rengln asegura que el operador no pueda seleccionar un espesor de papel
de 0. Si eso se permitiera, el clculo de la vida til de la broca podra ser
anulado, lo que resultara en orificios de mala calidad debido a una broca
desgastada. Por lo tanto, el espesor de papel mnimo que se usar para calcular
el desgaste de la broca es 1/4 pulg.
| valor BCD valor BCD |
| de rebote de rebote |
| neutralizado neutralizado |
| +EQU+ +MOV+ |
|+EQUAL ++MOVE +|
| |Source A N7:12| |Source 1| |
| | 1| | | |
| |Source B 0| |Dest N7:12| |
| | | | 1| |
| ++ ++ |
Preface
H18
Rengln 7:6
Mantenga un total acumulado de cuntas pulgadas de papel han sido perforadas con
la broca actual. Cada vez que un orificio se perfore, aada el espesor (en 1/4
pulg.) al total acumulado (mantenido en 1/4 pulg.). La OSR es necesaria porque la
instruccin SUMA se ejecuta cada vez que el rengln es verdadero y el cuerpo
del taladro accionar el interruptor de final de carrera de PROFUNDIDAD DE
PERFORACION durante ms de 1 escn de programa. El entero N7:12 es el valor
de entero convertido del interruptor preselector rotatorio BCD en las entradas
I:3/11 I:3/14.
| Prof. |Desgaste herr. incrementos |
| perf. LS | OSR 1 de 1/4 pulg. |
| |
| I:1.0 B3:1 +ADD+ |
|] [[OSR]+ADD +|
| 4 8 |Source A N7:12| |
| | 1| |
| |Source B N7:10| |
| | 0| |
| |Dest N7:10| |
| | 0| |
| ++ |
Rengln 7:7
Cuando el nmero de incrementos de 1/4 pulg. excede 1000, descrubra cuntos
incrementos han excedido 1000 y almacene en N7:20, aada 1 al total de incrementos
de 1/4 pulg. y vuelva a inicializar el acumulador de incrementos de 1/4 pulg.
a la cantidad de incrementos que haba excedido 1000.
| incrementos |
| de 1/4 pulg. |
| |
| +GEQ+ +SUB+ |
|+GRTR THAN OR EQUAL+++SUBTRACT ++|
| |Source A N7:10| | |Source A N7:10| | |
| | 0| | | 0| | |
| |Source B 1000| | |Source B 1000| | |
| | | | | | | |
| ++ | |Dest N7:20| | |
| | | 0| | |
| | ++ | |
| | 1/4 | |
| | Thousands | |
| | +ADD+ | |
| ++ADD ++ |
| | |Source A 1| | |
| | | | | |
| | |Source B N7:11| | |
| | | 0| | |
| | |Dest N7:11| | |
| | | 0| | |
| | ++ | |
| | | |
| | | |
H19
Rengln 7:8
| | | |
| | incrementos | |
| | de 1/4 pulg. | |
| | +MOV | |
| ++MOVE ++ |
| |Source N7:20| |
| | 0| |
| |Dest N7:10| |
| | 0| |
| ++
|+END+|
RESUMEN DE OPCIONES DE INFORME
Asegurar info de ref. X vlida: SI
Modo de grficos NO
Ancho de papel: 80
Largo de papel: 66
Archivo inicial: 2
Archivo final: 7
Lnea de potencia: SI
Comentarios de direccin: SI
Visualizacin de direccin: SI
Comentarios de rengln: SI
Referencias cruzadas de escalera: NINGUNA
Preface
H20
Ejemplo de aplicacin del secuenciador activado por
tiempo
El ejemplo de aplicacin siguiente ilustra el uso de las instrucciones TON y SQO en
un semforo de trfico en una interseccin. Los requisitos de temporizacin son:
Luz roja 30 segundos
Luz amarilla 15 segundos
Luz verde 60 segundos
Cuando el temporizador alcanza su valor preseleccionado, activa el secuenciador, el
cual, a su vez, controla cul semforo de trfico se ilumina. Para obtener una
explicacin detallada de:
las instrucciones XIC, XIO y TON, vea el captulo 1.
las instrucciones SQO y SQC, vea el captulo 6.
H21
Programa de escalera de secuenciador activado por
tiempo
Rengln 2:0
La funcin de este rengln se llama un temporizador regenerativo. Cada vez que el
temporizador alcanza su valor preseleccionado, el bit de EFECTUADO se establece para un
escn esto causa que este rengln se haga FALSO durante un escn y restablece el
temporizador. En el escn siguiente, cuando este rengln vuelve a hacerse VERDADERO, el
temporizador comienza a temporizar.
| Habilitacin Timer |
| del temporizador |
| T4:0 +TON+ |
|]/[+TIMER ON DELAY +(EN)|
| DN |Timer T4:0+(DN) |
| |Time Base 0.01| |
| |Preset 1| |
| |Accum 0| |
| ++ |
Rengln 2:1
Controla las luces ROJA, VERDE y AMARILLA cabledas a las salidas O:3/0 O:3/2 y controla
cunto tiempo el temporizador regenerativo temporiza entre cada paso. Cuando este rengln
va de falso a verdadero (debido a que el temporizador alcanza su valor preseleccionado),
el primer secuenciador determina cul luz del semforo se ilumina y el segundo
secuenciador cambia el valor preseleccionado del temporizador para determinar la duracin
de iluminacin de esta luz siguiente.
| Luces ROJA, VERDE |
| y AMARILL |
| T4:0 +SQO+ |
|] [++SEQUENCER OUTPUT +(EN)+|
| DN | |File #N7:0+(DN) | |
| | |Mask 0007+ | |
| | |Dest O:3.0| | |
| | |Control R6:0| | |
| | |Length 3| | |
| | ++ | |
| | Valores preselec. | |
| | para cada luz | |
| | +SQO+ | |
| ++SEQUENCER OUTPUT +(EN)+ |
| |File #N7:5+(DN) |
| |Mask FFFF| |
| |Dest T4:0.PRE| |
| |Control R6:1| |
| |Length 3| |
| |Position 0| |
| ++ |
Preface
H22
Renglones 2.2
| |
|+END+|
| |
Archivos de datos
Direccin 15 Data 0
N7:0 0000 0000 0000 0000
N7:1 0000 0000 0000 0100
N7:2 0000 0000 0000 0010
N7:3 0000 0000 0000 0001
Tabla de datos
Direccin Datos (Raz=decimal)
N7:0 0 4 2 1 0 0 6000 1500 3000
H23
Ejemplo de aplicacin del secuenciador activado por
evento
El ejemplo de aplicacin siguiente ilustra cmo el bit FD (encontrado) en una
instruccin SQC se puede usar para avanzar una SQO al prximo paso (posicin).
Este programa de aplicacin se usa cuando es necesario que un orden especfico de
eventos ocurra repetidamente. Usando esta combinacin, usted puede eliminar las
instrucciones XIO, XIC y otras instrucciones. Para obtener una explicacin
detallada de:
las instrucciones XIC, XIO y RES, vea el captulo 1.
las instrucciones SQO y SQC, vea el captulo 6.
Preface
H24
Programa de escalera de secuenciador activado por
eventos
Rengln 2:0
Asegura que la SQO siempre se restablezca al paso (posicin) 1 durante cada entrada en el
modo de marcha REM. (En realidad, este rengln restablece la posicin del registro de
control y el bit de habilitacin EN a 0. Por eso, el rengln siguiente observa una
transicin de falso a verdadero y afirma el paso (posicin) 1 en el primer escn.)
Elimine este rengln por la operacin retentiva.
| S:1 R6:0 |
|] [(RES)|
| 15 |
| |
Rengln 2:1
La instruccin SQC y la instruccin SQO comparten el mismo registro de control. Esto se
permite gracias a la planificacin cuidadosa de la condicin del estado de rengln. Usted
podra poner en cascada (bifurcar) muchas ms instrucciones SQO bajo la SQO si as lo
deseara, y todas las instrucciones usaran el mismo registro de control (en este caso,
R6:0). Note que comparamos solamente las entradas 03 y afirmamos solamente las salidas
03 (segn el valor con mscara).
| R6:0 +SQC+ |
|]/[++SEQUENCER COMPARE +(EN)+|
| FD | |File #N7:0+(DN) | |
| | |Mask 000F+(FD) | |
| | |Source I:1.0| | |
| | |Control R6:0| | |
| | |Length 9| | |
| | ++ | |
| | R6:0 +SQO+ | |
| +]/[+SEQUENCER OUTPUT +(EN)+ |
| FD |File #N7:10+(DN) |
| |Mask 000F| |
| |Dest O:3.0| |
| |Control R6:0| |
| |Length 9| |
| |Position 2| |
| ++ |
Rengln 2.2
| |
|+END+|
| |
H25
Lo siguiente muestra los DATOS DE ARCHIVO para ambos secuenciadores. Los datos de
comparacin SQC comienzan a N7:0 y terminan en N7:9. En cambio, los datos de salida SQO
comienzan en N7:10 y terminan en N7:19. Por favor, note que el paso 0 de la SQO nunca
est activo. El rengln de restablecimiento combinado con la lgica de rengln de los
secuenciadores garantiza que los secuenciadores siempre comiencen en el paso 1. Ambos
secuenciadores tambin avanzan al paso 1. El avance al paso 1 es un elemento integral
de todas las instrucciones de secuenciador.
Datos de comparacin SQC
Direccciones Datos (Raz=decimal)
N7:0 0 1 2 3 4 5 6 7 8 9
N7:10 0 0 1 2 3 4 5 6 7 8
Rengln 2:6
Si el contador de alta velocidad alcanz su valor alto preseleccionado de 350 (indica que
el rea de retencin alcanz la capacidad mxima), activar O:0/0, lo que detendra la
operacin de llenado. Antes de volver a arrancar el dispositivo de llenado, permita que
el empacador vace el rea de retencin hasta que contenga aproximadamente un 1/3 de su
capacidad.
| Interrupcin Detencin |
| HSC debido de llenado |
| a valor preselecc alto |
| |
| C5:0 +LES+ O:3 |
|] [+LESS THAN ++(U)+|
| IH |Source A C5:0.ACC| | 0 | |
| | 0| | | |
| |Source B 150| | | |
| | | | | |
| ++ | | |
| | HSC Interr | |
| | due to | |
| | High Prest | |
| | | |
| | C5:0 | |
| +(U)+ |
| IH |
Preface
H26
Ejemplo de aplicacin de activacin/desactivacin del
circuito
El ejemplo de aplicacin siguiente ilustra cmo usar una entrada para alternar una
salida a la posicin de activacin o desactivacin. Para obtener una explicacin
detallada de:
las instrucciones XIC, XIO, OTE, OTU, OTL y OSR, vea el captulo 1.
las instrucciones JMP y LBL, vea el captulo 5.
H27
Programa de escalera de activacin/desactivacin del
circuito
Rengln 2:0
Efecta un solo evento desde el botn pulsador de entrada hasta un bit interno el bit
interno es verdader durante un solo escn. Esto evita alternar la salida fsica en caso
de que el botn pulsador se mantenga en la posicin ACTIVADA durante ms de un escn
(siempre es el caso).
| entrada de |OSR #1 | botn puls. |
| botn puls.| | falso a |
| | verdadero |
| I:1 B3 B3 |
|] [[OSR]( )|
| 0 1 0 |
Rengln 2:1
Si la entrada del botn pulsador ha ido de falso a verdadero y la salida est
DESACTIVADA, ACTIVE la salida y salte el rengln siguiente al resto de los programas. Si
la instruccin JMP no existiera, el rengln siguiente sera verdadero y volvera a
DESACTIVAR la salida.
|botn puls.|Alternar Alternar |
| falso a |salida salida |
| verdadero | |
| B3 O:3 O:3 |
|] []/[+(L)+|
| 0 0 | 0 | |
| | Pasar al | |
| | resto del | |
| | programa | |
| | 1 | |
| +(JMP)+ |
| |
Rengln 2:2
Si el botn pulsador ha ido de falso a verdadero y la salida est ACTIVADA, DESACTIVA la
salida.
|botn puls.|Alternar Alternar |
| falso a |salida salida |
| verdadero | |
| B3 O:3 O:3 |
|] [] [(U)|
| 0 0 0 |
Rengln 2:3
Contiene la etiqueta correspondiente a la instruccin de salto en el rengln 1. El resto
del programa mismo se colocara bajo este rengln.
| Pasar al | Bit ficticio |
| resto del | |
| programa | |
| 1 B3 |
|[LBL]( )|
| 2 |
Rengln 2:4
| |
|+END+|
| |
Preface
H28
Indice
I29
Indice
Nmeros
1746-BAS, 12-6
1747-CP3, 12-19
1747-KE, 12-6
1770-KF3, 12-6
1784-KR, 12-6
1785-KA5, 12-6
2760-RB, 12-6
A
Absoluto (ABS), 3-24
instruccin matemtica, 3-24
acceso a archivos del procesador
encendido, F-7
operacin normal, F-6
acoplador de vnculo 1747-AIC, 12-27
Active la salida (OTE), 1-10
instrucciones bsicas, 1-10
Actualizacin del acumulador del contador de
alta velocidad, 7-24
Acumulador de restablecimiento del contador
de alta velocidad (RAC), 7-22
cmo introducir parmetros, 7-22
operacin, 7-22
acumulador DII (S:52), B-72
almacenamiento de archivos del procesador
apagado, F-6
descarga, F-5
encendido, F-7
Aadir (ADD), 3-6
instrucciones matemticas, 3-6
archivo ASCII, 10-4
archivo de bit (B3:), 1-5, F-4
archivo de cadena, 10-4
archivo de contador (C5:), F-4
archivo de control (R6:), 1-6, F-4
archivo de datos de entrada (I1:), 1-3
archivo de datos de estado (S2:), F-3
archivo de datos de salida (O0:), 1-3
archivo de entrada (I:), F-3
archivo de estado, B-1
convenciones usadas en las pantallas, B-5
descripcin general, A-2
descripciones, A-3
archivo de estado (S2:), 1-4
archivo de estado global (S:100 a S:163), B-74
archivo de punto (coma) flotante (F8:), 3-5
archivo de salida (O:), F-3
archivo de temporizador (T4:), F-4
archivo entero (N7:), 1-7, F-4
archivos de datos, F-3
organizacin, F-3
tipos, indicador de archivo (#), F-19
archivos de datos G, F-29
cmo editar los datos de archivo G, F-30
archivos de datos M0 y M1, F-23
cmo capturar los datos de archivo M0-M1,
F-27
cmo minimizar el tiempo de escn, F-26
cmo transferir datos entre los archivos de
procesador, F-25
mdulos de E/S especiales con memoria
retentiva, F-28
archivos de procesador
descripcin general, F-2
organizacin, F-2
archivos de programa, F-2
archivos del proceador, almacenamiento y
acceso, descarga, F-5
Preface
I30
archivos del procesador
almacenamiento y acceso, F-4
apagado, F-6
encendido, F-7
operacin normal, F-6
descripcin general
Arco conseno (ACS), instruccin matemtica,
3-29
Arco coseno (ACS), 3-29
Arco seno (ASN), 3-28
Arco tangente (ATN), 3-29
aritmtica de punto (coma) flotante binario,
G-8
B
base de tiempo del temporizador, 1-15
bit de acarreo (S:0/0), B-6
bit de acceso negado (S:1/14), B-16
bit de alternador de escn (S:33/9), B-61
bit de anulacin de fallo al encendido (S:1/8),
B-9
bit de arranque del mdulo de memoria
(S:5/8), B-30
bit de batera baja (S:5/11), B-30
bit de carga de mdulo y marcha (S:1/12),
B-13
bit de cero (S:0/2), B-7
bit de comando de mensaje de salida
pendiente DH-485 (S:2/7), B-20
bit de comando entrante pendiente DH-485
(S:2/5), B-19
bit de comunicaciones activas (S:1/7), B-9
bit de control de latencia de interrupcin
(S:33/8), B-61
bit de control DTR (canal 0) (S:33/14), B-64
bit de correspondencia incorrecta de
contraseas de mdulo de memoria
(S:5/9), B-30
bit de ejecucin de interrupcin (S:2/2), B-18
bit de ejecucin DII (S:2/13), B-21
bit de error de registro de control (S:5/2),
B-28
bit de error mayor detectado durante la
ejecucin de rutina de fallo de usuario
(S:5/3), B-29
bit de error mayor detenido (S:1/13), B-15
bit de error menor (S:5), B-27
bit de fallo de proteccin de encendido (S:1/9),
B-9
bit de forzados DTR (canal 0) (S:33/15), B-64
bit de forzados habilitados (S:1/5), B-9
bit de forzados instalados (S:1/6), B-9
bit de guardado con prueba de un solo paso
habilitado (S:2/4), B-19
bit de habilitacin de tabla de nodo activo
DH+ (S:34/1), B-65
bit de habilitacin del indicador matemtico
de punto (coma) flotante (S:34/2), B-65
bit de interrupcin por overflow (S:5.0), B-28
bit de interrupcin por overflow, S:5/0, 3-4
bit de interrupcin temporizada seleccionable
habilitada (S:2/1), B-18
bit de interrupcin temporizada seleccionable
pendiente (S:2/0), B-17
bit de lmite de archivo de direccin de ndice
(S:2/3), B-18
bit de M0-M1 indicados en ranura
inhabilitada (S:5/4), B-29
bit de overflow (S:0/1), B-6
bit de overflow de interrupcin temporizada
seleccionable (S:5/10), B-30
Indice
I31
bit de overflow DII (S:5/12), B-31
bit de primer paso (S:1/15), B-17
bit de reconfiguracin DII (S:33/10), B-62
bit de respuesta de mensaje pendiente
DH-485 (S:2/6), B-19
bit de seleccin de overflow matemtico
(S:2/14), B-22
bit de seleccin de overflow matemtico
S:2/14, 3-8
bit de seleccin de resolucin STI (S:2/10),
B-21
bit de seleccin de servicio de comunicaciones
DH-485 (S:2/15), B-23
bit de signo (S:0/3), B-7
bit de transferencia inhabilitada (S:34), B-65
bit DII habilitado (S:2/12), B-21
bit DII pendiente (S:2/11), B-21
bits de estado de instruccin ASCII, 10-6
Borrado del bfer ASCII de recepcin y/o
transmisin (ACL), 10-11
instruccin ASCII, 10-11
Borrar (CLR), 3-14
Bsqueda de cadena (ASC), 10-22
byte de tiempo de escn de control (watchdog)
(S:3H), B-26
C
Cadena a entero (ACI), 10-10
Calcular (CPT), 3-25
canal 0 de nodos activos DH-485 (S:67 a
S:68), B-74
canal 1 de nodos activos DH+ (S:83 a S:86),
B-74
Carga de secuenciador (SQL), 6-14
instruccin especfica de aplicacin, 6-14
Carga del contador de alta velocidad (HSL),
7-18
operacin, 7-18
Carga FIFO (FFL), 4-30
instruccin FIFO, 4-30
Carga LIFO (LFL), 4-32
instruccin de desplazamiento de bit, 4-32
Codificar (ENC), 4-13
actualizaciones de los bits de estado
aritmtico, 4-14
instruccin de manejo de datos, 4-13
Codificar 1 de 16 a 4 (ENC), 4-13
cdigo de fallo de error mayor (S:6), B-33
cdigo de suspensin/archivo de suspensin
(S:7 y S:8), B-44
cdigos de error, 13-4
instruccin MSG, 8-30
instrucciones ASCII, 10-29
cdigos de error de instruccin ASCII, 10-29
cdigos de error de instruccin de mensaje,
8-30
comando de entrada pendiente (canal 0)
(S:33/0), B-58
comando de mensaje saliente pendiente (canal
0) (S:33/2), B-59
cmo anidar archivos de subrutina, 5-5
cmo capturar los datos de archivo M0-M1,
F-27
cmo crear datos para direcciones indexadas,
F-14
cmo especificar direcciones lgicas, usando
los mnemnicos, F-9
cmo estimar el tiempo de escn, D-1
ciclo de operacin del procesador, D-2
hojas de trabajo, D-8
Preface
I32
latencia de interrupcin, D-4
tiempos de acceso para los datos M0/M1,
D-3
cmo introducir
constantes numricas, F-22
valores, F-22
como localizar y corregir fallos, errores de ida
a marcha, 13-12
cmo localizar y corregir fallos, 13-1
cmo borrar fallos
automticamente, 13-1
manualmente, 13-3
errores de E/S, 13-19
errores de encendido, 13-4
errores de instruccin de programa de
usuario, 13-17
errores de marcha, 13-13
LED de procesador, 13-23
cmo monitorizar las direcciones indexadas,
F-15
Comparacin con mscara para igual (MEQ),
2-6
comparacin con mscara para igual (MEQ),
instruccin de comparacin, 2-6
Comparacin de cadena ASCII (ASR), 10-23
comparacin de programa de mdulo de
memoria (S:2/9), B-20
Comparacin de secuenciador (SQC), 6-9
comunicacin bidireccional, 12-31
comunicacin de PLC-5 a SLC 500, 12-14
cmo usar el archivo CIF SLC 500
(emulacin PLC-2), 12-15
usando la instrucciin de mensaje PLC-5
con "byte", 12-16
usando la instruccin de mensaje PLC-5
con "byte", ejemplo, 12-17
con "palabra", 12-16
ejemplo, 12-17
comunicacin PLC-5 a SLC 500, instruccin
de mensaje PLC-5, 12-15
comunicaciones activas (canal 0) (S:33/4),
B-59
Comunicaciones de servicio (SVC), 8-60
instruccin de comunicacin (5/02
solamente), 8-60
Concatenado de cadenas (ACN), 10-12
configuracin de canal
esclavo half duplex DF1, 12-24
full duplex DF1, 12-20
maestro half duplex DF1, 12-25
protocolo de comunicacin ASCII, 12-38
configuracin de canal de full duplex DF1,
12-20
configuracin de canal del esclavo de
half-duplex DF1, 12-24
configuracin de los procesadores LSC 5/03 y
SLC 5/04, configuracin del canal maestro
half duplex DF1, 12-25
configuracin de los procesadores SLC 5/03 y
SLC 5/04
configuracin de canal ASCII genrico,
12-38
configuracin del canal de esclavo half
duplex DF1, 12-24
configuracin del canal de maestro half duplex
DF1, 12-25
configuracn de los procesadores SLC 5/03 y
SLC 5/04, configuracin de canal full
duplex DF1, 12-20
consideraciones cuando usa el half duplex
DF1, 12-30
constantes de programa, F-22
contador bidireccinoal, descripcin general,
7-7
contador bidireccional, operacin, 7-11
Indice
I33
contador bidireccional con encoder de
cuadratura
descripcin general, 7-7
operacin, 7-15
contador bidireccional con restablecimiento y
retencin
operacin, 7-11
retencion con encoder de cuadratura,
operacin, 7-15
retencin con encoder de cuadratura,
Contador de alta velocidad (HSC), 1-29, 7-6
cableado, 7-7
ejemplo de aplicacin, 1-32
ejemplos de aplicacin, 1-33
estructura de direccionamiento, 1-31
lo que ocurre cuando pasa al modo de
marcha REM, 7-25
tipos de, 7-7
contador bidireccional, 7-10
contador bidireccional con
restablecimiento y retencin, 7-10
contador bidireccional con
restablecimiento y retencin con
encoder de cuadratura, 7-14
contador progresivo, 7-8
contador progresivo con restablecimiento
y retencin, 7-8
contador progresivo
operacin, 7-8
contador progresivo con restablecimiento y
retencion, operacin, 7-8
contador progresivo con restablecimiento y
retencin, descripcin general, 7-7
contadores
cmo funcionan los contadores, 1-26
contadores de direccionamiento, 1-24
Conteo progresivo (CTU), 1-27
Conteo progresivo (CTU), 1-26, 1-27
instruccin de contador, 1-27
uso de los bits de estado, 1-27
Conteo regresivo (CTD), 1-28
controlador, archivo de estado, A-2
Convertir de BCD (FRD), 4-6
Convertir en BCD (TOD), 4-3
instrucciones de manejo de datos, 4-3
Copiar (COP), 4-15
Copiar archivo (COP), uso, 4-15
Coseno (COS), 3-30
D
Descarga FIFO (FFU), 4-30
instruccin FIFO, 4-30
Descarga LIFO (LFU), 4-32
Descodificar (DCD), 4-12
descripcin de la organizacin del archivo,
F-2
cmo especificar direcciones indexadas,
F-13
cmo usar el indicador de archivo (#),
F-19
descripcin general del procesador, F-2
descripcin general
instrucciones del contador de alta velocidad,
7-3
instrucciones FIFO y LIFO, 4-28
descripciones de la organizacin del archivo,
Desenclavamiento de salida (OTU), 1-11
Preface
I34
desenclavamiento de salida (OTU), uso, 1-11
Desplazamiento de bit derecho (BSR), 6-5
Desplazamiento de bit izquierdo (BSL), 6-5
diagrama de temporizacin ASCII, 10-19
diagramas de temporizacin
ASCII, 10-19
instruccin de mensaje (SLC 5/02), 8-7
instruccin de mensaje (SLC 5/03 y SLC
5/04), 8-26
DII perdido (S:36/8), B-67
direccin de nodo (S:15L), B-48
direccionamiento
indexado, F-13
usando mnemnicos, F-9
direccionamiento de E/S para un controlador
fijo, F-10
direccionamiento de E/S para un controlador
modular, F-12
direccionamiento directo, E-2
direccionamiento indexado, 2-2, 3-3, E-2,
F-13
cmo especificar, F-13
ejemplo, F-13
direccionamiento indirecto, 2-2, 3-4, 4-19,
E-2
Dividir (DIV), 3-12
Divisin doble (DDV), 3-13
E
ejecucin de interrupcin de E/S (S:32), B-58
ENC, codificar 1 de 16 a 4, 4-13
Enclavamiento de salida (OTL), 1-11
enclavamiento de salida (OTL), uso, 1-11
Entero a cadena (AIC), 10-16
entrada de encoder de cuadratura, 7-14
Entrada inmediata con mscara (IIM), 5-12
instruccin de flujo de programa, 5-12
errores
descarga, A-15
encendido, 13-4
ida a marcha, 13-12
marcha, 13-13, A-14, A-15
programa de usuario, 13-17
errores de E/S, 13-19
errores de encendido, 13-4
errores de ida a marcha, 13-12
errores de marcha, 13-13
errores de programa de usuario, 13-17
Escala con parmetros, instruccin
matemtica, 3-15
Escala con parmetros (SCP), 3-15
Escala de datos (SCL), 3-18
Escritura ASCII (AWT), 10-27
Escritura ASCII con anexo (AWA), 10-24
indireccin en lnea, 10-26
estado de edicin en lnea (S:33/11 y S:33/12),
B-63
estado de seleccin (canal 0) (S:33/3), B-59
Etiqueta (LBL), 5-3
uso, 5-4
Examine si abierto (XIO), 1-9
instruccin bsica, 1-9
Examine si cerrado (XIC), 1-9
instruccin bsica, 1-9
Extraccin de cadena (AEX), 10-13
Indice
I35
F
Fin temporal (TND), 5-10
instruccin de flujo programa, 5-10
FRD (convertir de BCD), 4-6
FRN del sistema de operacin (S:59), B-73
G
Grados en radianes (RAD), 4-11
H
Habilitacin de interrupcindel contador de
alta velocidad (HSE), 7-23
Habilitacin de interrupcin del contador de
alta velocidad (HSE), uso de HSE, 7-23
operacin, 7-23
Habilitacin temporizada seleccionable (STE),
11-16
instruccin de interrupcin, 11-16
habilitaciones de ranuras de E/S (S:11 y S:12),
B-45
HSD, Inhabilitacin (HSD) de
interrupcindel contador de alta
velocidad, 7-23
HSE, Habilitacin de interrupcin del
contador de alta velocidad, 7-23
HSL, Carga del contador de alta velocidad
(HSL), 7-18
I
Igual (EQU), 2-3
indicador de archivo (#), F-19
indicadores aritmticos (S:0), B-6
ndice de funcionabilidad del programa (S:64),
B-73
indireccin en lnea, 10-26
informacin de comunicacin
comunicacin de PLC-5 a SLC 500, 12-14
cmo usar el archivo CIF SLC 500
(emulacin PLC-2), 12-15
instruccin de mensaje PLC-5, 12-15
usando la instruccin de mensaje con
"palabra", 12-16
con "byte", 12-16
protocolo de comunicacin de Data Highway
Plus, 12-7
protocolo de comunicacin RS-232, full
duplex, 12-19
protocolo de comunicacin RS-232 (DF1),
12-19
full duplex, ejemplos, 12-19
protocolo maestro/esclavo de half-duplex
DF1, 12-23
Inhabilitacin (HSD) de interrupcindel
contador de alta velocidad (HSD), 7-23
Inhabilitacin de interrupcin de E/S (IID),
11-37
instruccin de interrupcin de E/S, 11-37
Inhabilitacin de interrupcin del contador de
alta velocidad (HSD), uso de HSD, 7-24
operacin, 7-24
Inicio temporizado seleccionable (STS), 11-18
instruccin de interrupcin, 11-18
instruccin de mensaje (procesador SLC 5/02),
8-3
instruccin MSG, 12-19
instruccin MSG para procesador 5/02,
instruccin de comunicacin, 8-3
instruccin MSG para SLC 5/03 y SLC 5/04,
ejemplos de configuracin, 8-32
instruccin proporciona integral derivativa
(PID), escala PID y E/S analgicas, uso de
la instruccin SCP, 9-15
instruccin proporcional integral derivativa
(PID), 9-1
configuracin del bloque de control, 9-11
el concepto PID, 9-2
Preface
I36
errores de tiempo de ejecucin, 9-12
escala PID y E/S analgicas, 9-14
indicadores de instruccin PID, 9-9
la ecuacin PID, 9-3
instruccin proporcional integral derivativa
(PID0
escala PID y E/S analgicas, uso de la
instruccin SCL, 9-14
notas de aplicacin, 9-18
instruccin proporcional integral proporcional
(PID), sintonizacin PID, 9-25
instrucciones ASCII
Borrado del bfer ASCII de recepcin y/o
transmisin (ACL), 10-11
Bsqueda de cadena (ASC), 10-22
Cadena a entero (ACI), 10-10
Comparacin de cadena ASCII (ASR),
10-23
Concatenado de cadenas (ACN), 10-12
diagrama de temporizacin, 10-19
Entero a cadena (AIC), 10-16
Escritura ASCII (AWT), 10-27
Escritura ASCII con anexo (AWA), 10-24
Extraccin de cadena (AEX), 10-13
Lectura ASCII de lnea (ARL), 10-20
Lectura de caracteres ASCII (ARD), 10-17
Lneas de comunicacin (AHL), 10-14
Nmero de caracteres en bfer (ACB), 10-8
Prueba de bfer por lnea (ABL), 10-7
uso de cadenas, 10-4
instrucciones bsicas, 1-2
acerca de las, 1-2
Active la salida (OTE), 1-10
Desenclavamiento de salida (OTU), 1-11
en el ejemplo de aplicacin de la
perforadora de papel, 1-35
Enclavamiento de salida (OTL), 1-11
Examine si abierto (XIO), 1-9
Examine si cerrado (XIC), 1-9
un frente ascendente (OSR), 1-12
un frente ascendente (OSR), 1-12
instrucciones de comparacin, 2-1, 2-2
acerca de las, 2-2
Comparacin con mscara para igual
(MEQ), 2-6
Igual (EQU), 2-3
Mayor o igual que (GEQ), 2-5
Mayor que (GRT), 2-5
Menor o igual que (LEQ), 2-4
Menor que (LES), 2-4
No igual (NEQ), 2-3
prueba de lmite (LIM), 2-7
instrucciones de comunicacion,
Comunicaciones de servicio (SVC), 8-60
instrucciones de comunicacin, 8-1
cdigos de error, 8-30
instruccin de mensaje, ilustracin de los
mensajes remotos, 8-53
instruccin de mensaje (5/02 solamente),
8-3
configuracin del bloque de control, 8-9
ejemplos de aplicacin, 8-15
opciones de configuracin,
lectura/escritura de dispositivos
semejantes en una red local a otro
procesador SLC 500, 8-5
instruccin de mensaje (5/03 solamente), bits
del archivo de estado relacionados,
8-19
instruccin de mensaje (procesador SLC
5/02), opciones de configuracin, 8-5
lectura/escritura de dispositivos
semejantes en una red local a un
485CIF (emulacin PLC2), 8-5
instruccin de mensaje (procesadores LSC
5/03 y SLC 5/04), opciones de
configuracin, lectura/escritura local a
un 485CIF, 8-20
instruccin de mensaje (procesadores SLC
5/03 y SLC 5/04), opciones de
configuracin
lectura/escritura local a otro procesador
SLC 500, 8-20
Indice
I37
lectura/escritura local a un procesador
PLC-5, 8-20
lectura/escritura remota a otro procesador
SLC 500, 8-20
lectura/escritura remota a un 485CIF
(emulacin PLC2), 8-20
lectura/escritura remota a un procesador
PLC-5, 8-20
instruccin de mensaje (SLC 5/03 y SLC
5/04)
configuraciones del bloque de control,
8-24
ejemplos de configuracin, 8-32
uso de la lgica de escalera, 8-32
uso de mensajes locales, 8-32
opciones de configuracin, 8-20
instrucciones de mensaje (SLC 5/03 y SLC
5/04), ejemplos de configuracin, uso de
mensajes remotos, 8-32
instrucciones de comunicin, instruccin de
mensaje (procesadores SLC 5/04), 8-18
instrucciones de contador, estructura de
direccionamiento, 1-24
instrucciones de contador de alta velocidad,
Carga del contador de alta velocidad
(HSL), 7-18
instrucciones de control, 5-2
instrucciones de control de flujo de programa,
5-2
acerca de las, 5-2
instrucciones de copiar archivo y llenar
archivo, F-21
instrucciones de desplazamiento de bit, F-19
efectos en el registro de ndice S:24, 6-3
Desplazamiento de bit derecho (BSR), 6-5
Desplazamiento de bit izquierdo (BSL), 6-5
operacin, 6-5, 6-6
instrucciones de flujo de programa
Entrada inmediata con mscara (IIM), 5-12
Fin temporal (TND), 5-10
Regenerar I/S (REF)
uso de procesadores SLC 5/03 y SLC 5/04,
5-14
uso de un procesador SLC 5/02, 5-14
Salida inmediata con mscara (IOM), 5-13
instrucciones de interrupcin de E/S,
Restablecimiento de interrupcin
pendiente (RPI), 11-40
instrucciones de manejo de datos, 4-2
acerca de las, 4-2
Codificar (ENC), 4-13
Codificar 1 de 16 a 4 (ENC), 4-13
Convertir de BCD (FRD), 4-6
Convertir en BCD (TOD), 4-3
Copiar (COP), 4-15
Descodificar (DCD), 4-12
Grados en radianes (RAD), 4-11
instrucciones FIFO y LIFO, descripcin
general, 4-28
Llenar archivo (FLL), 4-17
Negar (NEG), 4-27
Radianes en grados (DEG), 4-10
instrucciones de mover y lgicas
aritmtico, 4-19
cambios del registro matemtico, S:13 y S:14,
4-19
direccionamiento indexado, 4-19
Mover con mscara (MVM), 4-21
No (NOT), 4-26
O (OR), 4-24
O exclusivo (XOR), 4-25
parmetros de instruccin, 4-19
Y (AND), 4-23
instrucciones de programa de control de flujo
Restablecimiento de control maestro
(MCR), 5-8
Retornar (RET), 5-5
Saltar a subrutina (JSR), 5-5
Preface
I38
Subrutina (SBR), 5-5
instrucciones de programa flujo, Retornar de
subrutina (RET), 5-7
instrucciones de secuenciador, F-20
Carga secuenciador (SQL), 6-14
cmo introducir parmetros para SQL, 6-14
cmo introducir parmetros para SQO y
SQC, 6-9
Comparacin de secuenciador (SQC), 6-9
descripcin general, efectos en el registro de
ndice S:24, 6-8
Salida de secuenciador (SQO), 6-9
operation, 6-11
instrucciones de temporizador, estructura de
instrucciones de temporizador y contador,
1-15
base de tiempo, 1-15
cmo funcionan los contadores, 1-26
contadores
Contador de alta velocidad (HSC), 1-29
Conteo progresivo (CTU), 1-26, 1-27
Conteo regresivo (CTD), 1-28
Restablecimiento (RES), 1-34
instrucciones de estructura de
precisin del temporizador, 1-16
temporizadores
Temporizador a la conexin (TON), 1-18
Temporizador a la desconexin (TOF),
1-19
Temporizador retentivo (RTO), 1-21
valor del acumulador (.ACC), 1-15, 1-23
valor preseleccionado (.PRE), 1-15
instrucciones del contador de alta velocidad,
7-2
acerca de las, 7-2
Contador de alta velocidad (HSC), 7-6
Habilitacin (HSE) de interrupcin del
inhabilitacin (HSD) de interrupcin del
instrucciones del contador de alta velocidad
(RAC), Acumulador de restablecimiento
del contador de alta velocidad (RAC),
7-22
instrucciones especficas de aplicacin, 6-2
acerca de las, 6-2
Carga de secuenciador (SQL), operation,
6-16
perforadora de pape, 6-17
instrucciones de desplazamiento de bit,
instrucciones FIFO y LIFO, descripcin
general, 4-28
efectos en el registro de ndice S:24, 4-29
instrucciones matemticas, 3-3
Absoluto (ABS), 3-24
acerca de las, 3-3
aritmtico, 3-4
adicin y sustraccin de 32 bits, 3-8
Aadir (ADD), 3-6
Arco coseno (ACS), 3-29
Arco sino (ASN), 3-28
Arco tangente (ATN), 3-29
bit de interrupcin por overflow, S:5/0, 3-4
Borrar (CLR), 3-14
Calcular (CPT), 3-25
cambios del registro matemtico S:13 y S:14,
3-4
Coseno (COS), 3-30
Dividir (DIV), 3-12
Divisin doble (DDV), 3-13
Escala con parmetros (SCP), 3-15
Escala de datos (SCL), 3-18
Intercambio (SWP), 3-27
Logaritmo a la base 10 (LOG), 3-31
Logaritmo natural (LN), 3-30
Multiplicar (MUL), 3-11
Indice
I39
Raz cuadrada (SQR), 3-14
Restar (SUB), 3-7
Seno (SIN), 3-31
Tangente (TAN), 3-32
uso de las direcciones de palabra indexadas,
3-3
uso de los bits de estado aritmtico, 4-14
X a la potencia de Y (XPY), 3-33
instrucciones MSG para procesadores SLC
5/03 y SLC 5/04, 8-18
instruccin de comunicacin, 8-18
Intercambio (SWP), 3-27
interrupcin de E/S habilitada (S:27 y S:28),
B-56
interrupcin de E/S pendiente (S:25 y S:26),
B-55
interrupcin de entrada de comparacin/valor
de comparacin (S:49), B-71
Interrupcin de entrada discreta (DII)
contenido de subrutina, 11-22
ejemplo de aplicacin, 11-28
latencia de interrupcin y coincidencias de
interrupcin, 11-22
operacin, 11-21
modo de evento, 11-21
parmetros, 11-25
prioridades de interrupcin, 11-23
procedimiento de programacin bsico,
11-19
reconfigurabilidad, 11-24
interrupcin de entrada discreta (DII), 11-19
Interrupcin de entrada discreta (DII0,
operacin, modo de contador, 11-21
interrupcin de entrada discreta/mscara de
bit (S:48), B-70
interrupcin de entrada discreta/mscara de
retorno (S:52), B-72
interrupcin de entrada discreta/nmero de
archivo (S:46), B-69
interrupcin de entrada discreta/nmero de
ranura (S:47), B-70
interrupcin de entrada discreta/valor
preseleccionado (S:50), B-71
interrupcin temporizada
seleccionable/nmero de archivo (S:31),
B-57
interrupcin temporizada seleccionable/punto
de ajuste (S:30), B-57
interrupcin temporizadas seleccionable,
Habilitacin temporizada seleccionable
(STE), 11-16
interrupciones de E/S, 11-30
contenido de subrutina (ISR), 11-31
Inhabilitacin de interrupcin de E/S (IID),
11-37
interrupcin, 11-31
operacin, 11-31
parmetros, 11-35
11-30
Subrutina de interrupcin (INT), 11-41
interrupciones temporizadas seleccionables,
11-7
contenido de la subrutina, 11-8
Inhabilitacin temporizada seleccionable
(STD), 11-16
Inicio temporizado seleccionable (STS),
11-18
interrupcin, 11-9
operacin, 11-8
parmetros, 11-11
11-7
interseccin de los lmites de archivo, F-14,
F-18
Preface
I40
J
juego de instrucciones, E-1
L
latencia de interrupcin - controladores
MicroLogix 1000, usuario, C-5
latencia de interrupcin de usuario -
controladores MicroLogix 1000, C-5
Lectura ASCII de lnea (ARL), 10-20
Lectura de caracteres ASCII (ARD),
Lectura de caracteres ASCII (ARD0, 10-17
LED, 13-24
LED de SLC 5/03 y SLC 5/04, 13-24
Lneas de comunicacin ASCII (AHL), 10-14
Llenar archivo (FLL), 4-17
uso, 4-17
Logaritmo a la base 10 (LOG), 3-31
Logaritmo natural (LN), 3-30
M
manejo de cadena ASCII (S:5/15), B-32
Mayor o igual que (GEQ), 2-5
Mayor que (GRT), 2-5
Menor o igual que (LEQ), 2-4
Menor que (LES), 2-4
mnemnicos, uso, en direcciones lgicas, F-9
mdem de canal 0 perdido (S:5/14), B-32
mdems
controladores de lnea (corto alcance),
12-33
discado DTR, 12-32
lnea telefnica, 12-31
contestacin automtica, 12-31
desconexin automtica, 12-32
lneas arrendadas, 12-32
manual, 12-31
radio, 12-34
vnculo por satlite, 12-35
mdems , lnea telefnica, discado automtico,
12-32
mdems con discado DTR, 12-32
mdems con lneas arrendadas, 12-32
mdems controladores de lnea (corto
alcance), 12-33
mdems de contestacin automtica, 12-31
mdems de desconexin automtica, 12-32
mdems de discado automtico, 12-32
mdems de lnea telefnica, 12-31
mdems de radio, 12-34
mdems de vnculo por satlite, 12-35
mdems manuales, 12-31
modo de direccionamiento de archivo de
interface comn (S:2/8), B-20
modo/estado/control de procesador (S:1/0 a
S:1/4), B-8
modos de direccinamiento, direccionamiento
indirecto, E-3
modos de direccionamiento, E-2, E-3
direccionamiento directo, E-3
direccionamiento indexado, E-3
direccionamiento indirecto indexado, E-3
mdulo de memoria de carga en el bit de error
de memoria (S:1/10), B-10
move and logical instructions, Move (MOV),
4-20
Indice
I41
Mover (MOV), 4-20
aritmtico, 4-20
instruccin de mover, 4-20
Mover con mscara (MVM), 4-21
aritmtico, 4-21, 4-23
instruccin de mover, 4-21
Multiplicar (MUL), 3-11
N
Negar (NEG), 4-27
actualizaciones de bits de estado aritmtico,
4-27
No (NOT), 4-26
instruccin lgica, 4-26
No igual (NEQ), 2-3
nodos activos (S:9 y S:10), B-44
nmero de archivo de rutina de fallo de
usuario (S:29), B-56
Nmero de caracteres en bfer (ACB), 10-8
nmero de catlogo del procesador (S:60),
B-73
nmero de catlogo del sistema de operacin
(S:57), B-73
O
O (OR), 4-24
aritmtico, 4-24, 4-25, 4-26
O exclusivo (XOR), 4-25
organizacin del archivo
organizacin y direccionamento del archivo de
datos, 1-3
archivo de control (R6:), 1-6
salidas y entradas, 1-3
organizacin y direccionamiento del archivo de
datos, F-1
archivo de bit (B3:), 1-5
archivo de estado (S2:), 1-4
archivo de punto (coma) flotante (F8:), 3-5
archivo entero (N7:), 1-7
archivos de datos
archivo ASCII, 10-4
archivo de cadena, 10-4
cmo crear datos para direcciones
indexadas, F-14
cmo monitorizar las direcciones indexadas,
F-15
efectos de interrupciones de programa en
S:24, F-16
indicador de archivo (#), F-19
instrucciones de archivo, F-16
instrucciones de copiar archivo y llenar
archivo, F-21
instrucciones de desplazamiento de bit,
F-19
instrucciones de secuenciador, F-20
interseccin de los lmites de archivo, F-14,
F-18
tipos de archivos de datos, F-8
OTL, enclavamiento de salida, 1-11
OTU, desenclavamiento de salida, 1-11
P
palabra de estado global, 12-11, 12-12
bit de habilitacin de transmisin (S:34/3),
12-11
bit de recepcin de transmisin (S:34/4),
12-12
palabra de estado global (S:99), B-74
parmetro de retardo de desactivacin RTS,
12-37
Preface
I42
parmetro de retardo de transmisin RTS,
12-37
PBASE, software de emulacin de terminal,
12-32
precisin del temporizador, 1-16
procesadores SLC 5/03 en un vnculo half
duplex DF1, 12-30
Procomm, software de emulacin de terminal,
12-32
program files, F-3
programa de instrucciones de control de flujo
Etiqueta (LBL), 5-3
Saltar (JMP), 5-3
proteccin de sobrescritura del archivo de
datos del mdulo de memoria (S:36/10),
B-67
protocolo de comunicacin ASCII, 12-38
configuracin de parmetro ASCII, 12-38
protocolo de comunicacin Data Highway Plus
descripcin general de la palabra de estado
global
bit de habilitacin de transmisin (S:34/3),
12-11
bit de recepcin de transmisin (S:34/4),
12-12
opciones de direccionamiento, 12-14
protocolo de comunicacin de Data Highway
Plus, 12-7
descripcin general de la palabra de estado
global, 12-10
parmetros de configuracin, 12-9
protocolo de comunicacin DH-485
consideraciones de software, 12-3
dispositivos que usan la red DH-485, 12-6
Inicializacin de la red DH-485, 12-3
parmetros de configuracin, 12-5
rotacin del testigo DH-485, 12-2
protocolo de comunicacin RS-232 (DF1),
12-19
Prueba de bfer por lnea (ABL), 10-7
prueba de lmite (LIM), instruccin de
comparacin, 2-7
prueba de lmite (LIM), 2-7
prueba de un solo paso/Inicie el paso en (S:16
y S:17), B-50
prueba de un solo paso/punto de interrupcin
(S:18 y S:19), B-51
prueba-fallo/apagado (S:20 y S:21), B-52
punto (coma) flotante, soportado, 2-2
Igual (EQU), 2-2
Lmite (LIM), 2-2
Ms o igual que (GEQ), 2-2
Ms que (GRT), 2-2
Menos o igual que (LEQ), 2-2
Menos que (LES), 2-2
Mover (MOV), 4-19
Negar (NEG), 2-2
R
RAC, Acumulador de restablecimiento del
Radianes en grados (DEG), 4-10
Raz cuadrada (SQR), 3-14
Regenerar I/S (REF), 5-14
registro de ndice (S:24), B-54
registro matemtico (S:13 y S:14), B-47
reloj de marcha libre (S:4), B-26
reloj/ao calendario (S:37), B-68
reloj/calendario de da (S:39), B-68
reloj/calendario de horas (S:40), B-68
reloj/calendario de mes (S:38), B-68
reloj/calendario de minutos (S:41), B-68
reloj/calendario de segundos (S:42), B-68
reservado (S:0/4 a S:0/15), B-7
Indice
I43
reservado (S:36/0 a S:36/7), B-66
reservado (S:36/11 a S:36/15), B-68
reservado (S:5/1), B-28
reservado (S:5/5 a S:5/7), B-30
reservado (S:53 y S:54), B-72
reservado (S:87 a S:96), B-74
reservado (S:97 a S:98), B-74
respuesta de mensaje pendiente (canal 0)
(S:33/1), B-58
Restablecimiento (RES), 1-34
restablecimiento del acumulador de alta
velocidad, 7-21
restablecimiento del contador de alta
velocidad (RES), operacin, 7-21
Restablecimiento de interrupcin pendiente
(RPI), 11-40
Restar (SUB), 3-7
Retornar (RET), 5-5
uso, 5-7
Retornar de subrutina (RET), 5-7
revisin del procesador (S:62), B-73
rutinas de fallo (SLC 5/02, SLC 5/03 y SLC
5/04), 11-2
rutinas de fallo (SLC 5/02, SLC 5/03, SLC
5/04), ejemplo de aplicacin, 11-4
S
Salida de secuenciador (SQO), 6-9
Salida inmediata con mscara (IOM), 5-13
Saltar (JMP), 5-3
uso, 5-3
Saltar a subrutina (JSR), 5-5
uso, 5-6
seleccin de base de tiempo del tiempo de
escn (S:33/13), B-63
seleccin de servicio de comunicaciones (canal
0) (S:33/5), B-60
seleccin de servicio de mensaje (canal 0)
(S:33/6), B-60
seleccin de servicio de mensaje (canal 1)
(S:33/7), B-61
Selectable Timed Disable (STD), 11-16
interrupt instruction, 11-16
Seno (SIN), 3-31
serie del procesador (S:61), B-73
serie del sistema de operacin (S:58), B-73
sistema de operacin, descarga, 13-23
sistemas de operacin, 13-23
sistemas numricos, F-22
mscara hexadecimal, G-7
nmeros binarios, G-2
nmeros hexadecimales, G-5
races usadas, F-22
STI perdido (S:36/9), B-67
Subrutina (SBR), 5-5
uso, 5-7
Subrutina de interrupcin (INT), 11-41
Suspender (SUS), 5-11
T
tabla de nodo activo de half duplex DF1 (S:69
a S:82), B-74
tamao de NVRAM (S:65), B-73
tamao del sistema de operacin (S:66), B-73
Preface
I44
Tangente (TAN), 3-32
Temporizador a la conexin (TON), uso de los
bits de estado, 1-18
Temporizador a la desconexin (TOF), 1-19
temporizador de interrupcin de evento de E/S
(S:44), B-69
temporizador de interrupcin DII (S:45),
B-69
temporizador de interrupcin STI (S:43),
B-69
Temporizador retentivo (RTO), 1-21
temporizadores, precisin del temporizador,
1-16
tiempo de ejecucin de direccionamiento
indirecto, C-45
tiempo de ejecucin de instruccin -
controladores MicroLogix 1000, hoja de
trabajo, C-7
tiempo de escn de 10 ms actual/ltimo, B-24
tiempo de escn DII mximo observado (S:56),
B-72
tiempo de escn mximo observado (S:22),
B-53
tiempo de escn promedio (S:23), B-54
tiempo del ltimo escn de 1 ms (S:35), B-66
tiempos de ejecucin, enumeracin, A-1
tiempos de ejecucin - controladores
MicroLogix 1000, hoja de trabajo, C-7
tiempos de ejecucin de instruccin -
controladores MicroLogix 1000, lista, C-2
tiempos de ejecucin de instruccin -
procesadores SLC, C-9
procesador SLC 5/02, C-15
procesadores fijos y SLC 5/01, C-9
tiempos de ejecucin de punto (coma)
flotante - procesadores SLC 5/03,
C-28
tiempos de ejecucin de punto (coma)
flotante - procesadores SLC 5/04,
C-41
timer valor del acumulador (.ACC), 1-15
tipo de programa (S:63), B-73
tipos de archivo de datos, F-8
archivo de datos ASCII, 10-4
archivo de datos de bit (B3:), 1-5
archivo de datos de cadena, 10-4
archivo de datos de control (R6:), 1-6
archivo de datos de entrada (I1:), 1-3
archivo de datos de estado (S2:), 1-4
archivo de datos de punto (coma) flotante
(F8:), 3-5
archivo de datos de salida (O0:), 1-3
archivo de datos entero (N7:), 1-7
TOD (convertir de BCD), 4-3
transferencia, 12-39
consideraciones cuando la transferencia DF1
a DH+ se habilita, 12-40
transferencia de E/S remota (procesadores
SLC 5/03 OS302 y SLC 5/04 OS401),
12-39
transferencia DF1 a DH+ (procesadores
SLC 5/04 OS401), 12-39
transferencia DH+ a DH-485 - (todos los
procesadores SLC 5/04), 12-39
U
ltimo tiempo de escn DII (S:55), B-72
un frente ascendente (OSR), introduccin de
parmetros, 1-12
usando el half duplex DF1 en un vnculo de
mltiples conexiones, 12-30
usao de memoria - procesadores SLC, C-8
uso de memoria de instruccin -
hoja de trabajo, C-6
Indice
I45
lista, C-2
V
valor del acumulador del contador (.ACC),
1-23
valor preseleccionado del contador (.PRE),
1-24
valor preseleccionador del temporizador
(.PRE), 1-15
velocidad en baudios (S:15H), B-50
vnculo de mltiples conexiones, 12-30
visualizacin de los valores, F-22
W
Window's Terminal, software de emulacin de
terminal, 12-32
X
X a la potencia de Y (XPY), 3-33
XIC, Examine si cerrado, 1-9
XIO, Examine si abierto, 1-9
Y
Y (AND), 4-23
Preface
I46
Indice
I47
I1
Con oficinas en las principales ciudades del mundo.
Alemania Arabia Saudita Argentina Australia Bahrein Blgica Bolivia Brasil Bulgaria Canad Chile Chipre Colombia Corea Costa Rica
Croacia Dinamarca Ecuador Egipto El Salvador Emiratos Arabes Unidos Eslovaquia Eslovenia Espaa Estados Unidos Finlandia Francia
Ghana Grecia Guatemala Holanda Honduras Hong Kong Hungra India Indonesia Irn Irlanda Islandia Israel Italia Jamaica Japn
Jordania Katar Kuwait Las Filipinas Lbano Macao Malasia Malta Mxico Morruecos Nigeria Noruega Nueva Zelandia Omn Pakistn
Panam Per Polonia Portugal Puerto Rico Reino Unido Repblica Checa Repblica de Sudfrica Repblica Dominicana Repblica Popular
China Rumania Rusia Singapur Suecia Suiza Taiwan Tailandia Trinidad Tunisia Turqua Uruguay Venezuela
Sede central de Rockwell Automation: 1201 South Second Street, Milwaukee, WI 53204 USA, Tel: (1) 4143822000, Fax: (10) 4143824444
Sede central europea de Rockwell Automation: Avenue Herrmann Debrouxlaan, 46, 1160 Bruselas, Blgica, Tel: (32) 2 663 06 00, Fax: (32) 2 663 06 40
Sede central de AsiaPacfico de Rockwell Automation: 27/F Citicorp Centre, 18 Whitfield Road, Causeway Bay, Hong Kong, Tel: (852) 2887 4788,
Fax: (852) 2508 1846
Rockwell Automation ayuda a sus clientes a lograr mejores ganancias de sus
inversiones integrando marcas lder de la automatizacin industrial y creando as
una amplia gama de productos de integracin fcil. Estos productos disponen del
soporte de proveedores de soluciones de sistema adems de los recursos de
tecnologa avanzada de Rockwell.
Publicacin 1747-6.15ES Enero 1996 PN 956713-63
Copyright 1997 Rockwell Automation

Instrucciones SLC500 Español

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Instrucciones SLC500 Español

Transféré par

Droits d'auteur :

Formats disponibles

Manual de

Cero (Z) se establece cuando el valor de destino es cero.

LP = Bit de bajo valor preseleccionado de acumulador

IN = Bit de underflow ha causado interrupcin de contador de velocidad

IH = Bit de alto valor preseleccionado ha causado interrupcin

IL = Bit de bajo valor preseleccionado ha causado interrupcin

PE = Bit de interrupcin pendiente de contador de alta velocidad

LS = Bit de interrupcin perdida de contador de alta velocidad

IE = Bit de habilitacin de interrupcin de contador de alta velocidad

El restablecimiento opcional del contador de alta velocidad de hardware es la coincidencia lgica de A x B x Z.

Lectura/escritura de dispositivos semejantes en una red remota a otro

Puede alterar el estado de estos valores con su programa de escalera.

Feed Forward Bias *

Se aplica a los procesadores SLC 5/03 y SLC 5/04.

Anote que esta encuesta de

Anote que esta encuesta de

Alterna entre 0 y 1. El valor predeterminado es 0.

Alterna entre 0 y 1. El valor predeterminado es 0.

Este bit se establece si el temporizador STI

Archivo de estado SLC

S:35 Estado Tiempo del ltimo escn de 1 ms

S:87 a S:96 NA Reservado

Uso de memoria y tiempos de ejecucion de instruccion

Procedimiento Tiempo de escn mx.

38 38 1.50 Igual Comparativa

38 38 1.50 Mayor o igual que Comparativa

38 38 1.50 Mayor que Comparativa

38 38 1.50 Menor o igual que Comparativa

38 38 1.50 Menor que Comparativa

34.75 Mensaje Comunicacin

38 38 1.50 Diferente Comparativa

2.40 2.4 1.00 Examina si cerrado Bsica

2.40 2.4 1.00 Examina si abierto Bsica

1.25 1.25 3.00 Igual Comparativa

1.25 1.25 3.00 Mayor o igual que Comparativa

1.25 1.25 3.00 Mayor que Comparativa

0.50 51.85 6.00

0.50 70.90 6.00

1.25 1.25 3.00 Menor o igual que Comparativa

1.25 1.25 3.00 Menor que Comparativa

1.95 58.00 1.00 Prueba lm Comparativa

38.00 38.00 4.00

60.00 203.00 20.00 Mensaje Comunicacin

1.25 1.25 3.00 Diferente Comparativa

0.44 0.44 1.00 Examina si cerrado Bsica

0.44 0.44 1.00 Examina si abierto Bsica

canal 1 = 150 s sin comandos pendientes

0.75 5.20 2.00 Absoluto Matemtica

0.75 196.10 6.00

Se aplica a los procesadores SLC 5/03 OS302 solamente.

1.25 1.125 3.00 Igual Comparativa

1.25 1.125 3.00 Mayor o igual que Comparativa

1.25 1.125 3.00 Mayor que Comparativa

0.375 51.00 6.00

0.375 75.74 6.00

1.25 1.125 3.00 Menor o igual que Comparativa

1.25 1.125 3.00 Menor que Comparativa

1.95 1.687 1.00 Test lm Comparativa

NA 183.00 20.00 Mensaje Comunicacin

1.25 1.125 3.00 Diferente Comparativa

0.375 0.375 1.00

0.375 0.375 1.00 Examina si abierto Bsica

canal 1 = 150 s sin comandos pendientes

0.75 4.35 2.00 Absoluto Matemtica