Gua Rpida CP1L

1. 2. 3. 4. 5. 6. 7. 8. Introduccin Configuraciones Asignacin de E/S reas de memoria DIP-Switches Funciones avanzadas y salidas de pulsos Solucin en comunicaciones abiertas Prueba comunicacin CP1L-V1000

Pgin a 1 de38

1. Introduccin
El objetivo principal de esta gua rpida, es dar una visin general de las caractersticas que incorpora el autmata programable de la serie CP1L. Los autmatas CP1L son los PLCs de gama baja de la serie SYSMAC CP. Tienen menor capacidad de programa y de E/S. Los CP1L son del mismo tamao que los CPM1A y CPM2A, pero ofrecen muchas ms caractersticas y alto rendimiento. CP1L-L: sustituto de CPM1A / CPM2A CP1L-M: sustituto de CPM2A

Modelos de CPU
En la siguiente tabla se muestran las caractersticas de cada uno de los modelos de CPU disponibles.
Capacidad E/S
Modelo

40 puntos

30 puntos

20 puntos

14 puntos
CP1L-L14DR-A CP1L- L14DR-D CP1L- L14DT-D CP1L- L14DT1-D

Alimentacin Capacidad de programa Mx. nm. de E/S E/S Puntos de E/S normales Puntos de Entrada Especificaciones de E Entradas de interrupcin o respuesta rpida Puntos de Salida Especificaciones de S

CP1L-M40DR-A CP1L-M30DR-A CP1L-L20DR-A CP1L-M40DR-D CP1L-M30DR-D CP1L- L20DR-D CP1L-M40DT-D CP1L-M30DT-D CP1L- L20DT-D CP1L-M40DT1-D CP1L-M30DT1-D CP1L- L20DT1-D Modelos de alterna (terminados en -A): 100 a 240 Vca, 50/60 Hz Modelos de continua (terminados en -D): 24 Vcc 10 Kpasos 5 Kpasos 160 (ver nota 1) 150 (ver nota 1) 60 (ver nota 2) 40 30 20 24 18 12 24 Vcc 6 mx.

54 (ver nota 2) 14 8 4 mx.

Entradas de contador de alta velocidad Salidas de pulsos

16 12 8 6 Salidas rel: Modelos con R antes de sufijo final. Salidas transistor NPN: Modelos con T antes de sufijo final. Salidas transistor PNP: Modelos con T1 antes de sufijo final. 4 contadores/2 ejes, 100 KHz (monofase). 100 KHz para pulsos up/down o pulsos ms direccin, 50 KHz para fase diferencial. 2 ejes, 100 KHz (salidas transistor)

Nota 1: Conectando 3 unidades de expansin de E/S de 40 puntos al CP1L. Nota 2: Conectando una unidad de expansin de E/S de 40 puntos al CP1L.

Pgin a 2 de38

Capacidad de programa M: 10 Kpasos L: 5 Kpasos Nm. puntos de E/S 40: 40 30: 30 20: 20 14: 14 Clasificacin de Entradas D: Entradas Vcc

Alimentacin A: Vca D: Vcc Clasificacin de Salidas R: salidas rel T: salidas transistor NPN T1: salidas transistor PNP

Otras caractersticas
- Puerto USB Estndar de Programacin - Programacin por Tareas: cclicas y de interrupcin - Programacin en FB y en ST. Libreras de FB existentes - 500 Instrucciones de Programacin - 100% Consistencia con el resto de PLCs del Portfolio de OMRON - Alta Capacidad de Memoria de Datos (hasta 32 KW) - Battery Free-Operation: CP1L puede funcionar Sin-Batera por incorporar memoria flash interna - RTC Interno: Todos los modelos de CP1L incorporan RTC (Reloj)

Unidades opcionales

Pgin a 3 de38

Pgin a 4 de38

Pgin a 5 de38

Consumo
CA CP1L-M40DR-A CP1L-M30DR-A CP1L-L20DR-A CP1L-L14DR-A 50 VA mx. (CP1L-M?DR-A) 30 VA mx. (CP1L-L?DR-A) CC CP1L-M40DR-D, CP1L-M40DT-D, CP1L-M40DT1-D CP1L-M30DR-D, CP1L-M30DT-D CP1L-M30DT1-D CP1L-L20DR-D, CP1L-L20DT-D, CP1L-L20DT1-D CP1L-L14DR-D, CP1L-L14DT-D, CP1L-L14DT1-D 20 W mx. (CP1L-M?DT?-D) 13 W mx. (CP1L-L?DT?-D) Ver nota.

Alimetacin de la CPU CPUs de 40 puntos de E/S CPUs de 30 puntos de E/S CPUs de 20 puntos de E/S CPUs de 14 puntos de E/S Consumo

Nota: este es el rango de valores para la mxima configuracin. Utilizar la siguiente frmula para calcular el consumo de potencia CC para las CPUs con alimentacin CC:
Consumo CP1L (CC) = 5V consumo de corriente x 5V/ 70%(eficiencia de la alimentacin interna del CP1L) + 24V consumo de corriente x 24V x 1.1 (factor de fluctuacin de corriente)
Sistema CPU CP1L-M40DR-D 5V 24 V 0.220 A 0.080 A Unidad de Expansin o Unidad de Expansin de E/S 1 unidad 2 unidad 3 unidad
CP1W-DA041 CP1W-DA041 CP1W-DA041

Total

0.130 A 0.000 A

0.040 A 0.059 A

0.000 A 0.000 A

0.390 A 0.139 A

Consumo del CP1L = (0.39A x 5V/70% + 0.139A x 24V) x 1.1 = 6.73W Este clculo muestra que la fuente de alimentacin que se requiere es de 7 W o superior. Consumo de corriente:

Pgin a 6 de38

Restricciones de la capacidad de la fuente de alimentacin externa en las CPUs de Vca Cuando se conectan unidades expansoras CP1W o CPM1A a las CPUs de Vca de 30 o 40 puntos, no es posible utilizar los 300mA totales de la fuente de alimentacin externa, debido a restricciones de la capacidad de la fuente de alimentacin. Ejmplo del clculo de las restricciones de la capacidad de la fuente de alimentacin externa:

Pgin a 7 de38

En las CPUs de Vca de 14 y 20 puntos, no se puede utilizar fuente de alimentacin externa si tiene conectadas unidades de expansin CP1W o CPM1A. Si no tiene conectadas unidades de expansin, se podrn utilizar hasta 200mA. Las CPUs de Vcc no tienen fuente de alimentacin externa.

Pgin a 8 de38

2. Configuraciones
En esta seccin se ven las distintas configuraciones que se pueden llegar a cubrir con un PLC de la serie CP1L.

?Bsica
La configuracin bsica consiste en una CPU. Es posible conectar mdulos que permitan realizar la conexin serie con dispositivos externos, as como un cassete de memoria para almacenar el programa, el Setup del PLC y el valor de los DMs iniciales.
Unidad de CPU CP1L (ejemplo para el modelo de 40 puntos de E/S)

Puerto USB

Batera (CJ1W-BAT01)

Alimentacin/ Terminal de entradas

Puerto de perifricos USB Cable USB (slo para programacin). 5m mx. Potencimetro analgico Entrada analgica

Mdulos opcionales de comunicacin

CP1L-L14 y -L20 slo soportan un puerto serie RS232 RS422/485 opcional.

Terminal de salidas

Puerto RS232C CP1W-CIF01

Puerto RS422A/485 CP1W-CIF11

Pgin a 9 de38

? Expansin con mdulos de la serie CPM1A

Las Unidades de Expansin sern las expansiones de CPM con un cambio de carcasa acorde con el diseo del CP1L: CP1W CP1L de 30 o 40 puntos de

Mx. 3 unidades de expansin de E/S

CP1L de 20 o 14 puntos de
Mx. 1 unidad de expansin de E/S

Tambin posible con CP1W-CN811 (80cm)

Mximo nmero de E/S que se pueden gestionar con CP1L

Pgin a 10 de38

3. Asignacin de E/S
Canales de E/S predeterminados segn la CPU de la serie CP1L:
Unidad CPU Canales asignados Bits de Entrada Bits de Salida CIO 0 CIO 0 CIO 0 y CIO 1 CIO 0 y CIO 1 CIO 100 CIO 100 CIO 100 y CIO 101 CIO 100 y CIO 101 N de Unidades de Exp. y Unidades de Exp. de E/S conectadas 1 1 3 3

14 puntos de E/S 20 puntos de E/S 30 puntos de E/S 40 puntos de E/S

Asignacin de bits de las Unidades de Expansin de E/S

m: indica el siguiente canal de entradas despus del canal de entrada asignado a la Unidad de Expansin, Unidad de Expansin de E/S, o CPU que hay a su izquierda. n: indica el siguiente canal de salidas despus del canal de salidas asignado a la Unidad de Expansin, Unidad de Expansin de E/S, o CPU que hay a su izquierda.

Pgin a 11 de38

Ejemplo 1: Mxima capacidad de E/S Consiste en una CPU de 40 puntos de E/S y tres Unidades de Expansin de E/S de 40 puntos cada una. Cuando se conectan Unidades de Expansin de E/S de 40 puntos de E/S, se pueden controlar hasta 160 puntos de E/S (96 E y 64 S).

Ejemplo 2: Conexin de Unidades de Expansin de slo Entradas o slo Salidas

Pgin a 12 de38

? Asignacin de canales de las Unidades de

Expansin

m: indica el siguiente canal de entradas despus del canal de entrada asignado a la Unidad de Expansin, Unidad de Expansin de E/S, o CPU que hay a su izquierda. n: indica el siguiente canal de salidas despus del canal de salidas asignado a la Unidad de Expansin, Unidad de Expansin de E/S, o CPU que hay a su izquierda.

Ejemplo: Canales asignados para las Unidades de Expansin

Pgin a 13 de38

4. reas de memoria
rea rea de Entradas E/S Salidas rea Link 1:1 rea PLC Link Serie rea de Trabajo rea de Trabajo rea de Retencin rea Auxiliar rea de rel temporal TR rea de Memoria de Datos Flags de Temporizadores Flags de Contadores PVs de Temporizadores PVs de Contadores rea de Flags de Tareas Registros Indirectos Registros de datos rea CIO Tamao 1600 bits (100 canales) 1600 bits (100 canales) 1024 bits (64 canales) 1440 bits (90 canales) 14400 bits (900 canales) 8192 bits (512 canales) 8192 bits (512 canales) 15360 bits (960 canales) 16 bits 32768 canales 4096 bits 4096 bits 4096 canales 4096 canales 32 bits 16 registros 16 registros Rango CIO 0 a CIO 99 CIO 100 a CIO 199 CIO 3000 a CIO 3063 CIO 3100 a CIO 3189 CIO 3800 a CIO 6143 W000 a W511 H000 a H511 A000 a A959 TR0 a TR15 D00000 a D32767 T0000 a T4095 C0000 a C4095 T0000 a T4095 C0000 a C4095 TK0 a TK31 IR0 a IR15 DR0 a DR15

5. DIP-Switches
Funcionalidad de los switches de las CPUs de 30 y 40 puntos:
N SW1 SW2 Seleccin ON OFF ON OFF SW3 ON OFF ON OFF ON OFF OFF Descripcin UM protegida UM no protegida Transferencia automtica de cassette de memoria a CPU Datos no transferidos A395.12 a ON A395.12 a OFF Toolbus Segn configuracin del PLC Toolbus Segn configuracin del PLC Mantener a OFF Caractersticas Este modo es ms rpido, por lo que se utiliza generalmente en conexiones con CX-Programmer. - Slo son posibles conexiones 1:1 - La velocidad es autodetectada por el puerto Protocolo estndar para ordenadores host con conexiones 1:1 o 1:N. - Ms lento que Toolbus - Permite conexiones va mdem o adaptadores pticos, o largas distancias o conexiones 1:N va RS422/485 Aplicacin Proteger el programa contra sobreescritura no deseada Permite realizar el volcado del programa, memoria de datos y configuracin, desde el cassette de memoria a la CPU Muy til para chequear el programa sin necesitdad de cablear una entrada fsica Establece unos parmetros de comunicacin fijos para el Slot 1 (Toolbus) Establece unos parmetros de comunicacin fijos para el Slot 2 (Toolbus) --Por defecto OFF OFF

OFF

SW4

OFF

SW5

OFF

SW6

OFF

Comunicac. Serie Bus de Perifricos (Toolbus)

Mtodo de configuracin de la CPU Poner a ON el SW4 (Puerto Serie 1) u el SW5 (Puerto Serie 2). Esta configuracin habilita conexiones por el bus de perifricos independientemente de la configuracin del puerto en el PLC. Poner a OFF el SW4 (Puerto Serie 1) u el SW5 (Puerto Serie 2). La configuracin de los puertos queda establecida segn la con la configuracin en el PLC. Por defecto: Host Link, 7,2,Par.

Host Link (SYSWAY)

Pgin a 14 de38

6. Funciones avanzadas y Salidas de pulsos

Se van a describir en esta seccin, las funciones avanzadas del CP1L que permiten cubrir las necesidades de aplicaciones especficas. 6.1 Funciones de interrupcin 6.1.1 Interrupciones de entrada (Modo Directo) 6.1.2 Interrupciones de entrada (Modo Contador) 6.1.3 Interrupciones temporizadas 6.1.4 Interrupciones de contaje de alta velocidad 6.2 Entradas de respuesta rpida 6.3 Comunicaciones serie 6.3.1 PLC-Link 6.3.2 Modbus-RTU 6.3.3 NT-Link 1:1 y 1:N 6.3.4 No-Protocol 6.3.5 Hostlink 6.3.6 Link 1:1 6.4 Configuraciones de la entrada externa analgica potencimetro analgico 6.5 Opercin sin batera 6.6 Cassette de memoria 6.7 Proteccin del programa 6.8 Funciones de diagnstico de fallo 6.9 Reloj 6.10 Salidas de Pulsos

del

6.1 Funciones de interrupcin

El procesamiento de la CPU, normalmente es cclico (chequeo ? Ejecucin de programa ? Refresco de E/S ? Servicio a perifricos), con tareas cclicas almacenadas en la memoria de programa. Las funciones de interrupcin son utilizadas para romper temporalmente este procesamiento cclico y ejecutar una parte de programa en particular cuando se den una serie de circunstancias.

6.1.1

Interrupciones de entrada (Modo Directo)

Esta funcin ejecuta una tarea de interrupcin cuando se recibe un pulso de la seal de entrada correspondiente (flanco ascendente o descendente).

Pgin a 15 de38

Bloque Terminal de entradas para CPU de 14 puntos de E/S

Bloque Terminal de entradas para CPU de 20 puntos de E/S

Bloque Terminal de entradas para CPU de 30 puntos de E/S

Bloque Terminal de entradas para CPU de 40 puntos de E/S

Pgin a 16 de38

Bloque Terminal de entrada Canal Bit CIO 0 04 05 06 07 08 09

CPU de 40 puntos E/S

Entrada de Interrupcin 0 Entrada de Interrupcin 1 Entrada de Interrupcin 2 Entrada de Interrupcin 3 Entrada de Interrupcin 4 Entrada de Interrupcin 5

Entradas de Interrupcin segn CPU CPU de 30 CPU de 20 puntos E/S puntos E/S
Entrada de Interrupcin 0 Entrada de Interrupcin 1 Entrada de Interrupcin 2 Entrada de Interrupcin 3 Entrada de Interrupcin 4 Entrada de Interrupcin 5 Entrada de Interrupcin 0 Entrada de Interrupcin 1 Entrada de Interrupcin 2 Entrada de Interrupcin 3 Entrada de Interrupcin 4 Entrada de Interrupcin 5

Tarea CPU de 14 puntos E/S

Entrada de Interrupcin 0 Entrada de Interrupcin 1 Entrada de Interrupcin 2 Entrada de Interrupcin 3 Tarea de Interrupcin Tarea de Interrupcin Tarea de Interrupcin Tarea de Interrupcin Tarea de Interrupcin Tarea de Interrupcin 140 141 142 143 144 145

Configuracin de las entradas de interrupcin desde CX-Programmer

Para utilizar las entradas de interrupcin se debe ejecutar la instruccin MSKS(690). Esta instruccin tiene dos funciones que deben utilizarse en combinacin:
Condicin de ejecucin 1. Especifica si la entrada de interrupcin se activa por flanco ascendente o descendente. 2. Habilita o deshabilita la entrada de interrupcin.

Pgin a 17 de38

Operandos MSKS(690)
Entrada de interrupcin Tarea Flanco ascendente o descendente N S N Entrada Condicin de Interrupcin ejecucin 110 ( 10) #0000: Flanco ascendente 111 ( 11) #0001: Flanco 112 ( 12) descendente 113 ( 13) 114 ( 14) 115 ( 15) Habilitar/deshabilitar entrada de interrupcin N S N Entrada Habilitar/ Interrupcin Deshabilitar 100 ( 6) #0000: interrupcin 101 ( 7) habilitada 102 ( 8) #0001: 103 ( 9) interrupcin 104 deshabilitada 105

Ent. Int. 0 Ent. Int. 1 Ent. Int. 2 Ent. Int. 3 Ent. Int. 4* Ent. Int. 5*

140 141 142 143 144 145

* Las CPUs de 14 puntos de E/S no soportan las entradas de interrupcin 4 y 5.

6.1.2

Interrupciones de entrada (Modo Contador)

Esta funcin cuenta los flancos ascendentes o descendentes de las seales de entrada y ejecuta una tarea de interrupcin cuando la cuenta alcanza el valor configurado. La frecuencia mxima de respuesta de la entrada es de 5 kHz en total, para todas las entradas de interrupcin en modo contador.
Bits de entrada Funcin Entrada de Tarea de Interrupcin Interrupcin Ent. de Int. 0 140 Ent. de Int. 1 141 Ent. de Int. 2 142 Ent. de Int. 3 143 Ent. de Int. 4* 144 Ent. de Int. 5* 145 Canales del Contador SV PV (0000 a FFFF) A532 A536 A533 A537 A534 A538 A535 A539 A544 A548 A545 A549

0.04 0.05 0.06 0.07 0.08* 0.09*

* Las CPUs de 14 puntos de E/S no soportan las entradas de interrupcin 4 y 5.

Operandos MSKS(690)
Entrada de interrupcin Tarea Flanco ascendente o descendente N S N Entrada Condicin Interrupcin de ejecucin 110 ( 10) #0000: 111 ( 11) Flanco ascendente 112 ( 12) #0001: 113 ( 13) Flanco 114 ( 14) descendente 115 ( 15) Habilitar/deshabilitar entrada de interrupcin N S N Entrada Habilitar/ Interrupcin Deshabilitar 100 ( 6) #0002: 101 ( 7) comenzar la cuenta hacia 102 ( 8) abajo 103 ( 9) (decrementando 104 ) y habilitar las 105 interrupciones #0003: comenzar la cuenta hacia arriba (incrementando) y habilitar las interrupciones

Ent. Int. 0 Ent. Int. 1 Ent. Int. 2 Ent. Int. 3 Ent. Int. 4* Ent. Int. 5*

140 141 142 143 144* 145*

* Las CPUs de 14 puntos de E/S no soportan las entradas de interrupcin 4 y 5.

Pgin a 18 de38

6.1.3

Interrupciones temporizadas

Esta funcin ejecuta una tarea de interrupcin cada intervalo de tiempo, medido por el temporizador interno de la CPU. La tarea de interrupcin temporizada se corresponde con la tarea de interrupcin 2. La base de tiempos se establece en el Setup del PLC y mediante la instruccin MSKS(690) se fija el intervalo de tiempo.

Operandos MSKS(690)
Operando N S N Interrupcin Tiempo de temporizada Interrupcin Interrupcin #0000 a #270F temporizada 0 (Tarea (0 a 9999) de interrupcin 2) 14: Comenzar tras un reset. 4: Comenzar sin reset Intervalo de tiempo de la Interrupcin (periodo) Base de tiempos Habilitar/ configurable desde Deshabilitar el Setup del PLC 10 ms 10 a 99.990 ms 1 ms 1 a 9.999 ms 0.1 ms 0.5 a 999.9 ms

6.1.4

Interrupciones de contaje de alta velocidad

Esta funcin ejecuta una tarea de interrupcin especfica (0 a 255) cuando el valor (PV) del contador de alta velocidad incorporado en la CPU alcanza uno de los valores preestablecidos (comparacin por valor) o se encuentra dentro de uno de los rangos fijados (comparacin por rangos).

Pgin a 19 de38

Utilizar la instruccin CTBL(882) para registrar la tabla de comparacin. Utilizar la instruccin CTBL(882) o INI(880) para iniciar la comparacin. Utilizar la instruccin INI(880) para parar la comparacin.

CPUs de 20, 30 y 40 puntos de E/S

Terminal de Entradas Canal Bit Configuraciones del contador de alta velocidad Monofase (entrada de pulsos incremental) Contador 0: Entrada incremental Contador 1: Entrada incremental Contador 2: Entrada incremental Contador 3: Entrada incremental Contador 0: Entrada de Reset o Fase Z Contador 1: Entrada de Reset o Fase Z Contador 2: Entrada de Reset o Fase Z Contador 3: Entrada de Reset o Fase Z Bifase (fase diferencial x4,adelante/atrs,o pulso/direccin) Contador 0: Fase A, Incremental, o entrada de contaje Contador 0: Fase B, Decremental, o entrada de direccin Contador 1: Fase A, Incremental, o entrada de contaje Contador 1: Fase B, Decremental, o entrada de direccin Contador 0: Fase Z o entrada de Reset Contador 1: Fase Z o entrada de Reset Bsqueda de origen

CIO 0

00

01

02

03

04 05 06 07 10

11

Salida de pulsos 0: seal de entrada de origen Salida de pulsos 1: seal de entrada de origen Salida de pulsos 0: seal de entrada de proximidad de origen Salida de pulsos 1: seal de entrada de proximidad de origen

Pgin a 20 de38

CPUs de 14 puntos de E/S

Terminal de Entradas Canal Bit Configuraciones del contador de alta velocidad Monofase (entrada de pulsos incremental) Contador 0: Entrada incremental Contador 1: Entrada incremental Contador 2: Entrada incremental Contador 3: Entrada incremental Contador 0: Entrada de Reset o Fase Z Contador 1: Entrada de Reset o Fase Z Contador 2: Entrada de Reset o Fase Z Contador 3: Entrada de Reset o Fase Z Bifase (fase diferencial x4,adelante/atrs,o pulso/direccin) Contador 0: Fase A, Incremental, o entrada de contaje Contador 0: Fase B, Decremental, o entrada de direccin Contador 1: Fase A, Incremental, o entrada de contaje Contador 1: Fase B, Decremental, o entrada de direccin Contador 0: Fase Z o entrada de Reset Contador 1: Fase Z o entrada de Reset Bsqueda de origen

CIO 0

00

01

02

03

Salida de pulsos 0: seal de entrada de proximidad de origen Salida de pulsos 1: seal de entrada de proximidad de origen

04 05 06 07

Salida de pulsos 0: seal de entrada de origen Salida de pulsos 1: seal de entrada de origen

reas de memoria
Contenido PV Flags de la Condicin del Rango de Comparacin 4 dgitos de menor peso 4 dgitos de mayor peso ON cuando el valor est dentro del Rango 1 ON cuando el valor est dentro del Rango 2 ON cuando el valor est dentro del Rango 3 ON cuando el valor est dentro del Rango 4 ON cuando el valor est dentro del Rango 5 ON cuando el valor est dentro del Rango 6 ON cuando el valor est dentro del Rango 7 ON cuando el valor est dentro del Rango 8 ON mientras la comparacin est en progreso Contador de alta velocidad 0 1 A271 A273 A270 A272 A274.00 A275.00 A274.01 A275.01 A274.02 A275.02 A274.03 A275.03 A274.04 A275.04 A274.05 A275.05 A274.06 A275.06 A274.07 A275.07 A274.08 A275.08

Flags del estado de la Comparacin Flags de Overflow/ Underflow Flags de la direccin de la cuenta

ON si se ha producido un overflow o un underflow del PV durante la operacin en modo lineal 0: Decrementando 1: Incrementando

A274.09

A275.09

A274.10

A275.10

Pgin a 21 de38

6.2 Entradas de respuesta rpida

Las entradas de respuesta rpida pueden leer pulsos cuyo un tiempo a ON es menor que el tiempo de ciclo (hasta de 50 s). Utilizar el CX-Programmer para configurar en la pestaa de Entrada incorporada de la Configuraciones del PLC la entrada de respuesta rpida.

Bloque Terminal de entradas para CPU de 14 puntos de E/S

Bloque Terminal de entradas para CPU de 20 puntos de E/S

Pgin a 22 de38

Bloque Terminal de entradas para CPU de 30 puntos de E/S

Bloque Terminal de entradas para CPU de 40 puntos de E/S

Pgin a 23 de38

6.3 Comunicaciones serie

Todas las CPUs de la serie CP1L incorporan uno (CPUs de 20 y 14 puntos) o dos (CPUs de 30 y 40 puntos) slots para acoplar un mdulo opcional que proporciona un interface de comunicacin serie.

6.3.1

PLC-Link

?El PLC-Link permite el intercambio de datos entre PLCs, a travs de los mdulos opcionales serie RS232C RS422A/485, sin necesidad de programacin especial. ?La configuracin del puerto de comunicaciones se debe configurar en modo Serial PLC Link para habilitar esta funcionalidad. ?Se pueden conectar en PLC Link hasta 10 Equipos (9 PLCs: 1 Maestro y 8 Esclavos) + 1 HMI NT/NS como Esclavo que slo comunica con el Maestro. ?Los PLCs pueden ser CJ1M, CP1H y/o CP1L. ?Se comparten Mximo 10 words por equipo. ?Los canales que se comparte en PLC-Link son del CIO3100 al CIO3199. Conexin 1:N
NS (Slave)

Pgin a 24 de38

Conexin 1:1

6.3.2

Modbus-RTU

?Disponible para todos los modelos. Simplifica el control de Esclavos Modbus (ejemplo: Inverters) va serie (RS232C o RS422A/485). ?El CP1L puede trabajar como maestro Modbus-RTU y enviar comandos Modbus-RTU mediante switches software. ?Una vez se indica la direccin del esclavo, la funcin, y los datos a enviar en zona de DMs, se pueden enviar o recibir mensajes con independencia del programa mediante switches software. ?El puerto del CP1L se debe configurar en modo Gateway (Puerta de enlace) para habilitar esta funcionalidad.
Se pueden ejecutar las comunicaciones independientemente del programa configurando el Comando de Modbus-RTU correspondiente en el rea de DM y poniendo a ON el switch software para tal efecto

6.3.3 NT-Link 1:1 y NT-Link 1:N

?Se pueden conectar los PLCs de las series CP para comunicar con PTs (terminales programables), utilizando el modo NT-Link 1:N. ?Es posible configurar NT-Links a alta velocidad, slo con los PTs de las series NS o con los PTs NT31(C)-V2 NT631(C)-V2. ?Velocidades configurables: 38400 115200 bps.

Pgin a 25 de38

?El protocolo de comunicaciones NT-Link, fue desarrollado para posibilitar comunicaciones a alta velocidad entre PLCs y PTs. Hay dos modos de comunicaciones: NT-Link 1:1 en el cual un PLC se conecta a un PT, y NT-Link 1:N, en el cual un PLC se conecta a ms de un PT. ?Con el protocolo NT-Link, el PLC responde automticamente a comandos enviados desde el PT, por lo que no se requiere programacin en el CP1L.

6.3.4 No-Protocol (TXD/RXD)

?Permite la comunicacin con dispositivos estndar a travs de interface RS232C RS422/485. Mediante las instrucciones TXD(236) y RXD(235) se gestionan desde el programa el envo y recepcin de datos.

Pgin a 26 de38

6.3.5 HostLink
?La siguiente tabla muestra las funciones de comunicacin host link posibles en los CP1L:
Flujo de comando PC Tipo de comando Comando Host link (modo C) Mtodo de comunicaciones Crear la trama en el PC y enviar el comando al PLC. Recibir la respuesta desde el PLC. Utilizar este mtodo para comunicar desde el PC al PLC en la red. Configuracin Conectar directamente el PC en el sistema 1:1 1:N.

Comandos FINS enviado (con cabecera y terminacin Host Link)

Cabecera Terminacin

Crear la trama en el PC y enviar el comando al PLC. Recibir la respuesta desde el PLC. Utilizar este mtodo para comunicar desde el PC al PLC en la red.

Conectar directamente el PC en el sistema 1:1 1:N.

Comandos FINS enviado (con cabecera y terminacin Host Link)

Cabecera Terminacin

Enviar la trama de comando con las instrucciones SEND, RECV o CMND de la CPU. Recibir la respuesta desde el PC. Utilizar este mtodo para comunicar desde el PLC al PC, para transmitir informacin de estado, como informacin de error. El comando FINS ser ubicado entre la cabecera host link y la terminacin cuando es enviado. El comando FINS debe ser interpretado por el PC y ste, debe devolver una respuesta.

Conectar directamente el PC en un sistema 1:1.

Pgin a 27 de38

6.3.6 Link 1:1

?Permite conectar dos PLCs a travs de sus puertos RS232C para crear reas de enlace. ?Se puede crear un Link 1:1 entre los siguientes PLCs: CP1L, CQM1H, C200HX/HG/HE(-Z), CPM1A-V1, CPM1A-V1, CPM2A/B/C y SRM1(V2). ?Configurar uno de los PLCs como Maestro Link 1:1 y el otro como Esclavo Link 1:1. ?El rea Link 1:1 en el CP1L es desde el CIO 3000 al CIO 3015. En los CQM1H y C200H@ es desde el LR00 al LR15.

6.3.7 Comunicaciones a traves de SAP y FB

?Se puede acceder fcilmente desde el puerto RS232C RS422A/485 de los mdulos opcionales de la CPU del CP1L a componentes OMRON que soportan Compoway/F o Modbus-RTU, mediante Smart Active Parts (SAPs) desde los PT de las series NS, o utilizando bloques de funcin (FBs) en la programa del CP1L. ?El puerto del CP1L se debe configurar en modo Gateway (Puerta de enlace) para habilitar esta funcionalidad. ?Cuando el comando FINS es recibido, el mensaje se convierte automticamente al protocolo correspondiente (tramas Compoway/F o Modbus-RTU) y se enva por el puerto serie. Las respuestas se convierten de la misma forma.

Pgin a 28 de38

6.4 Configuraciones de la entrada externa analgica y del potencimetro analgico

Potencimetro analgico Modificando la posicin del potencimetro analgico del CP1L, se puede cambiar el valor del PV en el rea Auxiliar (A642) entre un rango de 0 a 255.

Entrada externa analgica Cuando se aplica una tensin de 0 a 10 V en el terminal de la entrada externa analgica del CP1L, el valor PV de tensin es convertido de analgico a digital en el canal A643. Rango del PV, de 0 a 256 (0000 a 0100 hex).

6.5 Operacin sin batera

Con la CPU del CP1L, haciendo una copia de seguridad de datos en la memoria flash no voltil incorporada, es posible trabajar sin tener montada la batera para mantener la informacin. La memoria de E/S (CIO), al ser refrescada en cada ciclo de scan, no es salvada en dicha memoria flash. Si la batera est montada y no se est trabajando en modo libre de batera, los HRs, CNTs y DMs se mantienen ante cortes de alimentacin. En este caso, ser necesario configurar los valores requeridos, mediante programa. Cuando se lleva a cabo una modificacin sobre el programa o el Setup del PLC (configuracin del PLC), automticamente se vuelcan las modificaciones realizadas sobre la memoria flash.

Pgin a 29 de38

6.6 Cassette de memoria

Permite el almacenamiento de informacin del PLC en memoria novoltil. Funcionalidad: ? Copiado de datos (programa, parmetros,) para duplicar mquinas sin utilizar CX-Programmer. ? Buckup en caso de sustitucin del equipo. ? Escritura y actualizacin de datos en caso de modificacin/ actualizacin de la mquina.
Modelo CP1W-ME05M Tamao Almacenamiento Escritura Lectura Especificaciones 512 kwords Programa, Setup del PLC, comentarios, FBs, valores iniciales de DMs, DMs de la RAM. Desde CX-Programmer (PLC ? Editar ? Cassette de memoria) Desde CX-Programmer o al dar tensin con el SW2 a ON.

6.7 Proteccin del programa

Las CPUs de la serie CP1L, soportan las siguientes funciones de proteccin del programa: ? Proteccin de lectura desde CX-Programmer. ? Proteccin contra escritura utilizando el DIP-switch. ? Configuracin de proteccin contra escritura desde CXProgrammer. ? Proteccin contra escritura frente al envo de comandos FINS a la CPU va red. ? Prohibicin de crear un archivo de programa (*.OBJ) en el cassete de memoria. Esto prhibir recuperar los datos del PLC desde CX-Programmer. Es posible proteger tanto el programa completo, como tareas individualmente. Para ver estas funciones con ms detalle, referirse a la seccin 6.7 Program Protection del manual de operacin del CP1L W462-E1-01.

Pgin a 30 de38

6.8 Funciones de diagnstico de fallo

6.8.1 Instrucciones de alarma de fallo: FAL(006)/FALS(007)
Las funciones FAL(006) y FALS(007) generan errores definidos por el usuario. FAL(006) provoca un error no-fatal, mientras que FALS(007) produce un error fatal en la CPU y para la ejecucin del programa. ? Activa el flag de error FAL(A402.15) o error FALS(A401.06). ? El error correspondiente es escrito en A400. ? El cdigo de error y la hora a la que se ha producido, se almacenan en el Error Log (Registro de error). ? Se muestra el error en el led indicador de error de la CPU.

6.8.2 Deteccin del punto de fallo: FPD(269)

FPD(269) realiza una monitorizacin del tiempo y del diagnstico de las condiciones lgicas. La funcin de monitorizacin de tiempo, genera un error no-fatal con el nmero FAL indicado, si la salida de diagnstico no cambia a ON durante el tiempo de monitorizacin especificado. La funcin de diagnstico de las funciones lgicas, indica que bit de entrada evita que el estado de la salida cambie a ON.

En el ejemplo anterior, se genera un error FAL 004 si la salida C no es activada antes de 10 seg. desde la activacin de A. A partir de la direccin D01000 se registran los bits que estn provocando que la salida C no se est activando.

6.8.3 Simulacin de errores de sistema

Las instrucciones FAL(006) y FALS(007) pueden utilizarse intencionadamente para generar errores de sistema fatales o nofatales, para comprobar la respuesta del sistema frente a estos incidentes.

Pgin a 31 de38

Nombre Nmero de FAL/ FALS para la simulacin de errores de sistema

Direccin A529

Operacin Seleccionar un n libre FAL/FALS para simular un error de sistema. 0001 a 01FF hex: ocupados por FAL/FALS (del 1 al 511) 0000 0200 a FFFF: libres para simulacin.

6.8.4 Bit de salida a OFF

Como una medida de emergencia cuando ocurre un error, todas las salidas fsicas conmutan a OFF activando este bit (A500.15). El modo de operacin se mantendr en RUN MONITOR, pero todas las salidas se desactivarn.

6.9 Reloj
Las CPUs de la serie CP1L incluyen un reloj interno que es mantenido con la batera. Los datos actuales se refrescan en las siguientes posiciones de memoria en cada ciclo de scan:
Nombre Datos del reloj: A351 a A354 Direccin A351.00 a A351.07 A351.08 a A351.15 A352.00 a A352.07 A352.08 a A352.15 A353.00 a A353.07 A353.08 a A353.15 A354.00 a A354.07 Funcin Segundos: 00 a 59 (BCD) Minutos: 00 a 59 (BCD) Horas: 00 a 23 (BCD) Da del Mes: 00 a 31 (BCD) Mes: 01 a 12 (BCD) Ao: 00 a 99 (BCD) Da de la semana: 00: Domingo 01: Lunes 02: Martes 03: Mircoles 04: Jueves 05: Viernes 06: Sbado

Pgin a 32 de38

6.10 Salidas de Pulsos

La CPU puede generar pulsos de salida a travs de las salidas incorporadas en las series CP1L, para realizar posicionados (modo independiente) o controles de velocidad (modo continuo) con un servo driver que acepte pulsos de entrada. Realizar un posicionado sencillo - Instrucciones SPED, ACC y PLS2. Realizar busqueda y retorno a origen - Instruccin ORG. Cambio de posicin de destino durante el posicionado - Instruccin PLS2. Cambio de velocidad por pasos (control de velocidad) - Instruccin ACC en modo Continuo. Cambio de velocidad por pasos (control de posicin) - Instruccin ACC en modo Independiente o PLS2. Posicionado fijo despus de recibir seal de disparo - Lanzar instruccin PLS2 una vez iniciado el posicionado con SPED o ACC en modo Continuo. Despus de determinar el origen, realizar un posicionado en coordinadas absolutas - La direccin de los pulsos es determinada en el propio sistema de coordenadas. Realizar un control triangular - Instruccin ACC en modo Independiente o PLS2. Salida de pulsos de modulacin variable para control de temperatura con proporcional por tiempo - Control a travs de senales de entrada analgicas e instruccin PWM.

Los siguientes esquemas muestran los terminales que pueden ser utilizados para salidas de pulsos en cada CPU: Salidas de Pulsos para CPU de 14 puntos de E/S

Pgin a 33 de38

Salidas de Pulsos para CPU de 20 puntos de E/S

Salidas de Pulsos para CPU de 30 puntos de E/S

Salidas de Pulsos para CPU de 40 puntos de E/S

Origin search 1 (Error counter reset output)

Bloque Terminal de entradas para CPU de 14 puntos de E/S

Pgin a 34 de38

Bloque Terminal de entradas para CPU de 20 puntos de E/S

Bloque Terminal de entradas para CPU de 30 puntos de E/S

Bloque Terminal de entradas para CPU de 40 puntos de E/S

Configuracin de las salidas de pulsos desde CX-Programmer

Pgin a 35 de38

7. Solucin en comunicaciones abiertas

Comunicaciones abiertas en las que es posible incluir un PLC de la serie CP1L: ? Esclavo de Compobus/S

? Esclavo de DeviceNet

? Escalvo de Profibus/DP
Unidad Maestra de Profibus/DP CPM1A-PRT21 Profibus/DP I/O Link Unit

Cable Especial de Profibus/DP

? A futuro: Maestro de Componet y Esclavo de Ethernet/IP

Pgin a 36 de38

8.Prueba de comunicacin: CP1L-V1000

El objetivo de esta prctica es establecer comunicacin a travs del puerto 2 del CP1L con un variador de frecuencia V1000. Se ha instalado un mdulo CP1W-CIF11 en el slot 2 de la CPU. Parmetros de comunicacin: RS422, 115200bps, 8, 1 y sin paridad.
RS-422A/485 CP1W-CIF11 SDA SDB RDA RDB V1000 RR+ SS+

Modbus-RTU

Parametrizacin del variador de frecuencia:

A1-01 = 2 H5-05 = 0 O1-03 = 0 O1-10 = 5000 O1-11 = 2 H5-01 = 1 H5-02 = 8 H5-03 = 0 H5-06 = 10 H5-07 = 1

Acceso a parmetros Sin deteccin de Time-Over Unidades de frecuencia (0.01 Hz) N Nodo (1) Baudrate 115200 bps Sin paridad Tiempo de espera de respuesta (10 ms) Control CTS habilitado

Configuracin del puerto 2 del CP1L:

Pgin a 37 de38

Configuracin del comando Modbus en el CP1L: Se pretende realizar una lectura de la Referencia de Frecuencia y la Frecuencia de Salida del Variador (Holding Registers #0023 y #0024).
D32300 = 0001 D32301 = 0003 N Nodo (LSB) Comando de lectura (LSB) N de bytes de comando Holding register inicial N registros a leer N Nodo (LSB) Comando de lectura (LSB) Cdigo de error (0000 respuesta OK) N de bytes de respuesta N bytes leidos / MM = MSB Data1 MM = LSB Dato1 / NN = MSB Dato2 NN = LSB Dato2

Envo

D32302 = 0004 D32303 = 0023 D32304 = 0002 D32350 = 0001 D32351 = 0003 D32352 = 0000

A640.00 = ON

Respuesta

D32353 = 0005 D32354 = 04MM D32355 = MMNN D32356 = NN00

Pgin a 38 de38